CN109004813A - 一种抑制驱动电压尖峰的mos管驱动电路 - Google Patents

一种抑制驱动电压尖峰的mos管驱动电路 Download PDF

Info

Publication number
CN109004813A
CN109004813A CN201810852071.2A CN201810852071A CN109004813A CN 109004813 A CN109004813 A CN 109004813A CN 201810852071 A CN201810852071 A CN 201810852071A CN 109004813 A CN109004813 A CN 109004813A
Authority
CN
China
Prior art keywords
oxide
metal
semiconductor
circuit
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810852071.2A
Other languages
English (en)
Inventor
柳树渡
李茂华
孙志新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Yingfeiyuan Technology Co Ltd
Original Assignee
Shenzhen Yingfeiyuan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Yingfeiyuan Technology Co Ltd filed Critical Shenzhen Yingfeiyuan Technology Co Ltd
Priority to CN201810852071.2A priority Critical patent/CN109004813A/zh
Publication of CN109004813A publication Critical patent/CN109004813A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/32Means for protecting converters other than automatic disconnection
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0038Circuits or arrangements for suppressing, e.g. by masking incorrect turn-on or turn-off signals, e.g. due to current spikes in current mode control

Abstract

本发明公开了一种抑制驱动电压尖峰的MOS管驱动电路,包括推挽电路、RCD吸收电路、栅极电阻和MOS管,其特征在于:所述RCD吸收电路由吸收电阻R、吸收电容C和TVS管组成,所述TVS管的阴极与所述MOS管的栅极连接,所述TVS管的阳极与所述吸收电容的一端连接,所述吸收电容的另一端与所述MOS管的源极连接,所述吸收电阻与所述TVS管并联连接。采用本发明电路,通过增加RCD电路,能够有效抑制MOS管的栅源极正向驱动尖峰电压,通过增加负压电路能提高MOS管的关断可靠性,本发明的抑制驱动电压尖峰的MOS管驱动电路具有结构简单,性能可靠等优点。

Description

一种抑制驱动电压尖峰的MOS管驱动电路
技术领域
[0001 ]本发明涉及电力电子产品领域,特别涉及一种抑制驱动电压尖峰的M0S管驱动电 路。
背景技术
[0002]现有的功率型抑制驱动电压尖峰的抑制驱动电压尖峰的M0S管驱动电路中,通常 推挽电路输出串联一个栅极电阻到M0S管栅极,M0S管栅极与源极之间并联一个栅源电阻。 实际应用中,为了防止功率线路上的干扰耦合在驱动电压上产生尖峰电压,常会在栅源极 之间再并联一个TVS瞬态抑制二极管,来抑制M0S管开通时刻的栅源极尖峰电压,电路如图1 所示,一般选择的TVS管的反向击穿电压小于M0S管栅源极允许的最大电压。
[0003] 在一些特殊的应用中,例如Sic M0S管驱动应用中,其Ciss电容较小,导通时很容 易产生栅源极尖峰电压,栅源极之间必须并联一个TVS瞬态抑制二极管来抑制栅源极尖峰 电压。而由于M0S管栅源极允许的最大电压有限,而为了降低导通损耗,又希望M0S管的驱动 电压平台电压尽可能高,导致驱动电压平台电压与M0S管允许的最大电压之间的差别很小, 导致在两个电压等级之间很难选择一个合适电压的TVS管,必须优化现有的驱动电路。
发明内容
[0004] 本发明所要解决的技术问题是提供一种抑制驱动电压尖峰的抑制驱动电压尖峰 的M0S管驱动电路,能够有效解决现有技术中的不足。
[0005] 本发明是通过以下技术方案来实现的:一种抑制驱动电压尖峰的抑制驱动电压尖 峰的M0S管驱动电路,包括推挽电路、RCD吸收电路、栅极电阻和M0S管,所述RCD吸收电路由 吸收电阻R、吸收电容C和TVS管组成,所述TVS管的阴极与所述M0S管的栅极连接,所述TVS管 的阳极与所述吸收电容的一端连接,所述吸收电容的另一端与所述M0S管的源极连接,所述 吸收电阻与所述TVS管并联连接。
[0006] 作为优选的技术方案,所述吸收电容的一端与所述M0S管的栅极连接,所述吸收电 容的另一端与所述TVS管的阴极连接,所述TVS管的阳极与所述M0S管的源极连接,所述吸收 电阻与所述TVS管并联连接。
[0007] 作为优选的技术方案,所述栅极电阻串联连接在所述推挽输出端与所述M0S管栅 极之间,或者,栅极电阻串联连接在所述M0S管源极与所述推挽电路地电平之间。
[0008] 作为优选的技术方案,所述M0S管的栅极与所述M0S管源极之间并联一个栅源电 阻。
[0009] 作为优选的技术方案,所述推挽电路为带推挽输出能力的驱动芯片或带推挽输出 能力的光耦器件。
[0010] 作为优选的技术方案,在抑制驱动电压尖峰的抑制驱动电压尖峰的M0S管驱动电 路中增加一个稳压二极管和一个负压电容,M0S管的源极与所述稳压二极管的阴极连接,所 述稳压二极管的阳极与所述供电电源地电平连接,所述负压电容与所述稳压二极管并联连 接。
[0011] 作为优选的技术方案,在抑制驱动电压尖峰的抑制驱动电压尖峰的M0S管驱动电 路中增加一个上拉电阻和一个上拉电容,所述上拉电容的一端与所述推挽电路的供电电源 连接,所述上拉电容的另一端与所述M0S管的源极连接,所述上拉电阻与所述上拉电容并联 连接。
[0012] 作为优选的技术方案,所述推挽电路由NPN型三极管和PNP型三极管组成,所述NPN 型三极管的基极与所述PNP型三极管的基极一起连接到驱动PWM信号;
[0013] 所述NPN型三极管的集电极连接所述推挽电路的电源,所述PNP型三极管的集电极 连接所述推挽电路地电平,所述NPN型三极管的发射极与所述PNP型三极管的发射极连接所 述推挽电路输出端;
[0014] 所述推挽电路输出端连接所述栅极电阻的一端,所述栅极电阻的另一端接所述 M0S管的栅极,所述M0S管的源极与所述推挽电路地电平连接。
[0015] 通过本发明的抑制驱动电压尖峰的抑制驱动电压尖峰的M0S管驱动电路,通过在 M0S管栅极与源极之间增加一个RCD电路,能够解决上述不易选择合适电压等级TVS管的问 题。
[0016]本发明的有益效果是:通过本发明的抑制驱动电压尖峰的抑制驱动电压尖峰的 M0S管驱动电路,可以选择一个击穿电压低于M0S管驱动平台电压而又大于M0S管驱动阀值 电压等级的TVS管,当M0S管开通时,吸收电容上的电容为零,开通时刻的M0S管栅源极尖峰 电压被TVS管钳位,随着吸收电容电压被充电到驱动平台电压,开通过程驱动电压平台之上 的尖峰电压可以进一步通过TVS管得到抑制,同样吸收电阻与吸收电容在开通过程中起到 吸收作用,导通时刻同样能够抑制驱动尖峰电压,从而保证整个导通过程中驱动电压尖峰 不超过M0S管允许的最大栅源极电压。
[0017] 关断时,吸收电容通过吸收电阻放电到零。为了进一步增加关断的可靠性,还可以 通过在栅源极增加负压电路的方式,进一步提高M0S管驱动的可靠性。
附图说明
[0018]为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本 发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以 根据这些附图获得其他的附图。
[0019]图1为现有抑制尖峰电压的驱动电路;
[0020]图2为本发明的驱动电路的第一实施例电路图;
[0021]图3为本发明的驱动电路的第二实施例电路图;
[0022]图4为本发明的驱动电路的第三实施例电路图;
[0023]图5为本发明的驱动电路的第四实施例电路图。
具体实施方式
[0024]本说明书中公开的所有特征,或公开的所有方法或过程中的步骤,除了互相排斥 的特征和/或步骤以外,均可以以任何方式组合。
[0025] 本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征,除非特别叙 述,均可被其他等效或具有类似目的的替代特征加以替换。即,除非特别叙述,每个特征只 是一系列等效或类似特征中的一个例子而已。
[0026] 实施例一
[0027] 图2给出了本发明的电源模块老化系统的第一实施例的电路图。图2中,所述的抑 制驱动电压尖峰的抑制驱动电压尖峰的M0S管驱动电路,包括推挽电路1、栅极电阻R2和RCD 吸收电路2,所述推挽电路由NPN型三极管Q1和PNP型三极管Q2组成,所述NPN型三极管Q1的 基极与所述PNP型三极管Q2的基极一起连接到驱动PWM信号,所述NPN型三极管Q1的集电极 连接供电电源,所述PNP型三极管Q2的集电极连接所述供电电源地电平,所述NPN型三极管 Q1的发射极与所述PNP型三极管Q2的发射极连接所述推挽电路输出端,所述推挽电路输出 端连接所述栅极电阻的一端,所述栅极电阻R2的另一端接M0S管S1的栅极,所述M0S管S1的 源极与推挽电路的地电平连接。R⑶吸收电路由吸收电阻R3、吸收电容C3和TVS管D2组成, TVS管D2的阴极与所述M0S管S1的栅极连接,所述TVS管D2的阳极与所述吸收电容C3的一端 连接,所述吸收电容C3的另一端与所述M0S管S1的源极连接,所述吸收电阻R3与所述TVS管 D2并联连接。
[0028] M0S管S1的栅极与所述M0S管S1源极之间还可以并联一个栅源电阻R4,所述推挽电 路为带推挽输出能力的驱动芯片或带推挽输出能力的光耦器件。
[0029] 通过本发明的抑制驱动电压尖峰的抑制驱动电压尖峰的M0S管驱动电路,M0S管开 通时,所述的吸收电容上的电容为零,开通时刻的M0S管栅源极尖峰电压被TVS管钳位,开通 过程中,随着吸收电容电压被充电到驱动平台电压,平台之上的尖峰电压可以进一步通过 TVS管得到抑制,从而保证整个导通过程中驱动电压尖峰不超过M0S管允许的最大栅源极电 压。
[0030] 实施例二
[0031] 图3给出了本发明的电源模块老化系统的第二实施例的电路图。图3中,所述的抑 制驱动电压尖峰的抑制驱动电压尖峰的M〇S管驱动电路,包括推挽电路1、栅极电阻R2和RCD 吸收电路2,所述推挽电路由NPN型三极管Q1和PNP型三极管Q2组成,所述NPN型三极管Q1的 基极与所述PNP型三极管Q2的基极一起连接到驱动PWM信号,所述NPN型三极管Q1的集电极 连接供电电源,所述PNP型三极管Q2的集电极连接所述供电电源地电平,所述NPN型三极管 Q1的发射极与所述PNP型三极管Q2的发射极连接所述推挽电路输出端,所述推挽电路输出 端连接所述栅极电阻的一端,所述栅极电阻R2的另一端接所述MOS管S1的栅极,所述MOS管 S1的源极与推挽电路的地电平连接。所述RCD吸收电路由吸收电阻R3、吸收电容C3和TVS管 D2组成,所述吸收电容C3的一端与所述MOS管S1的栅极连接,所述吸收电容C3的另一端与所 述TVS管D2的阴极连接,所述TVS管D2的阳极与所述MOS管S1的源极连接,所述吸收电阻R3与 所述TVS管D2并联连接。
[0032] 所述M0S管S1的栅极与所述MOS管S1源极之间还可以并联一个栅源电阻R4,所述推 挽电路为带推挽输出能力的驱动芯片或带推挽输出能力的光耦器件。
[0033] 通过本发明的抑制驱动电压尖峰的抑制驱动电压尖峰的M0S管驱动电路,M0S管开 通时,所述的吸收电容上的电容为零,开通时刻的M0S管栅源极尖峰电压被TVS管钳位,开通 过程中,随着吸收电容电压被充电到驱动平台电压,平台之上的尖峰电压可以进一步通过 TVS管得到抑制,从而保证整个导通过程中驱动电压尖峰不超过MOS管允许的最大栅源极电 压D
[0034] 实施例三
[0035] 图4给出了本发明的电源模块老化系统的第三实施例的电路图。图4中,所述的抑 制驱动电压尖峰的抑制驱动电压尖峰的M0S管驱动电路,包括推挽电路1、栅极电阻R2和RCD 吸收电路2,所述推挽电路由NPN型三极管Q1和PNP型三极管Q2组成,所述NPN型三极管Q1的 基极与所述PNP型三极管Q2的基极一起连接到驱动PWM信号,所述NPN型三极管Q1的集电极 连接供电电源,所述PNP型三极管Q2的集电极连接所述供电电源地电平,所述NPN型三极管 Q1的发射极与所述PNP型三极管Q2的发射极连接所述推挽电路输出端,所述推挽电路输出 端连接所述栅极电阻的一端,所述栅极电阻R2的另一端接所述M0S管S1的栅极,所述M0S管 S1的源极与所述稳压二极管D1的阴极连接,所述稳压二极管D1的阳极与所述供电电源地电 平连接,所述负压电容C2与所述稳压二极管D1并联连接。所述RCD吸收电路由吸收电阻R3、 吸收电容C3和TVS管D2组成,所述TVS管D2的阴极与所述M0S管S1的栅极连接,所述TVS管D2 的阳极与所述吸收电容C3的一端连接,所述吸收电容C3的另一端与所述M0S管S1的源极连 接,所述吸收电阻R3与所述TVS管D2并联连接。
[0036] 所述M0S管S1的栅极与所述M0S管S1源极之间还可以并联一个栅源电阻R4,所述推 挽电路为带推挽输出能力的驱动芯片或带推挽输出能力的光耦器件。
[0037] 通过本发明的抑制驱动电压尖峰的抑制驱动电压尖峰的M0S管驱动电路,M0S管开 通时,所述的吸收电容上的电容为零,开通时刻的M0S管栅源极尖峰电压被TVS管钳位,开通 过程中,随着吸收电容电压被充电到驱动平台电压,平台之上的尖峰电压可以进一步通过 TVS管得到抑制,从而保证整个导通过程中驱动电压尖峰不超过M〇S管允许的最大栅源极电 压。通过在栅源极增加负压电路的方式,增加了 M〇S管关断的可靠性,进而提高M0S管驱动的 可靠性。
[0038] 实施例四
[0039] 图5给出了本发明的电源模块老化系统的第四实施例的电路图。图5中,所述的抑 制驱动电压尖峰的抑制驱动电压尖峰的M〇S管驱动电路,包括推挽电路1、栅极电阻R2和RCD 吸收电路2,所述推挽电路由NPN型三极管Q1和PNP型三极管Q2组成,所述NPN型三极管Q1的 基极与所述PNP型三极管Q2的基极一起连接到驱动PWM信号,所述NPN型三极管Q1的集电极 连接供电电源,所述PNP型三极管Q2的集电极连接所述供电电源地电平,所述NPN型三极管 Q1的发射极与所述PNP型三极管Q2的发射极连接所述推挽电路输出端,所述推挽电路输出 端连接所述栅极电阻的一端,所述栅极电阻R2的另一端接所述M0S管S1的栅极,所述M0S管 S1的源极与所述稳压二极管D1的阴极连接,所述稳压二极管D1的阳极与所述供电电源地电 平连接,所述负压电容C2与所述稳压二极管D1并联连接。所述RCD吸收电路由吸收电阻R3、 吸收电容C3和TVS管D2组成,所述TVS管D2的阴极与所述M0S管S1的栅极连接,所述TVS管D2 的阳极与所述吸收电容C3的一端连接,所述吸收电容C3的另一端与所述M0S管S1的源极连 接,所述吸收电阻R3与所述TVS管D2并联连接。
[0040] 所述抑制驱动电压尖峰的抑制驱动电压尖峰的M0S管驱动电路中增加一个上拉电 阻R1和一个上拉电容C1,所述上拉电容C1的一端与所述推挽电路的供电电源连接,所述上 拉电容C1的另一端与所述M0S管S1的源极连接,所述上拉电阻R1与所述上拉电容C1并联连 接。
[0041]所述MOS管S1的栅极与所述MOS管S1源极之间还可以并联一个栅源电阻R4,所述推 挽电路为带推挽输出能力的驱动芯片或带推挽输出能力的光耦器件。
[0042]本电路中,栅源极之间的负电压通过R1,C1建立稳定的负压电平。通过本发明的抑 制驱动电压尖峰的抑制驱动电压尖峰的MOS管驱动电路,MOS管开通时,所述的吸收电容上 的电容为零,开通时刻的MOS管栅源极尖峰电压被TVS管钳位,开通过程中,随着吸收电容电 压被充电到驱动平台电压,平台之上的尖峰电压可以进一步通过TVS管得到抑制,从而保证 整个导通过程中驱动电压尖峰不超过MOS管允许的最大栅源极电压。通过在栅源极增加负 压电路的方式,增加了MOS管关断的可靠性,进而提高MOS管驱动的可靠性。
[0043]以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何 不经过创造性劳动想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的 保护范围应该以权利要求书所限定的保护范围为准。

Claims (8)

  1. 丄.一种抑制驱动电压尖峰的M0S管驱动电路,包括推挽电路、RCD吸收电路、栅极电阻和 MOS管,其特征在于:所述吸收电路由吸收电阻R、吸收电g_TVS管组成,所述TVS管的 阴极与所述MOS管的栅极连接,所述TVS管的阳极与所述吸收电容的一端连接,所述吸收电 容的另一端与所述M〇S管的源极连接,所述吸收电阻与所述TVS管并联连接。
  2. 2. 如权利要求1所述的抑制驱动电压尖峰的MOS管驱动电路,其特征在于:所述吸收电 容的一端与所述MOS管的栅极连接,所述吸收电容的另一端与所述TVS管的阴极连接,所述 TVS管的阳极与所述MOS管的源极连接,所述吸收电阻与所述TVS管并联连接。
  3. 3. 如权利要求1所述的抑制驱动电压尖峰的MOS管驱动电路,其特征在于:所述栅极电 阻串联连接在所述推挽输出端与所述M〇S管栅极之间,或者,栅极电阻串联连接在所述M〇S 管源极与所述推挽电路地电平之间。
  4. 4. 如权利要求1或2所述的抑制驱动电压尖峰的MOS管驱动电路,其特征在于:所述MOS 管的栅极与所述MOS管源极之间并联一个栅源电阻。
  5. 5. 如权利要求1所述的抑制驱动电压尖峰的MOS管驱动电路,其特征在于:所述推挽电 路为带推挽输出能力的驱动芯片或带推挽输出能力的光耦器件。
  6. 6. 如权利要求1所述的抑制驱动电压尖峰的MOS管驱动电路,其特征在于:在抑制驱动 电压尖峰的MOS管驱动电路中增加一个稳压二极管和一个负压电容,MOS管的源极与所述稳 压二极管的阴极连接,所述稳压二极管的阳极与所述供电电源地电平连接,所述负压电容 与所述稳压二极管并联连接。
  7. 7. 如权利要求6所述的抑制驱动电压尖峰的MOS管驱动电路,其特征在于:在抑制驱动 电压尖峰的MOS管驱动电路中增加一个上拉电阻和一个上拉电容,所述上拉电容的一端与 所述推挽电路的供电电源连接,所述上拉电容的另一端与所述MOS管的源极连接,所述上拉 电阻与所述上拉电容并联连接。
  8. 8. 如权利要求1所述的抑制驱动电压尖峰的MOS管驱动电路,其特征在于:所述推挽电 路由NPN型三极管和PNP型三极管组成,所述NPN型三极管的基极与所述PNP型三极管的基极 一起连接到驱动PWM信号; 所述NPN型三极管的集电极连接所述推挽电路的电源,所述PNP型三极管的集电极连接 所述推挽电路地电平,所述NPN型三极管的发射极与所述PNP型三极管的发射极连接所述推 挽电路输出端; 所述推挽电路输出端连接所述栅极电阻的一端,所述栅极电阻的另一端接所述MOS管 的栅极,所述MOS管的源极与所述推挽电路地电平连接。
CN201810852071.2A 2018-07-27 2018-07-27 一种抑制驱动电压尖峰的mos管驱动电路 Pending CN109004813A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810852071.2A CN109004813A (zh) 2018-07-27 2018-07-27 一种抑制驱动电压尖峰的mos管驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810852071.2A CN109004813A (zh) 2018-07-27 2018-07-27 一种抑制驱动电压尖峰的mos管驱动电路

Publications (1)

Publication Number Publication Date
CN109004813A true CN109004813A (zh) 2018-12-14

Family

ID=64596931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810852071.2A Pending CN109004813A (zh) 2018-07-27 2018-07-27 一种抑制驱动电压尖峰的mos管驱动电路

Country Status (1)

Country Link
CN (1) CN109004813A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021093705A1 (zh) * 2019-11-11 2021-05-20 湖南中烟工业有限责任公司 一种超声波雾化片工作电路、超声波电子烟

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021093705A1 (zh) * 2019-11-11 2021-05-20 湖南中烟工业有限责任公司 一种超声波雾化片工作电路、超声波电子烟

Similar Documents

Publication Publication Date Title
CN103199677B (zh) 单路隔离型mosfet驱动电路
CN103178694B (zh) 绝缘栅双极晶体管门极驱动推挽电路
CN205847212U (zh) 一种高可靠性的igbt驱动电路
CN103023282A (zh) 一种隔离驱动电路
CN202524281U (zh) 一种隔离型可快速关断的mosfet驱动电路
CN109980905A (zh) 碳化硅场效应管的串扰抑制电路、驱动电路及桥式变换器
CN108880206B (zh) 一种抑制桥臂串扰的自举电源式SiC MOSFET驱动电路
CN107104582A (zh) 一种带变压器隔离的互补驱动信号产生电路
CN203180759U (zh) 绝缘栅双极晶体管门极驱动推挽电路
CN109004813A (zh) 一种抑制驱动电压尖峰的mos管驱动电路
CN203590551U (zh) Led驱动电路
CN101840908A (zh) 大输入电压范围零漏电流的输入上拉电路
CN202652172U (zh) 模拟开关电路结构
CN102307002B (zh) 一种带负压关断的功率开关管的驱动电路
CN208623641U (zh) 一种抑制负向驱动电压尖峰的mos管驱动电路
CN208656632U (zh) 一种抑制驱动电压尖峰的mos管驱动电路
CN203840190U (zh) 一种大功率抗干扰的场效应管高速驱动电路
CN108649938A (zh) 一种抑制负向驱动电压尖峰的mos管驱动电路
CN211981734U (zh) 一种变压器隔离igbt驱动电路
CN101064466A (zh) 开关电源驱动电路
CN210958143U (zh) 一种用于开关电源防止变压器磁饱和的mos管驱动电路组件
CN204349946U (zh) P-mosfet驱动电路
CN207743950U (zh) 放电mos管的驱动电路及放电加工装置
CN208971128U (zh) 用于GaN功率集成模块的欠压封锁电路
CN201113944Y (zh) 高速开关管浮动栅极驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination