CN101840908A - 大输入电压范围零漏电流的输入上拉电路 - Google Patents

大输入电压范围零漏电流的输入上拉电路 Download PDF

Info

Publication number
CN101840908A
CN101840908A CN201010107891A CN201010107891A CN101840908A CN 101840908 A CN101840908 A CN 101840908A CN 201010107891 A CN201010107891 A CN 201010107891A CN 201010107891 A CN201010107891 A CN 201010107891A CN 101840908 A CN101840908 A CN 101840908A
Authority
CN
China
Prior art keywords
input
circuit
current
pull
switch mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010107891A
Other languages
English (en)
Other versions
CN101840908B (zh
Inventor
许刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Mountain View Silicon Co., Ltd.
Original Assignee
SHANGHAI MVSILICON INTEGRATED CIRCUIT CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI MVSILICON INTEGRATED CIRCUIT CO Ltd filed Critical SHANGHAI MVSILICON INTEGRATED CIRCUIT CO Ltd
Priority to CN2010101078912A priority Critical patent/CN101840908B/zh
Publication of CN101840908A publication Critical patent/CN101840908A/zh
Application granted granted Critical
Publication of CN101840908B publication Critical patent/CN101840908B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

大输入电压范围零漏电流的输入上拉电路，属于微电子领域。现有技术存在漏电流、阻值不易控制等问题，本发明的开关MOS管的电流输出极通过一可控阻值元件与芯片的信号输入电平相连，开关MOS管的栅极为上拉信号输入端，开关MOS管的电流输入极通过一反向截至电路与芯片的最高输入电位相连，当芯片的信号输入电平高于最高输入电位时，该反向截至电路截止。采用动态改变上拉MOS管衬底偏置，并加设二极管的方法，来实现上拉，同时避免在输入电平高于芯片最高电压时的漏电流。

Description

大输入电压范围零漏电流的输入上拉电路
技术领域
本项发明属于微电子领域，具体是一种具有大输入电压范围的零漏电流输入上拉电路。
背景技术
一些芯片的管脚在悬空时必须保持在高电位，才能保证芯片内部电路正常工作，这一目的通常是采用一个专门的输入上拉电路来实现。
现有的输入上拉电路如图1所示，MOS管的源漏极分别接输入信号和芯片最高输入电位VDDPST，MOS管的衬底与源极相连。当芯片管脚悬空即无输入信号时，MOS管导通，使管脚保持在高电位。当管脚上有输入信号时，MOS的栅极接芯片最高电位以关断上拉电路，使管脚接收输入信号电平。
这种结构的上拉电路中，当输入信号的电平高于芯片的最高电位时，通过上拉电路的漏电就会发生。即使采用像PMOS管这样的开关来关断上拉电阻，由于在输入信号的电平高于供电最高点位时，PMOS管的源漏的极性反向，衬底的电位比源端更低，这样同样会从源端到衬底的漏电也不可避免。
为了解决输入信号过大情况下的漏电问题，US-5117274的美国专利提出了采用NMOS管作为上拉管来解决输入信号更高时的漏电流的问题；然而这种方法的问题是NMOS的阈值电压限制了上拉的最高电压和速度。同时上拉电阻的阻值不好控制。
而US-5150186的美国专利(图2)采用NativeNMOS管的方法来解决上拉NMOS管的阈值问题，用PMOS管并串联一个NativeNMOS管来实现上拉和输入高电压时的零漏电。然而这种方法不能完全解决这个问题，因为NativeNMOS管的阈值虽然较小，但是也不是为0。同时这种方法带来了同样的阻值不易控制，速度受限等问题。
发明内容
为了解决现有技术中存在的问题，本发明提供一种大输入电压范围零漏电流的输入上拉电路，采用动态改变上拉MOS管衬底偏置，并加设二极管的方法，来实现上拉，同时避免在输入电平高于芯片最高电压时的漏电流。
为此，本发明采用以下技术方案：大输入电压范围零漏电流的输入上拉电路，包括一开关MOS管，其特征在于：所述的开关MOS管的电流输出极通过一可控阻值元件与芯片的信号输入电平相连，开关MOS管的栅极为上拉信号输入端，开关MOS管的电流输入极通过一反向截至电路与芯片的最高输入电位相连，当芯片的信号输入电平高于最高输入电位时，该反向截至电路截止，所述的反向截至电路包括：
反向截止MOS管，其电流输入端与芯片的最高输入电位相连，其电流输出端与开关MOS管的电流输入端相连，其栅极与电流输入端相连，其衬底与开关MOS管的衬底相连；
第一防漏电二极管，其两端分别与反向截止MOS管的电流输入端和衬底相连，自电流输入端至衬底方向单向导通。
可控阻值元件能保证上拉电路在上拉状态时，有一个比较固定的阻值。当输入信号电平比芯片的最高输入电位更高时，由于两个MOS管的衬底都通过反向截止的防漏电二极管连接到电路，所以不会发生漏电流。
作为对上述技术方案的完善和补充，本发明进一步采取如下技术措施或是这些措施的任意组合：
所述反向截止MOS管的衬底与电流输出端通过一第二防漏电二极管相连，自电流输出端至衬底方向单向导通。这样，无论反向截止MOS管的源极和漏极的电位哪个高，都不会出现衬底与源漏极之间的漏电流。
所述的开关MOS管和反向截止MOS管为PMOS管，其源极为电流输入端，其漏极为电流输出端。
所述的开关MOS管和反向截止MOS管为NMOS管，其漏极为电流输入端，其源极为电流输出端。
所述的开关MOS管和反向截止MOS管为耗尽型MOS管。上拉时，MOS管完全导通，上拉电压与最高输入电位相同，上拉动作也不存在因阈值而带来的延迟。
所述的可控阻值元件为电阻。
有益效果：本发明电路解决了输入信号电位较高时产生的漏电流问题；电路在上拉状态时，其上拉电阻可以由可控的电阻来决定，便于控制；上拉时，MOS管处于完全导通状态，可以充分的上拉而与工艺温度等无关。
附图说明
图1为现有的输入上拉电路示意图；
图2为现有的用PMOS管并串联一个NativeNMOS管来实现上拉的电路示意图；
图3为本发明的输入上拉电路示意图；
具体实施方式
如图3所示的大输入电压范围零漏电流的输入上拉电路，开关MOS管M2的和反向截止MOS管M1选用耗尽型的PMOS管，M2的漏极通过电阻R与芯片输入信号Vin相连，M2的源极、M1的漏极和M1的栅极相连。
M1的衬底电极通过两个二极管(第一防漏电二极管D1和第二防漏电二极管分D2)分别连接M1的源极和漏极。M1的作用是起到一个反向截至的功能，这样，可以保证M1在当作二极管应用时，无论源和漏的点位哪个高，其功能都是正常的，而且没有漏电。M2的衬底电极也是接在M1的衬底上，这样也保证M2在各个情况下没有衬底漏电流。
M1的漏极连接芯片的最高输入电位VDDPST。
M2的栅极接上拉信号PULL_UP。
在没有输入信号的情况下，M1、M2完全导通，上拉电路的阻值就为电阻R的阻值，易于控制。
有输入信号时，M2关断，芯片的相应管教接收输入信号。
产生本方案的M2栅极所接上拉信号的电路可参照US-5600271美国专利的内容，也可由技术人员根据领域常识自己设计。
本方案所采用的MOS管的类型(PMOS或NMOS)及参数等，可根据前文所述内容结合公知常识变换，在能实现发明目的的前提下自由选取。
应当指出，本实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (6)

1.大输入电压范围零漏电流的输入上拉电路，包括一开关MOS管，其特征在于：所述的开关MOS管的电流输出极通过一可控阻值元件与芯片的信号输入电平相连，开关MOS管的栅极为上拉信号输入端，开关MOS管的电流输入极通过一反向截至电路与芯片的最高输入电位相连，当芯片的信号输入电平高于最高输入电位时，该反向截至电路截止，所述的反向截至电路包括：
反向截止MOS管，其电流输入端与芯片的最高输入电位相连，其电流输出端与开关MOS管的电流输入端相连，其栅极与电流输入端相连，其衬底与开关MOS管的衬底相连；
第一防漏电二极管，其两端分别与反向截止MOS管的电流输入端和衬底相连，自电流输入端至衬底方向单向导通。
2.根据权利要求1所述的大输入电压范围零漏电流的输入上拉电路，其特征在于：所述反向截止MOS管的衬底与电流输出端通过一第二防漏电二极管相连，自电流输出端至衬底方向单向导通。
3.根据权利要求2所述的大输入电压范围零漏电流的输入上拉电路，其特征在于：所述的开关MOS管和反向截止MOS管为PMOS管，其源极为电流输入端，其漏极为电流输出端。
4.根据权利要求2所述的大输入电压范围零漏电流的输入上拉电路，其特征在于：所述的开关MOS管和反向截止MOS管为NMOS管，其漏极为电流输入端，其源极为电流输出端。
5.根据权利要求2所述的大输入电压范围零漏电流的输入上拉电路，其特征在于：所述的开关MOS管和反向截止MOS管为耗尽型MOS管。
6.根据权利要求1至5任一项所述的大输入电压范围零漏电流的输入上拉电路，其特征在于：所述的可控阻值元件为电阻。
CN2010101078912A 2010-02-09 2010-02-09 零漏电流的输入上拉电路 Active CN101840908B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101078912A CN101840908B (zh) 2010-02-09 2010-02-09 零漏电流的输入上拉电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101078912A CN101840908B (zh) 2010-02-09 2010-02-09 零漏电流的输入上拉电路

Publications (2)

Publication Number Publication Date
CN101840908A true CN101840908A (zh) 2010-09-22
CN101840908B CN101840908B (zh) 2012-05-30

Family

ID=42744190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101078912A Active CN101840908B (zh) 2010-02-09 2010-02-09 零漏电流的输入上拉电路

Country Status (1)

Country Link
CN (1) CN101840908B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102185599A (zh) * 2011-01-24 2011-09-14 苏州聚元微电子有限公司 芯片输入端上拉电阻的静态功耗消除电路
CN103051325A (zh) * 2012-12-10 2013-04-17 珠海全志科技股份有限公司 可防止反灌电的上拉电阻电路
CN104660248A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 上拉电阻电路
CN105846821A (zh) * 2016-03-22 2016-08-10 华为技术有限公司 模式控制电路和设备
CN106487209A (zh) * 2015-08-27 2017-03-08 苏州冉芯电子科技有限公司 一种电源设计中多电源域选择的方法
CN109150148A (zh) * 2017-06-28 2019-01-04 华大半导体有限公司 低漏电流模拟开关电路

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102185599A (zh) * 2011-01-24 2011-09-14 苏州聚元微电子有限公司 芯片输入端上拉电阻的静态功耗消除电路
CN102185599B (zh) * 2011-01-24 2015-11-25 苏州聚元微电子有限公司 芯片输入端上拉电阻的静态功耗消除电路
CN103051325A (zh) * 2012-12-10 2013-04-17 珠海全志科技股份有限公司 可防止反灌电的上拉电阻电路
CN103051325B (zh) * 2012-12-10 2015-03-25 珠海全志科技股份有限公司 可防止反灌电的上拉电阻电路
CN104660248A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 上拉电阻电路
CN104660248B (zh) * 2013-11-19 2018-06-01 中芯国际集成电路制造(上海)有限公司 上拉电阻电路
CN106487209A (zh) * 2015-08-27 2017-03-08 苏州冉芯电子科技有限公司 一种电源设计中多电源域选择的方法
CN105846821A (zh) * 2016-03-22 2016-08-10 华为技术有限公司 模式控制电路和设备
CN105846821B (zh) * 2016-03-22 2019-09-20 华为技术有限公司 模式控制电路和设备
CN109150148A (zh) * 2017-06-28 2019-01-04 华大半导体有限公司 低漏电流模拟开关电路

Also Published As

Publication number Publication date
CN101840908B (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
CN101840908B (zh) 零漏电流的输入上拉电路
CN103312309A (zh) 模拟开关控制电路结构
CN103683263A (zh) 一种直流电源防反接电路及灯具
US8749269B2 (en) CML to CMOS conversion circuit
CN102208909A (zh) 电平转换电路
CN101345520B (zh) 防倒灌电路
CN103166616A (zh) 模拟开关电路结构
CN106533144B (zh) 防反接及电流反灌电路
CN103023470B (zh) 三电极单向导通场效应管
CN101510774B (zh) 一种混合电压输出电路
CN203225733U (zh) 单通道双向逻辑电平转换器
CN103890682A (zh) 用于半导体电力开关的驱动器电路
CN202652172U (zh) 模拟开关电路结构
CN101594136A (zh) N沟道功率mos管驱动芯片中电流模式电平转换电路
CN104883172A (zh) 模拟开关电路结构
CN105656176A (zh) 一种高可靠电源切换电路和电子设备
CN103683264A (zh) 一种直流电源防反接电路及灯具
CN101494450B (zh) 电平转移电路
CN110932705A (zh) 一种电源轨切换电路
CN105652947A (zh) 一种断路器电动操作机构的节能控制电路
CN205507603U (zh) 一种断路器电动操作机构的节能控制电路
CN212392867U (zh) 一种电源轨切换电路
CN101212221B (zh) 超低功耗集成电路中的缓冲器
CN101540599A (zh) 芯片中模拟开关控制电路
CN201185410Y (zh) 芯片中模拟开关控制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SHANGHAI SHANJING INTEGRATED CIRCUITS CO., LTD.

Free format text: FORMER NAME: SHANJING CIRCUIT TECH CO., LTD., SHANGHAI

CP03 Change of name, title or address

Address after: 201203. 602, 603, building 2, 112 Liang Xiu Road, Zhangjiang hi tech park, Shanghai

Patentee after: Shanghai Mountain View Silicon Co., Ltd.

Address before: 200135, A building, block 1518, Golden Eagle building, No. 403 Minsheng Road, Shanghai, Pudong New Area

Patentee before: Shanghai Mvsilicon Integrated Circuit Co., Ltd.