CN103051325A - 可防止反灌电的上拉电阻电路 - Google Patents
可防止反灌电的上拉电阻电路 Download PDFInfo
- Publication number
- CN103051325A CN103051325A CN2012105297496A CN201210529749A CN103051325A CN 103051325 A CN103051325 A CN 103051325A CN 2012105297496 A CN2012105297496 A CN 2012105297496A CN 201210529749 A CN201210529749 A CN 201210529749A CN 103051325 A CN103051325 A CN 103051325A
- Authority
- CN
- China
- Prior art keywords
- transistor
- pull
- transistorized
- power supply
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种可防止反灌电的上拉电阻电路，用于保护公共信号端免受其所连接的电源泄漏电流的影响，上拉电阻电路包括上拉电阻模块和控制信号产生模块，上拉电阻模块串联于公共信号端与所述电源之间；控制信号产生模块与上拉电阻模块和公共信号端电连接；当电源有电时，控制信号产生模块控制上拉电阻模块与所述电源接通；当电源无电时，控制信号产生模块控制上拉电阻模块与所述电源断开。本发明的可防止反灌电的上拉电阻电路有效解决了当本地设备电源不工作时，使公共信号端免受其所连接的电源泄漏电流的影响，并且当本地设备电源工作时能有效的与其他设备之间实现信息的传递。
Description
技术领域
本发明涉及一种上拉电阻电路，特别是涉及一种可防止反灌电的上拉电阻电路。
背景技术
随着电子信息产业的迅猛发展，数据传输的速度与日俱增，芯片与芯片之间、设备与设备之间的各种接口协议层出不穷。其中某些协议要求多个接口的信号端通过连线直接相连，这样当某一个接口发出信号时，所有的接口都能检测到连线上信号电平的变化，借此进行信息的传递。
目前，一种常用的接口电路结构如图1所示，在图1所示的电路中由于各个设备的本地电源VCC可能独立供电，假设设备0的本地电源VCC0无电，而其他设备的本地电源VCC正常供电，当其他设备的本地电源VCC试图通过各自的上拉电阻发出逻辑高电平信号时，由于VCC0无电，则设备0内部基本电路中的上拉电阻R0此时成了下拉电阻，R0将导致所述逻辑高电平信号降低，无电的所述设备数目越多，所述逻辑高电平信号的实际电平越低，从而会导致所有的接口检测到的连线上的信号逻辑出错。
发明内容
为了克服现有技术的不足，本发明提供一种结构简单、设计合理的可防止反灌电的上拉电阻电路，本发明实现上述目的所采用的技术方案是：
一种可防止反灌电的上拉电阻电路，用于保护公共信号端免受其所连接的电源泄漏电流的影响，所述上拉电阻电路包括上拉电阻模块和控制信号产生模块，所述上拉电阻模块串联于所述公共信号端与所述电源之间；
所述控制信号产生模块与所述上拉电阻模块和所述公共信号端电连接；
当所述电源有电时，所述控制信号产生模块控制所述上拉电阻模块与所述电源接通；
当所述电源无电时，所述控制信号产生模块控制所述上拉电阻模块与所述电源断开。
较优地，所述上拉电阻模块包括上拉电阻和第五晶体管；
所述第五晶体管的源极耦合至所述电源，所述第五晶体管的漏极串联所述上拉电阻后耦合至所述公共信号端；
所述第五晶体管的栅极和衬底耦合至所述控制信号产生模块；
当所述电源有电时，所述控制信号产生模块输出第一电压到所述第五晶体管的栅极；所述第一电压低于所述电源电压，使得第五晶体管导通，导通所述上拉电阻与电源；
当所述电源无电时，所述控制信号产生模块输出第二电压到所述第五晶体管的栅极；所述第二电压高于所述电源电压，使得第五晶体管截止，所述上拉电阻与电源断开。
较优地，所述控制信号产生模块包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；
所述第一晶体管的栅极、第二晶体管的栅极、第四晶体管的栅极和第三晶体管的源极均耦合至所述电源；
所述第二晶体管的源极耦合到所述公共信号端；
所述第一晶体管的源极及其衬底共连后接地；
所述第二晶体管的漏极、第四晶体管的源极和第三晶体管的栅极均耦合到所述第一晶体管的漏极；所述第五晶体管的栅极电连接到所述第二晶体管的漏极、第四晶体管的源极、第三晶体管的栅极、第一晶体管的漏极之间的耦合电路上；
所述第二晶体管的衬底、第三晶体管的衬底、第四晶体管的衬底、第三晶体管的漏极、第四晶体管的漏极、第五晶体管的衬底共连；
当所述电源有电时，所述第一晶体管导通，所述第二晶体管和第四晶体管截止，所述第五晶体管的栅极电位被下拉至0V，低于其源极电位，所述第五晶体管的源极和漏极导通，使所述公共信号端与所述电源导通。
较优地，所述第一晶体管为增强型NMOS管，所述第二晶体管、第三晶体管、第四晶体管和第五晶体管均为增强型PMOS管。
较优地，所述控制信号产生模块还包括电容，所述第二晶体管的衬底、第三晶体管的衬底、第三晶体管的漏极、第四晶体管的衬底、第四晶体管的漏极和第五晶体管的衬底共连后串联所述电容接地。
较优地，所述上拉电阻为电位器。
本发明的有益效果是：
本发明的可防止反灌电的上拉电阻电路有效解决了当本地设备电源不工作时，使公共信号端免受其所连接的电源泄漏电流的影响，并且当本地设备电源工作时能有效的与其他设备之间实现信息的传递。
附图说明
图1为现有技术的接口电路示意图；
图2为本发明的可防止反灌电的上拉电阻电路一实施例的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明的可防止反灌电的上拉电阻电路进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
如图2所示，本发明的可防止反灌电的上拉电阻电路一实施例，用于保护公共信号端免受其所连接的本地电源泄漏电流的影响，所述可防止反灌电的上拉电阻电路包括上拉电阻模块和控制信号产生模块。其中，上拉电阻模块串联于公共信号端IO与本地电源Vcc之间，控制信号产生模块用于控制上拉电阻模块与本地电源Vcc之间的通断；当本地电源Vcc有电时，上拉电阻模块在控制信号产生模块输出信号的作用下与本地电源Vcc接通，当本地电源Vcc无电时，上拉电阻模块在控制信号产生模块输出信号的作用下与本地电源Vcc断开。优选的，作为一种可实施方式，上拉电阻模块包括上拉电阻Rload和第五晶体管M5，上拉电阻Rload可为电位器；控制信号产生模块包括第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4。优选的，第一晶体管M1为增强型NMOS管，第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5均为增强型PMOS管。
第一晶体管M1的栅极、第二晶体管M2的栅极、第四晶体管M4的栅极和第三晶体管M3的源极均耦合至本地电源Vcc；第二晶体管M2的漏极、第四晶体管M4的源极和第三晶体管M3的栅极均耦合到第一晶体管M1的漏极；第二晶体管M2的源极耦合至公共信号端IO，第一晶体管M1的源极及其衬底共连后接地GND；第二晶体管M2的衬底、第三晶体管M3的衬底、第四晶体管M4的衬底、第三晶体管M3的漏极和第四晶体管M4的漏极共连；
第五晶体管M5的源极耦合至本地电源Vcc，第五晶体管M5的漏极串联上拉电阻Rload后耦合至公共信号端IO，第五晶体管M5的栅极耦合至第四晶体管M4的源极，第五晶体管M5的衬底耦合至第二晶体管M2的衬底。
较优地，作为另一种可实施方式，控制信号产生模块还包括电容C0，第二晶体管M2的衬底、第三晶体管M3的衬底、第三晶体管M3的漏极、第四晶体管M4的衬底和第四晶体管M4的漏极共连后串联电容C0接地GND。
当该电路工作时，本地电源VCC有电（设为VCC=3.3V，GND=0V），第一晶体管M1、第二晶体管M2和第四晶体管M4的栅极电压都为3.3V，由于第一晶体管M1为NMOS晶体管，其它晶体管为PMOS晶体管，因此，第一晶体管M1导通，第二晶体管M2和第四晶体管M4为截止状态，节点Vgate的电位被下拉至0V。由于第三晶体管M3和第五晶体管M5的栅极电压Vgate为0V，而源极电位为3.3V，因此第三晶体管M3和第五晶体管M5为导通状态。这样Vbulk电位就会因为第三晶体管M3的导通而确定在3.3V；第五晶体管M5的导通使上拉电阻Rload和第五晶体管M5导通电阻串联耦合至本地电源VCC，实现了本地电源VCC和公共信号端IO之间的上拉电阻功能。
在本地电源VCC无电时（由于系统对GND的漏电，可假设VCC=0V），则第一晶体管M1截止，第二晶体管M2导通，当其他设备将公共信号端IO上拉至3.3V高电平时，节点Vgate亦会被上拉至3.3V高电平，由于本地电源VCC无电，第四晶体管M4导通，则节点Vbulk的电位也被上拉至3.3V高电平。这样第五晶体管M5截止，公共信号端IO与本地电源VCC之间断开。在其他设备试图将公共信号端IO从3.3V下拉至0V低电平的过程中，由于节点Vgate的初始状态为3.3V，第二晶体管M2初始状态为导通，节点Vgate的电位会随着公共信号端IO电位的下降而降低，当节点Vgate的电压等于第二晶体管M2的阈值电压Vth时，第二晶体管M2转变为截止状态，所以节点Vgate电压约等于晶体管M2的阈值电压Vth。同时，节点Vbulk电压约等于晶体管M2的阈值电压Vth，由于第四晶体管M4、第三晶体管M3和第二晶体管M2的阈值电压大约相等，所以第四晶体管M4和第五晶体管M5截止，节点Vbulk电压约等于晶体管M4的阈值电压Vth。由于第五晶体管M5截止，其他设备能够成功地将公共信号端IO从3.3V下拉至0V低电平。
以上实施例解决了本地电源Vcc无电时，其他设备通过上拉电阻Rload对VCC反灌电的问题，且无电设备不会干扰其他有电设备之间的通信。需要说明的是，可防止反灌电的上拉电阻电路以上实施例中的第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5可用相应的三极管等开关元件来代替。
本发明的可防止反灌电的上拉电阻电路有效解决了当本地设备电源不工作时，使公共信号端免受其所连接的本地电源泄漏电流的影响，并且当本地设备电源工作时能有效的与其他设备之间实现信息的传递。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (6)
1.一种可防止反灌电的上拉电阻电路，用于保护公共信号端免受其所连接的电源泄漏电流的影响，其特征在于：
所述上拉电阻电路包括上拉电阻模块和控制信号产生模块，所述上拉电阻模块串联于所述公共信号端与所述电源之间；
所述控制信号产生模块与所述上拉电阻模块和所述公共信号端电连接；
当所述电源有电时，所述控制信号产生模块控制所述上拉电阻模块与所述电源接通；
当所述电源无电时，所述控制信号产生模块控制所述上拉电阻模块与所述电源断开。
2.根据权利要求1所述的可防止反灌电的上拉电阻电路，其特征在于：
所述上拉电阻模块包括上拉电阻和第五晶体管；
所述第五晶体管的源极耦合至所述电源，所述第五晶体管的漏极串联所述上拉电阻后耦合至所述公共信号端；
所述第五晶体管的栅极和衬底耦合至所述控制信号产生模块；
当所述电源有电时，所述控制信号产生模块输出第一电压到所述第五晶体管的栅极；所述第一电压低于所述电源电压，使得第五晶体管导通，导通所述上拉电阻与电源；
当所述电源无电时，所述控制信号产生模块输出第二电压到所述第五晶体管的栅极；所述第二电压高于所述电源电压，使得第五晶体管截止，所述上拉电阻与电源断开。
3.根据权利要求2所述的可防止反灌电的上拉电阻电路，其特征在于：
所述控制信号产生模块包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；
所述第一晶体管的栅极、第二晶体管的栅极、第四晶体管的栅极和第三晶体管的源极均耦合至所述电源；
所述第二晶体管的源极耦合到所述公共信号端；
所述第一晶体管的源极及其衬底共连后接地；
所述第二晶体管的漏极、第四晶体管的源极和第三晶体管的栅极均耦合到所述第一晶体管的漏极；所述第五晶体管的栅极电连接到所述第二晶体管的漏极、第四晶体管的源极、第三晶体管的栅极、第一晶体管的漏极之间的耦合电路上；
所述第二晶体管的衬底、第三晶体管的衬底、第四晶体管的衬底、第三晶体管的漏极、第四晶体管的漏极、第五晶体管的衬底共连；
当所述电源有电时，所述第一晶体管导通，所述第二晶体管和第四晶体管截止，所述第五晶体管的栅极电位被下拉至0V，低于其源极电位，所述第五晶体管的源极和漏极导通，使所述公共信号端与所述电源导通。
4.根据权利要求3所述的可防止反灌电的上拉电阻电路，其特征在于：
所述第一晶体管为增强型NMOS管，所述第二晶体管、第三晶体管、第四晶体管和第五晶体管均为增强型PMOS管。
5.根据权利要求3所述的可防止反灌电的上拉电阻电路，其特征在于：
所述控制信号产生模块还包括电容，所述第二晶体管的衬底、第三晶体管的衬底、第三晶体管的漏极、第四晶体管的衬底、第四晶体管的漏极和第五晶体管的衬底共连后串联所述电容接地。
6.根据权利要求2至5所述的可防止反灌电的上拉电阻电路，其特征在于：
所述上拉电阻为电位器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210529749.6A CN103051325B (zh) | 2012-12-10 | 2012-12-10 | 可防止反灌电的上拉电阻电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210529749.6A CN103051325B (zh) | 2012-12-10 | 2012-12-10 | 可防止反灌电的上拉电阻电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103051325A true CN103051325A (zh) | 2013-04-17 |
| CN103051325B CN103051325B (zh) | 2015-03-25 |
Family
ID=48063842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210529749.6A Active CN103051325B (zh) | 2012-12-10 | 2012-12-10 | 可防止反灌电的上拉电阻电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103051325B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103475354A (zh) * | 2013-09-10 | 2013-12-25 | 珠海全志科技股份有限公司 | 高速接口的上拉终端电阻检测电路 |
| CN103501173A (zh) * | 2013-09-25 | 2014-01-08 | 无锡中星微电子有限公司 | 防止反向电流传输的上拉电阻电路与输入输出端口电路 |
| CN104467799A (zh) * | 2013-09-12 | 2015-03-25 | 珠海全志科技股份有限公司 | 输入输出电路装置 |
| CN109546619A (zh) * | 2018-11-13 | 2019-03-29 | 深圳市盛浜泰科技有限公司 | 一种通信终端电阻自动配置电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5600271A (en) * | 1995-09-15 | 1997-02-04 | Xilinx, Inc. | Input signal interface with independently controllable pull-up and pull-down circuitry |
| CN101154799A (zh) * | 2006-09-27 | 2008-04-02 | 鸿富锦精密工业（深圳）有限公司 | 泄漏电流防护电路 |
| CN101840908A (zh) * | 2010-02-09 | 2010-09-22 | 上海山景集成电路技术有限公司 | 大输入电压范围零漏电流的输入上拉电路 |
| CN102684670A (zh) * | 2012-05-29 | 2012-09-19 | 上海山景集成电路技术有限公司 | 零倒灌电流的信号高速输出电路 |
-
2012
- 2012-12-10 CN CN201210529749.6A patent/CN103051325B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5600271A (en) * | 1995-09-15 | 1997-02-04 | Xilinx, Inc. | Input signal interface with independently controllable pull-up and pull-down circuitry |
| CN101154799A (zh) * | 2006-09-27 | 2008-04-02 | 鸿富锦精密工业（深圳）有限公司 | 泄漏电流防护电路 |
| CN101840908A (zh) * | 2010-02-09 | 2010-09-22 | 上海山景集成电路技术有限公司 | 大输入电压范围零漏电流的输入上拉电路 |
| CN102684670A (zh) * | 2012-05-29 | 2012-09-19 | 上海山景集成电路技术有限公司 | 零倒灌电流的信号高速输出电路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103475354A (zh) * | 2013-09-10 | 2013-12-25 | 珠海全志科技股份有限公司 | 高速接口的上拉终端电阻检测电路 |
| CN103475354B (zh) * | 2013-09-10 | 2016-06-22 | 珠海全志科技股份有限公司 | 高速接口的上拉终端电阻检测电路 |
| CN104467799A (zh) * | 2013-09-12 | 2015-03-25 | 珠海全志科技股份有限公司 | 输入输出电路装置 |
| CN104467799B (zh) * | 2013-09-12 | 2017-11-24 | 珠海全志科技股份有限公司 | 输入输出电路装置 |
| CN103501173A (zh) * | 2013-09-25 | 2014-01-08 | 无锡中星微电子有限公司 | 防止反向电流传输的上拉电阻电路与输入输出端口电路 |
| CN109546619A (zh) * | 2018-11-13 | 2019-03-29 | 深圳市盛浜泰科技有限公司 | 一种通信终端电阻自动配置电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103051325B (zh) | 2015-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103066988B (zh) | 一种限制输出端电压摆率的接口电路及其实现方法 | |
| CN106451385A (zh) | 静电放电保护电路与集成电路 | |
| CN103051325B (zh) | 可防止反灌电的上拉电阻电路 | |
| CN106532867B (zh) | 一种充电电路及移动终端 | |
| CN102339266B (zh) | 单数据线双向双电压通信接口电路 | |
| CN103746681B (zh) | 一种cmos器件电源上下电输出三态控制电路 | |
| CN102307010B (zh) | 一种数据传输电压转换电路 | |
| CN105095137A (zh) | 控制芯片及连接模块 | |
| US8614598B2 (en) | Output circuit, system including output circuit, and method of controlling output circuit | |
| CN103326323A (zh) | 一种开关电源的保护电路及方法 | |
| CN103501173A (zh) | 防止反向电流传输的上拉电阻电路与输入输出端口电路 | |
| CN105703761A (zh) | 输入/输出驱动电路 | |
| CN101739378A (zh) | 一种eib总线发送装置驱动电路 | |
| CN102541783B (zh) | 时序模拟系统及其方法 | |
| CN203027363U (zh) | 一种开机复位电路及电视机 | |
| CN206211971U (zh) | 一种支持热插拔功能的电路 | |
| CN104467799A (zh) | 输入输出电路装置 | |
| CN105099431B (zh) | 内部整合电路接口装置及其信号产生方法 | |
| CN106484648A (zh) | 一种通信设备、系统及数据发送、接收方法 | |
| CN204362015U (zh) | 一种具有延时通电功能的开关电路 | |
| CN203537368U (zh) | 防止反向电流传输的上拉电阻电路 | |
| CN103475354B (zh) | 高速接口的上拉终端电阻检测电路 | |
| CN108134367A (zh) | 一种防止芯片掉电后漏电电路 | |
| CN102655407A (zh) | 双向输入/输出电路 | |
| CN105068960A (zh) | 避免终端异常断电引起串口异常的电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |