CN103501173A - 防止反向电流传输的上拉电阻电路与输入输出端口电路 - Google Patents
防止反向电流传输的上拉电阻电路与输入输出端口电路 Download PDFInfo
- Publication number
- CN103501173A CN103501173A CN201310459230.XA CN201310459230A CN103501173A CN 103501173 A CN103501173 A CN 103501173A CN 201310459230 A CN201310459230 A CN 201310459230A CN 103501173 A CN103501173 A CN 103501173A
- Authority
- CN
- China
- Prior art keywords
- effect transistor
- field effect
- type field
- input
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本发明涉及一种防止反向电流传输的上拉电阻电路与输入输出端口电路。所述上拉电阻电路包括：输入输出端口、开关电路、第一P型场效应晶体管、第一N型场效应晶体管和电源；所述开关电路串联连接于所述输入输出端口与所述电源之间；所述第一N场效应型晶体管与所述第一P场效应型晶体管共栅连接于所述电源；所述第一N型场效应晶体管的漏极与所述第一P型场效应晶体管的漏极连接，并与所述开关电路的控制端连接；当所述电源无电，且所述输入输出端口有电时，所述第一N型场效应晶体管关断，所述第一P型场效应晶体管导通，所述第一P型场效应晶体管的漏极电压控制所述开关电路断开所述电源与所述输入输出端口的连接。
Description
技术领域
本发明涉及输入输出电路，尤其涉及一种防止反向电流传输的上拉电阻电路与输入输出端口电路。
背景技术
随着电子信息产业的迅猛发展，芯片之间通常通过输入输出(I nput／Out put，简称：I O)接口相连接，进而传输信息。当存在多个I O接口相连时，由于每个I O接口的上电时序不同，部分I O接口的电源无电，而部分I O接口的电源有电，当有电的I O接口存在上拉电阻时，则将会导致有电的I O接口向无电的I O接口漏电。
如图1所示，现有技术中设备的接口电路，该接口电路通过电阻RO将I O接口的电压上拉至电源VCCO，当I O接口被连接到另一有电的I O接口时，且此时VCCO无电，则将产生I O接口通过电阻RO向VCCO漏电，即存在反向电流的传输，当多个I O接口同时传输反向电流时，反向电流过大，严重时可将I O接口的电压拉低，甚至产生I O接口的功能错误。
发明内容
本发明提供了一种防止反向电流传输的上拉电阻电路与输入输出端口电路，实现了当与输出输入接口连接的电源无电时，防止输入输出接口向其连接的电源进行反向电流的传输，避免输入输出接口的功能错误，并且本发明提供的防止反向电流传输的上拉电阻电流结构简单，节约成本。
在第一方面，本发明实施例提供了一种防止反向电流传输的上拉电阻电路，所述上拉电阻电路包括：输入输出端口、开关电路、第一P型场效应晶体管、第一N型场效应晶体管和电源；
所述开关电路串联连接于所述输入输出端口与所述电源之间；
所述第一N场效应型晶体管与所述第一P场效应型晶体管共栅连接于所述电源；
所述第一N型场效应晶体管的漏极与所述第一P型场效应晶体管的漏极连接，并与所述开关电路的控制端连接；
当所述电源无电，且所述输入输出端口有电时，所述第一N型场效应晶体管关断，所述第一P型场效应晶体管导通，所述第一P型场效应晶体管的漏极电压控制所述开关电路断开所述电源与所述输入输出端口的连接。
优选地，当所述电源有电，且所述输入输出端口无电时，所述第一N型场效应晶体管导通，所述第一P型场效应晶体管关断，所述第一P场效应晶体管的漏极电压控制所述开关电路闭合所述电源与所述输入输出端口的连接。
优选地，所述开关电路包括第二P型场效应晶体管和所述第三P型场效应晶体管；
所述第二P型场效应晶体管与所述第三P型场效应晶体管串联连接，所述第二P型场效应晶体管的漏极与所述电源连接，所述第三P型场效应晶体管的源极与所述输入输出端口连接，所述第二P型场效应晶体管与所述第三P型场效应晶体管共栅连接，形成所述开关电路的控制端，并与所述第一N型场效应晶体管的漏极、所述第一P型场效应晶体管的漏极连接；
当所述电源无电，且所述输入输出端口有电时，所述第一N型场效应晶体管关断，所述第一P型场效应晶体管导通，所述第一P型场效应晶体管的漏极电压被拉升至等于所述输入输出端口的电压，使得所述第二P型场效应晶体管与所述第三P型场效应晶体管关断，进而断开所述电源与所述输入输出端口的连接；
当所述电源有电，且所述输入输出端口无电时，所述第一N型场效应晶体管导通，所述第一P型场效应晶体管关断，所述第一P场效应晶体管的漏极电压被下拉至OV，使得所述第二P型场效应晶体管与所述第三P型场效应晶体管导通，进而闭合所述电源与所述输入输出端口的连接。
优选地，所述开关电路还包括负载电阻。
优选地，所述负载电阻一端与所述第二P型场效应晶体管的源极连接，另一端与所述第三P型场效应晶体管的漏极连接；或者
所述负载电阻一端与所述电源连接，另一端与所述第二P型场效应晶体管的漏极连接；或者
所述负载电阻一端与所述第三P型场效应晶体管的源极连接，另一端与所述输入输出端口连接。
在第二方面，本发明实施例提供了一种输入输出端口电路，所述输入输出端口电路包括：如权利要求1-5任一项所述的防止反向电流传输的上拉电阻电路和驱动电路；
所述驱动电路与所述上拉电阻电路中的第一P型场效应晶体管的源极和所述上拉电阻电路中的开关电路连接。
优选地，所述驱动电路包括：反相器、缓冲器和第二N型场效应型晶体管；
所述第二N型场效应晶体管的栅极与所述反相器的输出端连接，所述第二N型场效应型晶体管的漏极与所述第一P型场效应晶体管的源极连接，所述第二N型场效应型晶体管的源极与地端连接，所述缓冲器的输入端与所述开关电路连接。
本发明实施例提供的防止反向电流传输的上拉电阻电路与输入输出端口电路解决了现有技术中I O接口通过电阻RO向VCCO传输反向电流的问题，实现了当与输出输入接口连接的电源无电时，防止输入输出接口向其连接的电源进行反向电流的传输，避免输入输出接口的功能错误，并且本发明实施例提供的防止反向电流传输的上拉电阻电路与输入输出端口电路结构简单，节约成本。
附图说明
图1为现有技术提供的设备的接口电路；
图2为本发明实施例提供的一种防止反向电流传输的上拉电阻电路；
图3为本发明实施例提供的另一种防止反向电流传输的上拉电阻电路；
图4为本发明实施例提供的再一种防止反向电流传输的上拉电阻电路；
图5为本发明实施例提供的一种输入输出端口电路。
具体实施方式
为使本发明实施例的技术方案以及优点表达的更清楚，下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图2为本发明实施例提供的一种防止反向电流传输的上拉电阻电路；如图2所示，该上拉电阻电路包括输入输出端口I O、开关电路、第一P型场效应晶体管P1、第一N型场效应晶体管N1和电源VCC。
本发明实施例中，开关电路串联连接于输入输出端口I O与电源VCC之间，第一N场效应型晶体管N1与第一P场效应型晶体管P1共栅连接于电源；第一N型场效应晶体管N1的漏极与第一P型场效应晶体管P1的漏极连接，并与开关电路的控制端连接；第一N型场效应晶体管N1的源极与地端GND连接；第一P型场效应晶体管P1的源极与输入输出端口I O连接。
进一步地，工作原理如下：
当电源VCC无电，且输入输出端口I O有电时，电源VCC为OV，则第一N型场效应晶体管N1关断，第一P型场效应晶体管P1导通，第一P型场效应晶体管P1的漏极电压(即图中节点A)被拉升至等于输入输出端口I O的电压，该漏极电压控制开关电路的控制端断开电源VCC与输入输出端口I O的连接，进而实现了防止反向电流的传输。
当电源VCC有电，且输入输出端口I O无电时，输入输出端口I O为OV，则第一N型场效应晶体管N1导通，第一P型场效应晶体管P1关断，第一P型场效应晶体管P1的漏极电压(即图中节点A)被下拉至等于地电压，即漏极电压为OV，该漏极电压控制开关电路的控制端闭合电源VCC与输入输出端口I O的连接，实现电源VCC和输入输出端口I O之间的上拉电阻功能。
可以理解的是，开关电路的阻值可作为上拉电阻的阻值。
图2所示的防止反向电流传输的上拉电阻电路中的开关电路可通过多种具体形式实现，下面以开关电路中包括多个P型场效应晶体管为例，对本发明实施例的技术方案做进一步的详细描述。
图3为本发明实施例提供的另一种防止反向电流传输的上拉电阻电路；如图3所示，该上拉电阻电路包括输入输出端口I O、开关电路、第一P型场效应晶体管P1、第一N型场效应晶体管N1和电源VCC；其中，所述开关电路：第二P型场效应晶体管P2、第三P型场效应晶体管P3。
本发明实施例中，开关电路串联连接于输入输出端口I O与电源VCC之间，第一N场效应型晶体管N1与第一P场效应型晶体管P1共栅连接于电源；第一N型场效应晶体管N1的漏极与第一P型场效应晶体管P1的漏极连接，并与第二P型场效应晶体管P2、第三场效应晶体管P3的栅极连接；第一N型场效应晶体管N1的源极与地端GND连接；第一P型场效应晶体管P1的源极与输入输出端口I O连接；第二P型场效应晶体管P2与第三P型场效应晶体管P3串联连接，且第二P型场效应晶体管P2与第三P型场效应晶体管P3共栅连接，形成开关电路的控制端；第二P型场效应晶体管P2的漏极与电源VCC连接；第三P型场效应晶体管P3的源极与输入输出端口I O连接。
进一步地，工作原理如下：
当电源VCC无电，且输入输出端口I O有电时，电源VCC为OV，则第一N型场效应晶体管N1关断，第一P型场效应晶体管P1导通，第一P型场效应晶体管P1的漏极电压(即图中节点A)被拉升至等于输入输出端口I O的电压，由于第二P型晶体管P2和第三P型晶体管P3的栅源电压为OV，第一P型场效应晶体管P1的漏极电压使得第二P型场效应晶体管P2与第三P型场效应晶体管P3关断(即开关电路的控制端关断)，进而断开电源VCC与输入输出端口I O的连接，进而实现了防止反向电流的传输。
当电源VCC有电，且输入输出端口I O无电时，输入输出端口I O为OV，则第一N型场效应晶体管N1导通，第一P型场效应晶体管P1关断，第一P型场效应晶体管P1的漏极电压(即图中节点A)被下拉至等于地电压，即漏极电压为OV，该漏极电压使得第二P型场效应晶体管P2与第三P型场效应晶体管P3导通(即开关电路的控制端闭合)，进而闭合电源VCC与输入输出端口I O的连接，实现电源VCC和输入输出端口I O之间的上拉电阻功能。
可以理解的是，将第二P型场效应晶体管P2和第三P型场效应晶体管P3进行串联，第二P型场效应晶体管P2和第三P型场效应晶体管P3的阻值可作为上拉电阻的阻值。
图4为本发明实施例提供的再一种防止反向电流传输的上拉电阻电路；如图4所示，该上拉电阻电路包括输入输出端口I O、开关电路、第一P型场效应晶体管P1、第一N型场效应晶体管N1和电源VCC；其中，所述开关电路：第二P型场效应晶体管P2、第三P型场效应晶体管P3和负载电阻R1。
本发明实施例中，开关电路串联连接于输入输出端口I O与电源VCC之间，第一N场效应型晶体管N1与第一P场效应型晶体管P1共栅连接于电源；第一N型场效应晶体管N1的漏极与第一P型场效应晶体管P1的漏极连接，并与第二P型场效应晶体管P2、第三场效应晶体管P3的栅极连接；第一N型场效应晶体管N1的源极与地端GND连接；第一P型场效应晶体管P1的源极与输入输出端口I O连接；第二P型场效应晶体管P2与第三P型场效应晶体管P3串联连接，且第二P型场效应晶体管P2与第三P型场效应晶体管P3共栅连接，形成开关电路的控制端；第二P型场效应晶体管P2的漏极与电源VCC连接；第三P型场效应晶体管P3的源极通过负载电阻R1与输入输出端口I O连接。
进一步地，工作原理如下：
当电源VCC无电，且输入输出端口I O有电时，电源VCC为OV，则第一N型场效应晶体管N1关断，第一P型场效应晶体管P1导通，第一P型场效应晶体管P1的漏极电压(即图中节点A)被拉升至等于输入输出端口I O的电压，由于第二P型晶体管P2和第三P型晶体管P3的栅源电压为OV，第一P型场效应晶体管P1的漏极电压使得第二P型场效应晶体管P2与第三P型场效应晶体管P3关断(即开关电路的控制端关断)，进而断开电源VCC与输入输出端口I O的连接，进而实现了防止反向电流的传输。
当电源VCC有电，且输入输出端口I O无电时，输入输出端口I O为OV，则第一N型场效应晶体管N1导通，第一P型场效应晶体管P1关断，第一P型场效应晶体管P1的漏极电压(即图中节点A)被下拉至等于地电压，即漏极电压为OV，该漏极电压使得第二P型场效应晶体管P2与第三P型场效应晶体管P3导通(即开关电路的控制端闭合)，进而闭合电源VCC与输入输出端口I O的连接，实现电源VCC和输入输出端口I O之间的上拉电阻功能。
可以理解的是，通过串联负载电阻R1，可对第二P型场效应晶体管P2和第三P型场效应晶体管P3的串联阻值进行调整，得到合适的上拉电阻值，在本发明实施例中，该负载电阻R1的串联位置可以改变，在图4中，以负载电阻R1串联在第三P型场效应晶体管P3与输入输出端口I O之间为例进行说明，在实际应用中，还可将负载电阻R1一端与第二P型场效应晶体管P2的源极连接，另一端与第三P型场效应晶体管P3的漏极连接；或者，负载电阻R1一端与电源VCC连接，另一端与第二P型场效应晶体管P2的漏极连接。
为使本发明实施例的技术方案以及优点表达的更清楚，下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图5为本发明实施例提供的一种输入输出端口电路；如图5所示，该输入输出端口电路包括：如前述实施例描述的上拉电阻电路和驱动电路；驱动电路与上拉电阻电路中的第一P型场效应晶体管P1的源极和上拉电阻电路中的开关电路连接。
所述驱动电路实现多个数字芯片之间的通讯，例如，实现第一处理器与第二处理器、或存储器之间的通讯。
其中，所述驱动电路包括：反相器、缓冲器和第二N型场效应型晶体管N2；第二N型场效应晶体管N2的栅极与反相器的输出端连接，第二N型场效应型晶体管N2的漏极与第一P型场效应晶体管P1的源极连接，第二N型场效应型晶体管N2的源极与地端连接，缓冲器的输入端与开关电路连接。在本发明实施例中，反相器的输入端接收外部器件传输的输出信号(例如，接收处理器传输的输出信号)，缓冲器的输出端向外部器件传输输入信号(例如，向处理器传输的输入信号)；
进一步地，工作原理如下：
当上拉电阻电路中的电源VCC无电，且输入输出端口I O有电时，电源VCC为OV，则第一N型场效应晶体管N1关断，第一P型场效应晶体管P1导通，第一P型场效应晶体管P1的漏极电压(即图中节点A)被拉升至等于输入输出端口I O的电压，该漏极电压控制开关电路的控制端断开电源VCC与输入输出端口I O的连接，进而实现了防止反向电流的传输；此时，由于电源VCC无电，反相器和缓冲器均不工作，第二N型场效应晶体管N21处于截止状态。
当电源VCC有电，且输入输出端口I O无电时，输入输出端口I O为OV，则第一N型场效应晶体管N1导通，第一P型场效应晶体管P1关断，第一P型场效应晶体管P1的漏极电压(即图中节点A)被下拉至等于地电压，即漏极电压为OV，该漏极电压控制开关电路的控制端闭合电源VCC与输入输出端口I O的连接，实现电源VCC和输入输出端口I O之间的上拉电阻功能。
进一步地，在一种实现方式中，当反相器输入端接收的输出信号为高电平时，反相器通过输出端输出低电平，第二N型场效应晶体管N2的栅极为低电平，使得第二N型场效应晶体管N2关断，输入输出接口I O被上拉电阻电路拉升至等于电源VCC的电压；当反相器输入端接收的输出信号为高电平时，输入输出端口I O也可能由外部电路控制，此时，可通过缓冲器来检测外部信号，进而产生输入信号。
在另一种实现方式中，当反相器接收端接收的输出信号为低电平时，反相器通过输出端输出高电平，使得第二N型场效应晶体管N2导通，输入输出接口I O被下拉至等于地电压。
本发明实施例提供的防止反向电流传输的上拉电阻电路解决了现有技术中I O接口通过电阻RO向VCCO传输反向电流的问题，实现了当与输出输入接口连接的电源无电时，防止输入输出接口向其连接的电源进行反向电流的传输，避免输入输出接口的功能错误，并且本发明提供的防止反向电流传输的上拉电阻电流结构简单，节约成本。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种防止反向电流传输的上拉电阻电路，其特征在于，所述上拉电阻电路包括：输入输出端口、开关电路、第一P型场效应晶体管、第一N型场效应晶体管和电源；
所述开关电路串联连接于所述输入输出端口与所述电源之间；
所述第一N型场效应晶体管与所述第一P场效应型晶体管共栅连接于所述电源；
所述第一N型场效应晶体管的漏极与所述第一P型场效应晶体管的漏极连接，并与所述开关电路的控制端连接；
当所述电源无电，且所述输入输出端口有电时，所述第一N型场效应晶体管关断，所述第一P型场效应晶体管导通，所述第一P型场效应晶体管的漏极电压控制所述开关电路断开所述电源与所述输入输出端口的连接。
2.根据权利要求1所述的上拉电阻电路，其特征在于，当所述电源有电，且所述输入输出端口无电时，所述第一N型场效应晶体管导通，所述第一P型场效应晶体管关断，所述第一P场效应晶体管的漏极电压控制所述开关电路闭合所述电源与所述输入输出端口的连接。
3.根据权利要求1或2所述的上拉电阻电路，其特征在于，所述开关电路包括第二P型场效应晶体管和所述第三P型场效应晶体管；
所述第二P型场效应晶体管与所述第三P型场效应晶体管串联连接，所述第二P型场效应晶体管的漏极与所述电源连接，所述第三P型场效应晶体管的源极与所述输入输出端口连接，所述第二P型场效应晶体管与所述第三P型场效应晶体管共栅连接，形成所述开关电路的控制端，并与所述第一N型场效应晶体管的漏极、所述第一P型场效应晶体管的漏极连接；
当所述电源无电，且所述输入输出端口有电时，所述第一N型场效应晶体管关断，所述第一P型场效应晶体管导通，所述第一P型场效应晶体管的漏极电压被拉升至等于所述输入输出端口的电压，使得所述第二P型场效应晶体管与所述第三P型场效应晶体管关断，进而断开所述电源与所述输入输出端口的连接；
当所述电源有电，且所述输入输出端口无电时，所述第一N型场效应晶体管导通，所述第一P型场效应晶体管关断，所述第一P场效应晶体管的漏极电压被下拉至OV，使得所述第二P型场效应晶体管与所述第三P型场效应晶体管导通，进而闭合所述电源与所述输入输出端口的连接。
4.根据权利要求3所述的上拉电阻电路，其特征在于，所述开关电路还包括负载电阻。
5.根据权利要求4所述的上拉电阻电路，其特征在于，所述负载电阻一端与所述第二P型场效应晶体管的源极连接，另一端与所述第三P型场效应晶体管的漏极连接；或者
所述负载电阻一端与所述电源连接，另一端与所述第二P型场效应晶体管的漏极连接；或者
所述负载电阻一端与所述第三P型场效应晶体管的源极连接，另一端与所述输入输出端口连接。
6.一种输入输出端口电路，其特征在于，所述输入输出端口电路包括：如权利要求1-5任一项所述的防止反向电流传输的上拉电阻电路和驱动电路；
所述驱动电路与所述上拉电阻电路中的第一P型场效应晶体管的源极和所述上拉电阻电路中的开关电路连接。
7.根据权利要求6所述的输入输出端口电路，其特征在于，所述驱动电路包括：反相器、缓冲器和第二N型场效应型晶体管；
所述第二N型场效应晶体管的栅极与所述反相器的输出端连接，所述第二N型场效应型晶体管的漏极与所述第一P型场效应晶体管的源极连接，所述第二N型场效应型晶体管的源极与地端连接，所述缓冲器的输入端与所述开关电路连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310459230.XA CN103501173A (zh) | 2013-09-25 | 2013-09-25 | 防止反向电流传输的上拉电阻电路与输入输出端口电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310459230.XA CN103501173A (zh) | 2013-09-25 | 2013-09-25 | 防止反向电流传输的上拉电阻电路与输入输出端口电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103501173A true CN103501173A (zh) | 2014-01-08 |
Family
ID=49866352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310459230.XA Pending CN103501173A (zh) | 2013-09-25 | 2013-09-25 | 防止反向电流传输的上拉电阻电路与输入输出端口电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103501173A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109546619A (zh) * | 2018-11-13 | 2019-03-29 | 深圳市盛浜泰科技有限公司 | 一种通信终端电阻自动配置电路 |
| CN110311667A (zh) * | 2019-07-03 | 2019-10-08 | 无锡英迪芯微电子科技股份有限公司 | 一种带端口电压保护电路的端口电路 |
| CN112953481A (zh) * | 2021-01-27 | 2021-06-11 | 复旦大学 | GaN晶体管的驱动模块、开关电路与电子设备 |
| CN115033050A (zh) * | 2022-05-25 | 2022-09-09 | 苏州华太电子技术有限公司 | 一种防倒灌电路、gpio电路、芯片、电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963055A (en) * | 1996-03-08 | 1999-10-05 | Kabushiki Kaisha Toshiba | Interface circuit between different potential levels |
| CN101795132A (zh) * | 2010-04-02 | 2010-08-04 | 日银Imp微电子有限公司 | 一种集成电路的i/o口的电位上拉电路和下拉电路 |
| CN103051325A (zh) * | 2012-12-10 | 2013-04-17 | 珠海全志科技股份有限公司 | 可防止反灌电的上拉电阻电路 |
| CN203537368U (zh) * | 2013-09-25 | 2014-04-09 | 无锡中星微电子有限公司 | 防止反向电流传输的上拉电阻电路 |
-
2013
- 2013-09-25 CN CN201310459230.XA patent/CN103501173A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963055A (en) * | 1996-03-08 | 1999-10-05 | Kabushiki Kaisha Toshiba | Interface circuit between different potential levels |
| CN101795132A (zh) * | 2010-04-02 | 2010-08-04 | 日银Imp微电子有限公司 | 一种集成电路的i/o口的电位上拉电路和下拉电路 |
| CN103051325A (zh) * | 2012-12-10 | 2013-04-17 | 珠海全志科技股份有限公司 | 可防止反灌电的上拉电阻电路 |
| CN203537368U (zh) * | 2013-09-25 | 2014-04-09 | 无锡中星微电子有限公司 | 防止反向电流传输的上拉电阻电路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109546619A (zh) * | 2018-11-13 | 2019-03-29 | 深圳市盛浜泰科技有限公司 | 一种通信终端电阻自动配置电路 |
| CN110311667A (zh) * | 2019-07-03 | 2019-10-08 | 无锡英迪芯微电子科技股份有限公司 | 一种带端口电压保护电路的端口电路 |
| CN112953481A (zh) * | 2021-01-27 | 2021-06-11 | 复旦大学 | GaN晶体管的驱动模块、开关电路与电子设备 |
| CN112953481B (zh) * | 2021-01-27 | 2022-09-27 | 复旦大学 | GaN晶体管的驱动模块、开关电路与电子设备 |
| CN115033050A (zh) * | 2022-05-25 | 2022-09-09 | 苏州华太电子技术有限公司 | 一种防倒灌电路、gpio电路、芯片、电子设备 |
| CN115033050B (zh) * | 2022-05-25 | 2023-09-26 | 苏州华太电子技术股份有限公司 | 一种防倒灌电路、gpio电路、芯片、电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102324922B (zh) | 低压差分信号驱动电路与数字信号传输器 | |
| CN104137418B (zh) | 开关电路 | |
| CN103066988B (zh) | 一种限制输出端电压摆率的接口电路及其实现方法 | |
| CN102931971B (zh) | 一种3状态控制信号输入io电路 | |
| CN103501173A (zh) | 防止反向电流传输的上拉电阻电路与输入输出端口电路 | |
| US9698774B2 (en) | 20V to 50V high current ASIC PIN diode driver | |
| CN110098830B (zh) | 一种晶体管的衬底切换电路和电平转换电路 | |
| CN104993574B (zh) | 一种适用于otp存储器的电源切换电路 | |
| CN202696565U (zh) | 模拟开关及模拟开关的控制电路 | |
| CN103944554A (zh) | 一种电平转换电路及数模转换器 | |
| CN103208988B (zh) | 电平移位电路及进行正、负压电平移位的方法 | |
| CN105720956A (zh) | 一种基于FinFET器件的双时钟控制触发器 | |
| CN104883172A (zh) | 模拟开关电路结构 | |
| CN203537368U (zh) | 防止反向电流传输的上拉电阻电路 | |
| CN103516340A (zh) | 一种最大电压选择电路、方法及子选择电路 | |
| CN101494450B (zh) | 电平转移电路 | |
| CN203911885U (zh) | 一种偏置电阻可控的485通信电路 | |
| CN103051325A (zh) | 可防止反灌电的上拉电阻电路 | |
| CN102832790B (zh) | 电力产生电路及开关电路 | |
| CN208078885U (zh) | 一种高压mos管控制电路 | |
| CN201955777U (zh) | 一种数据交换设备 | |
| CN206759408U (zh) | 一种开关电路 | |
| CN204241867U (zh) | 一种上下电控制装置 | |
| CN104467799A (zh) | 输入输出电路装置 | |
| CN104579318A (zh) | 一种多路时钟缓冲器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140108 |
|
| RJ01 | Rejection of invention patent application after publication |