CN102931971B - 一种3状态控制信号输入io电路 - Google Patents

Abstract

本发明公开了一种3状态控制信号输入IO电路，该电路允许在输入端加载三种输入状态——高电平状态、低电平状态和悬空状态，并在输出端产生三种对应的输出状态。当外部输入信号IN为高电平时，输出结果O1小于O2、O3小于O4；当外界输入信号IN为低电平时，输出结果为O1大于O2、O3大于O4；当外界输入信号IN为悬空时，输出结果为O1小于O2、O3大于O4。由于一个IO可以产生三种输入状态，对于需要从外界输入多个控制信号的芯片来说，采用3状态控制信号输入IO会比传统IO的数量显著减少，从而降低芯片面积，提高芯片的可靠性。

Description

一种3状态控制信号输入IO电路

技术领域

本发明主要涉及到芯片输入引脚的集成电路设计领域，特指一种3状态输入驱动电路。

背景技术

芯片和都需要有输入输出电路（IO）来进行芯片内部和外部电路通信。按照所传递的信号种类，可以将IO分为数字IO和模拟IO，数字IO用来传递数字信号，模拟IO用来传递模拟信号。按照通信方向，这类电路可以分为输入IO、输出IO和双向IO，输入IO负责向芯片内部传递数据和控制信号，输出IO负责将芯片内部的数据和控制信号输出到外部，双向IO既可以从外部向芯片内部传递数据和控制信号，也可以将芯片内部的信号传递出来。其中，按照输入信号类型又可将输入IO有可分为数据输入IO和控制信号输入IO。数据输入IO用来向芯片内部传递外部数据，控制信号输入IO用来向芯片内部传递控制信号，控制芯片的工作状态。在某些应用中，输入到芯片内部的控制信号不需要实时变化，在某种特定的应用场合，需要将控制IO采取固定的配置方式，从而控制芯片始终工作在一种状态下。例如芯片的正常工作模式和测试模式的切换，芯片只需在最初测试状态下进入测试模式，在正常工作中并不需要进入测试模式，这样就可以将该控制IO固定接到某个电平。

芯片的IO除了要满足传输数据的要求外，还必须考虑ESD保护的问题。

发明内容

芯片在某些情况下需要将输入控制信号固定在某个状态，特别是在芯片设计之初，需要从芯片内部接出大量的控制信号接口，来设定芯片的某些功能或者工作模式。一般的输入控制信号IO只能实现两个输入状态，控制两个输出状态，如果芯片有许多控制信号需要从外部输入，便需要大量的IO，既浪费了芯片面积又降低了芯片的可靠性。

本发明公开了一种3状态控制信号输入IO，可以提供三个输入状态，分别是高电平状态、低电平状态和悬空状态，相应的产生3种输出控制信号。和以往的控制信号输入IO相比多出了一个悬空状态，相同的IO数量可以产生更多的控制信号组合，极大的减少了IO的数量，从而降低了芯片面积，增加了芯片的可靠性。

如图1所示，本发明公布的3状态控制信号输入IO电路，主要包含4个钳位电阻、1个钳位NMOS管和两个比较器两个提供ESD保护功能的二极管。钳位NMOS管M1接成二极管形式，所以其漏端和源端会产生一个0.7V左右的固定电位差，将MOS管M1漏端电压命名为VCOM1、源端电压命名为VCOM2，VCOM1和VCOM2相对于VDD和VSS的关系如图2所示。如图2所示，VCOM1、VCOM1，加上VDD和VSS，一共4个电平分割出3段电压区间。当外部输入信号IN为高电平时，进入两个比较器正端的电压为高电压，落在电平区间1，比较器COMP1的负相输入端连接到电平VCOM2，比较器COMP2的负相输入端连接到电平VCOM1，由于VCOM1和VCOM2的电压均低于电平区间1的电压，所以此时输出结果O1小于O2、O3小于O4。当外界输入电平为低电平时，输入端IN将比较器COMP1和COMP2的正向输入端均拉到图2中的电平区间3内，由于电平区间3内的电压低于VCOM1和VCOM2，所以此时输出结果为O1大于O2、O3大于O4。当外界输入信号为悬空时，由于钳位电阻R1和R2的存在，输入端IN的电平为中间电平，落在VCOM1和VCOM2之间，此时的输出结果为O1小于O2、O3大于O4，即为第三种输出状态。

上文所描述的即为3状态控制信号输入IO的工作原理，由于一个IO可以产生3种输入状态，对于需要从外界输入多个控制信号的芯片来说，采用3状态控制信号输入IO会比传统IO的数量显著减少，从而降低芯片面积，提高芯片的可靠性。

附图说明

图1是3状态控制信号输入IO原理图；

图2是3状态控制信号输入IO比较电压区间划分示意图；

图3是3状态控制信号输入IO的一种具体实现法方式。

具体实施方式

以下将结合附图与具体实施对本发明作进一步说明。

图3是本发明的一种具体实现方式，MOS管MP1、MP2、MN1、MN2和MN5组成了图1中的比较器COMP1，MOS管MP3、MP4、MN3、MN4和MN6组成了图1中的比较器COMP2，其余各部件均和图1中相同。图3中VBP和VBN分别为比较器的负载管和电流沉提供偏置电压。当外部输入信号IN为高电平时，进入两个比较器正相输入端的电压为高电压，落在图2中的电平区间1，比较器COMP1的负相输入端连接到电平VCOM2，比较器COMP2的负相输入端连接到电平VCOM1，由于VCOM1和VCOM2的电压均低于电平区间1的电压，所以此时输出结果O1小于O2、O3小于O4。当外界输入电平为低电平时，输入端IN将比较器COMP1和COMP2的正相输入向端均拉到图2中的电平区间3内，由于电平区间3内的电压低于VCOM1和VCOM2，所以此时输出结果为O1大于O2、O3大于O4。当外界输入信号为悬空时，由于钳位电阻R1和R2的存在，输入端IN的电平为图2中的电平区间2落在VCOM1和VCOM2之间，此时的输出结果为O1小于O2、O3大于O4，即为第三种输出状态。

Claims (1)

1.一种3状态控制信号输入IO电路，其特征在于：根据输入信号的状态——高电平、低电平或者悬空，利用分压器件和比较器，可以产生3种对应的输出状态，输入信号IN连接到比较器COMP1的正相输入端I1和比较器COMP2的正相输入端I3，同时连接到二极管D1的P端和二极管D2的N端，同时连接到电阻R1和R2，电阻R1的另一端连接到VDD，电阻R2的另一端连接到VSS，二极管D1的N端连接到VDD，二极管D2的P端连接到VSS，比较器COMP1的负相输入端I2连接到NMOS管M1的源极和电阻R4，电阻R4的另一端连接到VSS，比较器COMP2的负相输入端I4连接到NMOS管M1的栅极和漏极以及电阻R3，电阻R3的另一端连接到VDD，比较器COMP1的正相输出端为O2、负相输出端为O1，比较器COMP2的正相输出端为O4、正相输出端为O3，本电路中有4个直流电平，分别是VDD、NMOS管M1的漏端电压、NMOS管M1的源端电压和VSS，这4个直流电平之间的关系是，VDD大于NMOS管M1的漏端电压，NMOS管M1的漏端电压大于NMOS管M1的源端电压，NMOS管M1的源端电压大于VSS，当输入信号IN为高电平时，比较器COMP1的正相输入端I1的电压高于比较器COMP1的负相输入端I2的电压，比较器COMP2的正相输入端I3的电压高于比较器COMP2的负相输入端I4的电压，因此，比较器COMP1和COMP2的输出结果为O1小于O2、O3小于O4，当外界输入电平为低电平时，比较器COMP1的正相输入端I1的电压低于比较器COMP1的负相输入端I2的电压，比较器COMP2的正相输入端I3的电压低于比较器COMP2的负相输入端I4的电压，因此，比较器COMP1和COMP2的输出结果为O1大于O2、O3大于O4，当外界输入信号为悬空时，由于钳位电阻R1和R2的存在，输入端IN的电平为中间电平，与此同时，NMOS管M1的存在使得比较器COMP1的负相输入端I2电压低于比较器COMP1的正相输入端I1电压，同时使得比较器COMP2的负相输入端I4电压高于比较器COMP2正相输入端I3电压，此时的输出结果为O1小于O2、O3大于O4，即为第三种输出状态。