CN111123159A - Sa地址信号自动测试系统 - Google Patents

Sa地址信号自动测试系统 Download PDF

Info

Publication number
CN111123159A
CN111123159A CN201911274455.1A CN201911274455A CN111123159A CN 111123159 A CN111123159 A CN 111123159A CN 201911274455 A CN201911274455 A CN 201911274455A CN 111123159 A CN111123159 A CN 111123159A
Authority
CN
China
Prior art keywords
signal
address signal
digital
port
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911274455.1A
Other languages
English (en)
Inventor
宋平
李振
韩欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Bojay Electronics Co Ltd
Original Assignee
Zhuhai Bojay Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Bojay Electronics Co Ltd filed Critical Zhuhai Bojay Electronics Co Ltd
Priority to CN201911274455.1A priority Critical patent/CN111123159A/zh
Publication of CN111123159A publication Critical patent/CN111123159A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2503—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques for measuring voltage only, e.g. digital volt meters (DVM's)

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Programmable Controllers (AREA)

Abstract

本发明提供了SA地址信号自动测试系统，包括SA地址信号采集模块、信号转换模块、信号采集模块、信号处理模块，所述SA地址信号采集模块用于采集SA地址信号，所述信号转换模块用于将SA地址信号采集模块采集的SA地址信号进行模数转换，所述信号采集模块用于采集将信号转换模块转换后的信号并发送给信号处理模块，所述信号处理模块用于将信号转换模块转换后的信号进行分析比对，确定SA地址信号状态。本发明通过采用信号转换模块，形成第一数字IO口IO1、第二数字IO口IO2的状态值，使工作人员可以通过第一数字IO口IO1、第二数字IO口IO2的状态值进行判断SA地址信号的状态(高电平、低电平、开路)，避免了拔码开关过程，简化SA信号测试过程。

Description

SA地址信号自动测试系统
技术领域
本发明属于边界扫描测试技术，涉及一种SA地址信号自动测试系统。
背景技术
在电子产品出厂前，需要进行BSI测试，而BSI测试中，BSI测试治具对高电平和低电平信号所用的测试卡电路结构不同(高电平采用下拉测试，低电平采用上拉测试)，导致主板每个内存槽的SA信号都不同，不同的内存槽只能与不同的测试卡相匹配，操作员每更换一次测试卡都需要根据SA信号手动设置测试卡上的拔码开关(选择上拉测试还是下拉测试)，对操作员的技术要求高，并且容易出错。若拔码开关拔错了，会导致测试错误，同时，每个内存槽的测试卡的配置都不一样，导致测试卡的通用性较差。
发明内容
本发明提供了SA地址信号自动测试系统，以至少解决现有技术中SA信号测试不方便的问题。
本发明提供了SA地址信号自动测试系统，包括SA地址信号采集模块、信号转换模块、信号采集模块、信号处理模块，所述SA地址信号采集模块用于采集SA地址信号，所述信号转换模块用于将SA地址信号采集模块采集的SA地址信号进行电平状态识别并模数转换，所述信号采集模块用于采集将信号转换模块转换后的信号并发送给信号处理模块，所述信号处理模块用于将信号转换模块转换后的信号进行分析比对，确定SA地址信号状态。
进一步地，所述SA地址信号采集模块包括第一电阻R1、第二电阻R2、SA信号连接端、AD连接端、VCC连接端、接地端，所述VCC连接端、第一电阻R1、第二电阻R2、接地端依次串联，所述SA信号连接端、AD连接端均与第一电阻R1、第二电阻R2之间的电路相连，所述SA地址信号采集模块通过AD连接端与信号转换模块相连。
更进一步地，所述信号转换模块为MCU。
更进一步地，所述信号采集模块为BS控制器。
更进一步地，所述信号处理模块为PC端。
更进一步地，所述MCU包括第一数字IO口IO1、第二数字IO口IO2，所述MCU将SA地址信号转化为第一数字IO口IO1、第二数字IO口IO2的状态值，所述BS控制器读取第一数字IO口IO1、第二数字IO口IO2的状态值，并通过X1149.1协议传输至PC端进行SA地址信号状态分析。
更进一步地，所述系统还包括FPGA电路，所述FPGA电路用于采集第一数字IO口IO1、第二数字IO口IO2的状态值，并传输给BS控制器。
更进一步地，所述MCU采集AD连接端电压值，若所述电压值与VCC连接端的电压值相近，则此时SA地址信号为高电平状态；若所述电压值与接地端的电压值相近，则此时SA地址信号为低电平状态；若所述电压值与接地端、VCC连接端电压值之和的一半相近，则此时SA地址信号为开路状态。
更进一步地，所述MCU将AD连接端的电压进行模数转换为第一数字IO口IO1、第二数字IO口IO2的状态值，若SA地址信号为高电平状态，则IO1＝IO2＝1；若SA地址信号为低电平状态，则IO1＝IO2＝0；若SA地址信号为开路状态，则IO1＝1，IO2＝0。
更进一步地，所述PC机通过BS控制器，将FPGA采集第一数字IO口IO1、第二数字IO口IO2的状态值传输至PC端上，由PC端将读取的第一数字IO口IO1、第二数字IO口IO2的状态值与SA地址信号的期望值进行比较。
本发明相对于现有技术，通过采用信号转换模块，形成第一数字IO口IO1、第二数字IO口IO2的状态值，使工作人员可以通过第一数字IO口IO1、第二数字IO口IO2的状态值进行判断SA地址信号的状态(高电平、低电平、开路)，避免了拔码开关过程，简化SA信号测试过程。
附图说明
图1为本发明实施例结构框图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。
本发明提供了SA地址信号自动测试系统，包括SA地址信号采集模块、信号转换模块、信号采集模块、信号处理模块，所述SA地址信号采集模块用于采集SA地址信号，所述信号转换模块用于将SA地址信号采集模块采集的SA地址信号进行电平状态识别并模数转换，所述信号采集模块用于采集将信号转换模块转换后的信号并发送给信号处理模块，所述信号处理模块用于将信号转换模块转换后的信号进行分析比对，确定SA地址信号状态。
可选的，如图1所示，所述SA地址信号采集模块包括第一电阻R1、第二电阻R2、SA信号连接端、AD连接端、VCC连接端、接地端，所述VCC连接端、第一电阻R1、第二电阻R2、接地端依次串联，所述SA信号连接端、AD连接端均与第一电阻R1、第二电阻R2之间的电路相连，所述SA地址信号采集模块通过AD连接端与信号转换模块相连。
特别的，如图1所示，所述信号转换模块为MCU。
特别的，如图1所示，所述信号采集模块为BS控制器。
特别的，如图1所示，所述信号处理模块为PC端。
特别的，如图1所示，所述MCU包括第一数字IO口IO1、第二数字IO口IO2，所述MCU将SA地址信号转化为第一数字IO口IO1、第二数字IO口IO2的状态值，所述BS控制器读取第一数字IO口IO1、第二数字IO口IO2的状态值，并通过X1149.1协议传输至PC端进行SA地址信号状态分析。
特别的，如图1所示，所述系统还包括FPGA电路，所述FPGA电路用于采集第一数字IO口IO1、第二数字IO口IO2的状态值，并传输给BS控制器。
特别的，所述MCU采集AD连接端电压值，若所述电压值与VCC连接端的电压值相近，则此时SA地址信号为高电平状态；若所述电压值与接地端的电压值相近，则此时SA地址信号为低电平状态；若所述电压值与接地端、VCC连接端电压值之和的一半相近，则此时SA地址信号为开路状态。
特别的，所述MCU将AD连接端的电压进行模数转换为第一数字IO口IO1、第二数字IO口IO2的状态值，若SA地址信号为高电平状态，则IO1＝IO2＝1；若SA地址信号为低电平状态，则IO1＝IO2＝0；若SA地址信号为开路状态，则IO1＝1，IO2＝0。
特别的，所述PC机通过BS控制器，将FPGA采集第一数字IO口IO1、第二数字IO口IO2的状态值传输至PC端上，由PC端将读取的第一数字IO口IO1、第二数字IO口IO2的状态值与SA地址信号的期望值进行比较。
其中，SA地址信号有可能出现3种状态(高电平、低电平和开路)，本发明实施例的信号转换系统将SA信号的三种状态(高电平、低电平和开路)，当SA信号经过电阻R1和R2后，会出现以下情况：(1)、当SA为低电平，AD连接端读取到的电压较低(接近0V)；(2)、当SA为高电平，AD连接端读取到的电压较高(接近VCC)；(3)、当SA开路时，AD连接端读取到的电压较低(接近VCC/2)。MCU把AD接口的电压通过MCU内部的AD模块把模拟电压转换为数字电压，将数字量用IO1和IO2表示出来，具体如下：(1)、当AD读取到的电压较低(接近0V)时，IO1＝IO2＝0；(2)、当AD读取到的电压较高(接近VCC)时，IO1＝IO2＝1；(3)、当AD读取到的电压较低(接近VCC/2)时，IO1＝1，IO2＝0。PC机通过BS控制器，把FPGA的IO1和IO2的状态读取到PC上，PC再把读取的IO状态与SA信号的期望值进行比较，具体比较方法如下：(1)、当SA为低电平，PC读取到的IO状态都为0，则表示SA信号正常，否则异常；(2)、当SA为高电平，PC读取到的IO状态都为1，表示SA信号正常，否则异常。若PC读取到的IO1、IO2信号不一样(IO1＝1，IO2＝0)，表示SA信号异常(开路)。
而传统BSI测试治具的SA信号测试系统由于不具有识别高、低电平的信号转换模块，因此在测试过程中需要人工手动控制SA地址信号采集模块中的R1、R2连接状态，确保SA信号测试系统的AD连接端可以输出相应的高电平或低电平，再通过简单的模数转换，使获得单个IO值，具体方法如下：
1、当SA信号期望值为1时(高电平状态)，需要手动把R1断开，R2连接，由模数转换将AD连接端的电平转换为IO状态值，读取IO状态，如果读取到的IO状态为1，表示SA信号正常，否则异常(开路)。
2、当SA信号期望值为0时(低电平状态)，需要手动把R2断开，R1连接，由模数转换将AD连接端的电平转换为IO状态值，读取IO状态，若读取到的IO状态为0，表示SA信号正常，否则异常(开路)。
本发明实施例通过采用信号转换模块，形成第一数字IO口IO1、第二数字IO口IO2的状态值，使工作人员可以通过第一数字IO口IO1、第二数字IO口IO2的状态值进行判断SA地址信号的状态(高电平、低电平、开路)，避免了拔码开关过程，简化SA信号测试过程。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解，技术人员阅读本申请说明书后依然可以对本发明的具体实施方式进行修改或者等同替换，但这些修改或变更均未脱离本发明申请待批权利要求保护范围之内。

Claims (10)

1.SA地址信号自动测试系统，其特征在于，所述系统包括SA地址信号采集模块、信号转换模块、信号采集模块、信号处理模块，所述SA地址信号采集模块用于采集SA地址信号，所述信号转换模块用于将SA地址信号采集模块采集的SA地址信号进行电平状态识别并模数转换，所述信号采集模块用于采集将信号转换模块转换后的信号并发送给信号处理模块，所述信号处理模块用于将信号转换模块转换后的信号进行分析比对，确定SA地址信号状态。
2.根据权利要求1所述的SA地址信号自动测试系统，其特征在于，所述SA地址信号采集模块包括第一电阻R1、第二电阻R2、SA信号连接端、AD连接端、VCC连接端、接地端，所述VCC连接端、第一电阻R1、第二电阻R2、接地端依次串联，所述SA信号连接端、AD连接端均与第一电阻R1、第二电阻R2之间的电路相连，所述SA地址信号采集模块通过AD连接端与信号转换模块相连。
3.根据权利要求2所述的SA地址信号自动测试系统，其特征在于，所述信号转换模块为MCU。
4.根据权利要求3所述的SA地址信号自动测试系统，其特征在于，所述信号采集模块为BS控制器。
5.根据权利要求4所述的SA地址信号自动测试系统，其特征在于，所述信号处理模块为PC端。
6.根据权利要求5所述的SA地址信号自动测试系统，其特征在于，所述MCU包括第一数字IO口IO1、第二数字IO口IO2，所述MCU将SA地址信号转化为第一数字IO口IO1、第二数字IO口IO2的状态值，所述BS控制器读取第一数字IO口IO1、第二数字IO口IO2的状态值，并通过X1149.1协议传输至PC端进行SA地址信号状态分析。
7.根据权利要求6所述的SA地址信号自动测试系统，其特征在于，所述系统还包括FPGA电路，所述FPGA电路用于采集第一数字IO口IO1、第二数字IO口IO2的状态值，并传输给BS控制器。
8.根据权利要求7所述的SA地址信号自动测试系统，其特征在于，所述MCU采集AD连接端电压值，若所述电压值与VCC连接端的电压值相近，则此时SA地址信号为高电平状态；若所述电压值与接地端的电压值相近，则此时SA地址信号为低电平状态；若所述电压值与接地端、VCC连接端电压值之和的一半相近，则此时SA地址信号为开路状态。
9.根据权利要求8所述的SA地址信号自动测试系统，其特征在于，所述MCU将AD连接端的电压进行模数转换为第一数字IO口IO1、第二数字IO口IO2的状态值，若SA地址信号为高电平状态，则IO1＝IO2＝1；若SA地址信号为低电平状态，则IO1＝IO2＝0；若SA地址信号为开路状态，则IO1＝1，IO2＝0。
10.根据权利要求9所述的SA地址信号自动测试系统，其特征在于，所述PC机通过BS控制器，将FPGA采集第一数字IO口IO1、第二数字IO口IO2的状态值传输至PC端上，由PC端将读取的第一数字IO口IO1、第二数字IO口IO2的状态值与SA地址信号的期望值进行比较。
CN201911274455.1A 2019-12-12 2019-12-12 Sa地址信号自动测试系统 Pending CN111123159A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911274455.1A CN111123159A (zh) 2019-12-12 2019-12-12 Sa地址信号自动测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911274455.1A CN111123159A (zh) 2019-12-12 2019-12-12 Sa地址信号自动测试系统

Publications (1)

Publication Number Publication Date
CN111123159A true CN111123159A (zh) 2020-05-08

Family

ID=70499836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911274455.1A Pending CN111123159A (zh) 2019-12-12 2019-12-12 Sa地址信号自动测试系统

Country Status (1)

Country Link
CN (1) CN111123159A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202696575U (zh) * 2012-07-05 2013-01-23 无锡艾美博特汽车电子设备有限公司 有效电平自适应装置
CN102931971A (zh) * 2012-11-07 2013-02-13 长沙景嘉微电子股份有限公司 一种3状态控制信号输入io电路
CN108802606A (zh) * 2018-05-25 2018-11-13 惠州市德赛西威汽车电子股份有限公司 一种可检测输入端口悬空和高低电平的电路
CN109921783A (zh) * 2017-12-12 2019-06-21 华润矽威科技（上海）有限公司 三态输入解码电路及其解码方法
CN209472611U (zh) * 2019-02-25 2019-10-08 深圳市航天无线通信技术有限公司 汽车开关信号的三态输入检测电路及汽车

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202696575U (zh) * 2012-07-05 2013-01-23 无锡艾美博特汽车电子设备有限公司 有效电平自适应装置
CN102931971A (zh) * 2012-11-07 2013-02-13 长沙景嘉微电子股份有限公司 一种3状态控制信号输入io电路
CN109921783A (zh) * 2017-12-12 2019-06-21 华润矽威科技（上海）有限公司 三态输入解码电路及其解码方法
CN108802606A (zh) * 2018-05-25 2018-11-13 惠州市德赛西威汽车电子股份有限公司 一种可检测输入端口悬空和高低电平的电路
CN209472611U (zh) * 2019-02-25 2019-10-08 深圳市航天无线通信技术有限公司 汽车开关信号的三态输入检测电路及汽车

Similar Documents

Publication Publication Date Title
CN201247297Y (zh) 一种多芯电缆连接线测试装置
CN103954905A (zh) 数字电路故障检测电路及利用该电路测试故障的方法
CN105548865A (zh) 一种摄像头模组上电时序测试装置及测试方法
CN104569661A (zh) 一种hdmi接口测试电路及装置
CN101769986A (zh) 测试装置及其测试方法
CN110445676B (zh) 一种数据监测系统、方法、装置及计算机可读存储介质
CN105353265A (zh) 一种探针式多芯多型线缆检测方法与检测装置
US9921263B2 (en) Electronic identification slave connector
CN213122241U (zh) 一种用于usb3.0接口测试的自动化测试系统
CN111123159A (zh) Sa地址信号自动测试系统
CN111505531B (zh) 一种板卡测试系统
CN110446213B (zh) 一种LoRa无线单灯控制器用测试系统及其测试方法
CN205898948U (zh) 连接线线序检测装置
CN218830444U (zh) Cmos图像传感器测试机
KR101552714B1 (ko) 차량 전자 부품 통신에서 물리 계층 정보를 자동으로 분석하는 장치 및 방법
CN102103536A (zh) 板卡测试装置及方法
CN109425803B (zh) 一种模拟量断线故障检测方法、系统及采集装置
CN112881888B (zh) 一种服务器显卡vga接口保护电路的测试装置及方法
CN213337987U (zh) 一种连接线自动检测电路及装置
CN211979117U (zh) 一种芯片脚位识别模组
CN110286269B (zh) 一种pcb板阻抗信息自动采集及分析方法
CN111060811A (zh) 一种芯片脚位识别模组及其识别方法
CN109901046B (zh) 电路板的电压引脚导通检测系统及其方法
CN113704152A (zh) PCIe插槽接口转接设备、测试设备、系统和方法
CN209964309U (zh) 一种LoRa无线单灯控制器用测试系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200508

RJ01 Rejection of invention patent application after publication