CN108134367A - 一种防止芯片掉电后漏电电路 - Google Patents
一种防止芯片掉电后漏电电路 Download PDFInfo
- Publication number
- CN108134367A CN108134367A CN201711448593.8A CN201711448593A CN108134367A CN 108134367 A CN108134367 A CN 108134367A CN 201711448593 A CN201711448593 A CN 201711448593A CN 108134367 A CN108134367 A CN 108134367A
- Authority
- CN
- China
- Prior art keywords
- transistor
- circuit
- grid
- power
- connect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
- H02H3/253—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage for multiphase applications, e.g. phase interruption
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种防止芯片掉电后漏电电路，其具有电源端、地、控制端和输出端，所述防漏电电路包括第一晶体管、第二晶体管、第三晶体管、第一二极管、控制电路，第一晶体管的漏极与电源端相连接，源极与输出端VOUT连接，栅极与控制端连接，第二晶体管的源极与输出端相连接，漏极与第一晶体管的栅极相连接，栅极与电源端相连接，衬底与输出端相连接，第三晶体管的漏极与第一晶体管的栅极相连接，源极与地连接，栅极与控制电路相连接，衬底与地连接，第一二极管的阳极与电源端连接，阴极与输出端连接；控制电路与第三晶体管的栅极相连接。本发明结构简单、无静态功耗、器件数量少、便于集成、面积开销小，能够有效的解决芯片在掉电后漏电问题。
Description
技术领域
本发明涉及模拟集成电路技术领域，尤其涉及一种防止芯片掉电后漏电电路。
背景技术
随着社会的发展、科技进步，物连网的概念早已被提出，并在近些年取得了快速的发展。物连网意味着大量数据采集、连接、传输、控制、处理等；类似地还有智能电表控制网络、汽车控制网络等。在诸如此类人实际应用中，很多芯片同时连接在同一结点上，或者很多芯片连接在同一总线上，这就会产生一个问题，一些芯片在掉电后还存在漏电的情况。为了减小功耗应用中我们希望连接在同一总线上的不工作的芯片断电而不产生能耗，但由于一些芯片在工作总线上一直存在着电压且有一定的驱动能力，则会存在总线在掉电芯片中有漏电的情况，导致总线上电平降低、特别是总线到掉电芯片电源引脚的漏电可能引起芯片工作故障等问题。
当一个供电芯片与掉电的芯片连接在一起时，就可能存在这种漏电的问题。在总线接口类芯片中这一问题体现得尤为突出，总线接口类芯片通信总线上可能需要连接几十甚至上百个结点，也就是也几下甚至上百颗芯片连接在总线上，如CAN总线、FlexRay总线、RS485总线等。
发明内容
为了解决上述技术问题，本发明的目的是提供一种防止芯片掉电后漏电的电路解决芯片掉电后的漏电问题。
为达到上述目的，本发明提供一种防止芯片掉电后漏电电路，所述防漏电电路具有电源端、地、控制端和输出端，所述防漏电电路包括：
第一晶体管，所述第一晶体管的漏极与所述电路的电源端VCC相连接，所述第一晶体管的源极与所述电路的输出端VOUT连接，所述第一晶体管的栅极与所述电路的控制端连接，所述控制端控制所述第一晶体管的导通与截止，所述第一晶体管的衬底与所述电路的输出端VOUT相连接；
第二晶体管，所述第二晶体管的源极与所述电路的输出端VOUT相连接，所述第二晶体管的漏极与第一晶体管的栅极相连接，所述第二晶体管的栅极与电源端VCC相连接，所述第二晶体管的衬底与所述电路的输出端VOUT相连接；
第三晶体管，所述第三晶体管的漏极与所述第一晶体管的栅极相连接，所述第三晶体管的源极与地连接，所述第三晶体管的栅极与控制电路相连接，所述第三晶体管的衬底与地连接；
第一二极管，所述第一二极管的阳极与所述电路的电源端VCC连接，所述第一二极管的阴极与所述电路的输出端VOUT连接；
控制电路，所述控制电路与第三晶体管的栅极相连接，在没有掉电正常工作时，控制电路输出控制信号能使第三晶体管导通，当掉电后，控制电路输出控制信号能使第三晶体管关闭。
进一步地，所述控制电路由第四晶体管和第一电阻组成，所述第四晶体管的栅极、源极、衬底三个端口连接在一起，且与地端口连接；第一电阻的一端与第四晶体管的漏极及第三晶体管的栅极连接，第一电阻的另一端与电源端口VCC连接。
进一步地，所述第一晶体管为PMOS管，所述第二晶体管这PMOS管，第三晶体管为NMOS管，所述第四晶体管为NMOS管。
本发明的有益效果是：本发明针对芯片在断电后还存在漏电的问题提出了一种防止芯片掉电后漏电电路，通过合理的控制，并利用MOS器件的结构有效解决了漏电问题，本发明的电路设计简单，便于实施，并且能有效的防止芯片掉电后漏电，同时具有芯片开销面积下，便于集成的优点。
附图说明
图1是本发明的防止芯片掉电后漏电电路示意图。
图2是本发明实施例提供的防止芯片掉电后漏电电路原理图。
具体实施方式
为了便于理解本发明，下文将结合说明书附图和较佳的实施例对本发明作更全面、细致地描述，但本发明的保护范围并不限于以下具体的实施例。
如图1、图2所示，本实施例的一种防止芯片掉电后漏电电路，具有电源端VCC、地GND、控制端和输出端VOUT。
所述防漏电电路包括：第一晶体管PMOS1，所述第一晶体管PMOS1的漏极与所述电路的电源端VCC相连接，所述第一晶体管的源极与所述电路的输出端VOUT连接，所述第一晶体管的栅极与所述电路的控制端连接，所述控制端控制所述第一晶体管的导通与截止，所述第一晶体管的衬底与所述电路的输出端VOUT相连接；
第二晶体管PMOS2，所述第二晶体管PMOS2的源极与输出端VOUT相连接，所述第二晶体管的漏极与第一晶体管PMOS1的栅极相连接，所述第二晶体管的栅极与电源端VCC相连接，所述第二晶体管的衬底与所述电路的输出端VOUT相连接；
第三晶体管NMOS1，所述第三晶体管NMOS1的漏极与所述第一晶体管PMOS1的栅极相连接，所述第三晶体管的源极与地GND连接，所述第三晶体管的栅极与控制电路相连接，所述第三晶体管的衬底与地GND连接；
第一二极管D1，所述第一二极管D1的阳极与所述电路的电源端VCC连接，所述第一二极管的阴极与所述电路的输出端VOUT连接；
控制电路，所述控制电路与第三晶体管NMOS1的栅极相连接，在没有掉电正常工作时，控制电路输出控制信号能使第三晶体管NMOS1导通，当掉电后，控制电路输出控制信号能使第三晶体管NMOS1关闭。
进一步地，所述控制电路由第四晶体管NMOS2和第一电阻R1组成，所述第四晶体管NMOS2的栅极、源极、衬底三个端口连接在一起，且与地端口连接；第一电阻R1的一端与第四晶体管NMOS2的漏极及第三晶体管NMOS1的栅极连接，第一电阻R1的另一端与电源端口VCC连接。
本发明实施例提供的芯片掉电后防漏电电路的工作原理为：
当芯片正常工作时，电源端的高电平通过第一电阻R1传递到第三晶体管NMOS1的栅极，使NMOS1管导通，这时地电平从NMOS1的源极传递到NMOS1管漏极，也就是第一晶体管PMOS1的栅极，从而PMOS1开启，将电源VCC传递到输出VOUT，这样电源电压将无损耗传递到输出端VOUT；另外第二晶体管PMOS2栅极是高电平，PMOS2关断，衬底（n型衬底）与输出端VOUT连接不存在正向二极管，对输出端VOUT不产生影响。
当芯片掉电时，电源端VCC的电压也就下降到0，这个0电平通过第一电阻R1传递到第三晶体管NMOS1的栅极，使NMOS1管关断；如果VOUT端口存在从其它供电芯片端口（或总线等）传递过来的高电平，此时第二晶体管PMOS的栅极为低电平，将使PMOS导通，将VOUT的高电平传递到第一晶体管PMOS1的栅极，从而使得第一晶体管PMOS1关断；另一方面PMOS1的衬底（n型衬底）与VOUT端口连接，此时PMOS1的衬底与源极形成一个反向PN结不存在漏电流；从而使得芯片在断电后能简单有效的防止漏电。
在前述说明书与相关附图中存在的教导的帮助下，本发明所属领域的技术人员将会想到本发明的许多修改和其它实施方案。因此，要理解的是，本发明不限于公开的具体实施方案，修改和其它实施方案被认为包括在所附权利要求的范围内。尽管本文中使用了特定术语，它们仅以一般和描述性意义使用，而不用于限制。
Claims (4)
1.一种防止芯片掉电后漏电电路，其特征在于，所述防漏电电路具有电源端、地、控制端和输出端，所述防漏电电路包括：
第一晶体管，所述第一晶体管的漏极与所述电路的电源端VCC相连接，所述第一晶体管的源极与所述电路的输出端VOUT连接，所述第一晶体管的栅极与所述电路的控制端连接，所述控制端控制所述第一晶体管的导通与截止，所述第一晶体管的衬底与所述电路的输出端VOUT相连接；
第二晶体管，所述第二晶体管的源极与所述电路的输出端VOUT相连接，所述第二晶体管的漏极与第一晶体管的栅极相连接，所述第二晶体管的栅极与电源端VCC相连接，所述第二晶体管的衬底与所述电路的输出端VOUT相连接；
第三晶体管，所述第三晶体管的漏极与所述第一晶体管的栅极相连接，所述第三晶体管的源极与地连接，所述第三晶体管的栅极与控制电路相连接，所述第三晶体管的衬底与地连接；
第一二极管，所述第一二极管的阳极与所述电路的电源端VCC连接，所述第一二极管的阴极与所述电路的输出端VOUT连接；
控制电路，所述控制电路与第三晶体管的栅极相连接，在没有掉电正常工作时，控制电路输出控制信号能使第三晶体管导通，当掉电后，控制电路输出控制信号能使第三晶体管关闭。
2.如权利要求1所述的一种防止芯片掉电后漏电电路，其特征在于：所述控制电路由第四晶体管和第一电阻组成，所述第四晶体管的栅极、源极、衬底三个端口连接在一起，且与地端口连接；第一电阻的一端与第四晶体管的漏极及第三晶体管的栅极连接，第一电阻的另一端与电源端口VCC连接。
3.如权利要求1所述的一种防止芯片掉电后漏电电路，其特征在于，所述第一晶体管为PMOS管，所述第二晶体管这PMOS管，第三晶体管为NMOS管。
4.如权利要求2所述的一种防止芯片掉电后漏电电路，其特征在于：所述第四晶体管为NMOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711448593.8A CN108134367A (zh) | 2017-12-27 | 2017-12-27 | 一种防止芯片掉电后漏电电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711448593.8A CN108134367A (zh) | 2017-12-27 | 2017-12-27 | 一种防止芯片掉电后漏电电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108134367A true CN108134367A (zh) | 2018-06-08 |
Family
ID=62393492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711448593.8A Pending CN108134367A (zh) | 2017-12-27 | 2017-12-27 | 一种防止芯片掉电后漏电电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108134367A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111244890A (zh) * | 2020-02-24 | 2020-06-05 | 成都世纪天知科技有限公司 | 一种芯片之间通信的防漏电电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5490171A (en) * | 1994-03-09 | 1996-02-06 | International Business Machines Corporation | Single-port network node transceiver with powered-down protection |
| CN104362606A (zh) * | 2014-11-20 | 2015-02-18 | 辽宁大学 | 用于集成电路的静电放电电源钳制电路及其控制方法 |
| CN105915056A (zh) * | 2016-05-30 | 2016-08-31 | 武汉新芯集成电路制造有限公司 | 一种防止倒灌电流的升压电路 |
| CN207782386U (zh) * | 2017-12-27 | 2018-08-28 | 湘潭芯力特电子科技有限公司 | 一种防止芯片掉电后漏电电路 |
-
2017
- 2017-12-27 CN CN201711448593.8A patent/CN108134367A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5490171A (en) * | 1994-03-09 | 1996-02-06 | International Business Machines Corporation | Single-port network node transceiver with powered-down protection |
| CN104362606A (zh) * | 2014-11-20 | 2015-02-18 | 辽宁大学 | 用于集成电路的静电放电电源钳制电路及其控制方法 |
| CN105915056A (zh) * | 2016-05-30 | 2016-08-31 | 武汉新芯集成电路制造有限公司 | 一种防止倒灌电流的升压电路 |
| CN207782386U (zh) * | 2017-12-27 | 2018-08-28 | 湘潭芯力特电子科技有限公司 | 一种防止芯片掉电后漏电电路 |
Non-Patent Citations (1)
| Title |
|---|
| 巨峰峰;姚伟明;翁长羽;刘道广;: "IGBT器件栅极漏电问题研究", 半导体技术, no. 09 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111244890A (zh) * | 2020-02-24 | 2020-06-05 | 成都世纪天知科技有限公司 | 一种芯片之间通信的防漏电电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9768768B2 (en) | Failsafe interface circuit and related method | |
| CN107181482A (zh) | 输入输出接收电路 | |
| CN102150367B (zh) | 经由背栅电荷转移将数字集成电路从待命模式转变到活动模式 | |
| CN107894933B (zh) | 支持冷备份应用的cmos输出缓冲电路 | |
| CN101304251B (zh) | 用于片上长线互连的差分接口电路 | |
| CN106656148A (zh) | 一种防止电流倒灌的双向io电路 | |
| CN207782386U (zh) | 一种防止芯片掉电后漏电电路 | |
| CN109491447A (zh) | 一种应用于带隙基准电路的启动电路 | |
| CN108134367A (zh) | 一种防止芯片掉电后漏电电路 | |
| CN106786461B (zh) | 一种电压反灌处理电路 | |
| CN101330208B (zh) | 静电放电保护电路 | |
| CN208539870U (zh) | 静电放电自保护电路 | |
| CN104682933B (zh) | 低功率芯片 | |
| TW201238249A (en) | Receiver circuit | |
| CN103268133A (zh) | 一种多工作电压输入输出管脚单元电路 | |
| CN104503524A (zh) | 一种外部电源供电或寄生供电可选的电路结构 | |
| CN108736872A (zh) | 一种点火驱动电路 | |
| CN105428351B (zh) | 集成电路 | |
| TW201021411A (en) | Pad circuit for the programming and I/O operations | |
| CN104883178A (zh) | 一种抑制直流通路的负压电平转换电路 | |
| CN107800411A (zh) | 一种延时电路 | |
| CN107786195A (zh) | 一种利用低压器件实现耐高压的高速io电路 | |
| CN106656164A (zh) | 一种高电平选择电路和电子系统 | |
| US20090284287A1 (en) | Output buffer circuit and integrated circuit | |
| CN207184439U (zh) | 一种可双向导通限流的负载开关 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |