CN105226919B - 一种功率mosfet的软驱动方法及电路 - Google Patents

一种功率mosfet的软驱动方法及电路 Download PDF

Info

Publication number
CN105226919B
CN105226919B CN201510746335.2A CN201510746335A CN105226919B CN 105226919 B CN105226919 B CN 105226919B CN 201510746335 A CN201510746335 A CN 201510746335A CN 105226919 B CN105226919 B CN 105226919B
Authority
CN
China
Prior art keywords
semiconductor
oxide
type channel
channel metal
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510746335.2A
Other languages
English (en)
Other versions
CN105226919A (zh
Inventor
赵志伟
唐盛斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mornsun Guangzhou Science and Technology Ltd
Original Assignee
Mornsun Guangzhou Science and Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mornsun Guangzhou Science and Technology Ltd filed Critical Mornsun Guangzhou Science and Technology Ltd
Priority to CN201510746335.2A priority Critical patent/CN105226919B/zh
Publication of CN105226919A publication Critical patent/CN105226919A/zh
Application granted granted Critical
Publication of CN105226919B publication Critical patent/CN105226919B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

本发明公开了一种功率MOSFET的软驱动方法和对应的电路，当MOSFET在开始上电至米勒平台结束期间，软驱动电流I1很小，延缓了MOSFET导通过程，减小了EMI；当MOSFET退出米勒平台期间，驱动电流叠加正反馈大电流I2，以叠加后的大电流给MOSFET输入电容充电，让VGS电压快速上升，减少不必要的电荷消耗，即减少了导通损耗，提高效率；待VGS电压上升到最高驱动电压之后，正反馈大电流I2迅速减小到零，本发明的方法和电路无论是从降低EMI效应上还是减少导通损耗，提高效率上，都起到了很好的有益效果。

Description

一种功率MOSFET的软驱动方法及电路
技术领域
本发明涉及一种软驱动方法及电路，特别涉及一种应用于功率MOSFET的栅极软驱动方法及电路。
背景技术
驱动电路设计是功率MOSFET的应用重点之一，而MOSFET的栅极驱动过程可以简单理解为驱动电源对MOSFET输入电容的充放电过程，器件规格书所提供的MOSFET极间电容值是在一定条件下得到的静态参数。而在实际应用中，这些电容的参数是温度及电压的非线性函数关系，而且受米勒效应的影响，总的动态输入电容将比总静态电容大得多。这些都给栅极驱动的准确分析带来很大困难。但从应用角度，了解其驱动过程的特性是必须的。
如图1所示，是MOSFET的极间电容，输入电容Ciss＝CGD+CGS(CDS短路)；输出电容Coss＝CDS+CGD；反向传输电容Crss＝CGD。
如图2所示，是MOSFET的驱动过程曲线，VGS的各个阶段的时间跨度同栅极消耗电荷成比例。t0-t2跨度QGS代表了Ciss所消耗的电荷，t2-t3跨度QGD代表了CGD(或称为米勒电容)消耗的电荷。在t3时刻前消耗的所有电荷就是MOSFET所需要完全开通的最少电荷需求量。t3以后消耗的额外电荷并不表示驱动所必须的电荷，只表示驱动电路提供的多余电荷而已。通常所加的驱动电压都会高于MOSFET开通所需的最低电压以获得更低的导通电阻RDS(on)以减小导通损耗。
如图3所示，是现有的一种应用于开关电源反激变换器的MOSFET驱动电路，该MOSFET驱动电路由电流偏置单元A1和驱动链单元A2组成。
开关电源反激变换器的主功率变换器电路由功率MOSFET管、电流采样电阻Rcs、主功率变压器原边绕组Np和副边绕组Ns、输出整流二极管Dout、输出电容Cout、负载RL组成；主功率变压器原边绕组Np一端接母线电压Vbulk,另一端接功率MOSFET管的漏极；功率MOSFET管的栅极接驱动链单元A2的输出端，源极接电流采样电阻Rcs的一端，电流采样电阻Rcs的另一端接原边参考地；副边绕组Ns的一端接输出整流二极管Dout的阳极，另一端接副边地；输出电容Cout并联在输出整流二极管Dout的阴极与输出电压Vout的负输出端之间，负载RL与输出电容Cout并联。
电流偏置单元A1由N型沟道MOS管NM1，电阻R1，P型沟道MOS管PM1和P型沟道MOS管PM2组成。N型沟道MOS管NM1的栅极与芯片内部低压电源VCC相连，电阻R1的第一端口与N型沟道MOS管NM1的源极相连，电阻R1的第二端口与参考地VSS相连，P型沟道MOS管PM1的栅极和漏极、P型沟道MOS管PM2的栅极、N型沟道MOS管NM1的漏极一起相连，形成偏置电压Vbiasp，P型沟道MOS管PM1和PM2的源极与芯片外部高压电源VDD相连，N型沟道MOS管NM1的衬底与地VSS相连，P型沟道MOS管PM1和PM2的衬底都与高压电源VDD相连，P型沟道MOS管PM2的漏极作为电流镜的输出端,也即电流偏置单元A1的输出。
驱动链单元A2由反相器链，N型沟道MOS管NM2、N型沟道MOS管NM3、N型沟道MOS管NM4和P型沟道MOS管PM3组成。反相器链的输入端与变换器中功率MOSFET管(即图3中与GATE引脚连接的MOSFET管)的低压驱动逻辑信号Drive_H相连，反相器的输出端、P型沟道MOS管PM3的栅极、N型沟道MOS管NM2、N型沟道MOS管NM3的栅极一起相连，P型沟道MOS管PM3的漏极、N型沟道MOS管NM2的漏极与N型沟道MOS管NM4的栅极一起相连，P型沟道MOS管PM3的源极与电流偏置单元A1的输出相连，N型沟道MOS管NM4的漏极与芯片外部高压电源VDD相连，N型沟道MOS管NM2的源极与衬底、N型沟道MOS管NM3的源极与衬底、N型沟道MOS管NM4的衬底都接地VSS，P型沟道MOS管PM3的衬底接高压电源VDD，N型沟道MOS管NM3的漏极与N型沟道MOS管NM4的源极相连作为驱动链单元的输出端。
图3所述电路基于的原理是当变换器中功率MOSFET管的低压驱动逻辑信号Drive_H为高电平时，经过反相器链生成低电平，使P型沟道MOS管PM3管导通，使电流源产生的电流通过电流镜镜像，然后给MOSFET输入电容充电，产生栅极电压GATE。如图4a、图4b和图5a、图5b所示，是现有的一种应用于开关电源反激变换器工作在CCM和DCM下的MOSFET驱动电路栅极驱动过程仿真曲线，t0-t1为达到门限电压的时间、t1-t2位进入米勒平台的时间、t2-t3为米勒平台时间、t3-t4为退出米勒平台的时间，可以看到MOSFET完全导通后的退出米勒平台的时间t3-t4时间段有150ns和180ns，这段时间过长，导致导通损耗很大(导通损耗是指在MOSFET完全开启后负载电流(即漏源电流)IDSon(t)在导通电阻RDSon上产生之压降造成的损耗)，尤其是工作在CCM下的MOSFET完全导通后，IDS不是从0A开始上升，而是一个很大的电流，如果退出米勒平台的时间t3～t4很长，会使导通损耗很大，从效率上可以看出现有技术不是一个很好的MOSFET驱动电路。
一般地，为减少导通损耗，现有技术通常是加大给MOSFET电容充电的充电电流，加快Vgs电压上升速度，进而减少退出米勒平台的时间t3～t4，这样做虽然可以达到减少导通损耗的目的，但同样减少了米勒平台及其之前的总时间t0～t3，EMI性能变差；或者为了达到良好的EMI性能，在导通损耗和EMI性能之间折衷考虑，但是导通损耗还是较大，无外乎现有技术都不是一个很好的MOSFET驱动电路。
发明内容
有鉴如此，本发明要解决的第一个技术问题是：提供一种功率MOSFET的软驱动方法，减少退出米勒平台t3～t4消耗的额外电荷，降低导通损耗，提高效率，改善EMI效应。
与此相应，本发明要解决的第二个技术问题是：提供一种利用上述方法的功率MOSFET的软驱动电路。
本发明解决上述第一个技术问题的技术方案是：
一种功率MOSFET的软驱动方法：当所述的MOSFET在开始上电至米勒平台时间结束期间，软驱动电流I1很小；当所述的MOSFET在退出米勒平台期间，驱动电流叠加正反馈大电流I2；当所述的MOSFET管的栅源电压VGS上升到最高驱动电压之后，所述的正反馈大电流I2迅速减小到零。
作为上述方法的具体的实施方式，所述的功率MOSFET的软驱动方法包括如下步骤：
电流偏置步骤，通过调节电流镜的镜像比例来调节输出电流的大小，生成所述的软驱动电流I1；
驱动链步骤，通过反相器链反向和电流镜镜像将所述的MOSFET管的低压驱动逻辑信号Drive_H转换为高压驱动信号GATE；
正反馈电流产生步骤，检测所述的MOSFET管GATE端口电压，待米勒平台电压结束之后，叠加正反馈大电流I2，同时提供正反馈大电流I2的泄放通路，待所述的MOSFET管的栅源电压VGS上升到最高驱动电压之后，所述的正反馈大电流I2迅速减小到零。
本发明解决上述第二个技术问题的技术方案是：一种功率MOSFET的软驱动电路，包括电流偏置单元、驱动链单元和正反馈电流产生单元；
所述的电流偏置单元，为所述的功率MOSFET开启提供一软驱动电流I1，延缓导通过程；
所述的驱动链单元，将所述的MOSFET管的低压驱动逻辑信号Drive_H转换为高压驱动信号GATE，提高信号的逐级驱动能力；
所述的正反馈电流产生单元，检测所述的MOSFET管的GATE端口电压，待米勒平台电压结束之后，叠加正反馈大电流I2，同时提供所述的正反馈大电流I2的泄放通路，待所述的MOSFET管的栅源电压VGS上升到最高驱动电压之后，所述的正反馈大电流I2迅速减小到零。
优选地，所述的电流偏置单元包括N型沟道MOS管NM101，电阻R101，P型沟道MOS管PM101和P型沟道MOS管PM102；所述的N型沟道MOS管NM101的栅极接低压电源VCC，其源极接所述的电阻R101的一端，所述的电阻R101的另一端接地VSS，其漏极接所述的P型沟道MOS管PM101的漏极；所述的P型沟道MOS管PM101的栅极与漏极接在一起，同时接所述的P型沟道MOS管PM102的栅极，并作为所述的P型沟道MOS管PM102的栅极偏置电压Vbiasp，其源极与所述的P型沟道MOS管PM102的源极接在一起，并接高压电源VDD，所述的P型沟道MOS管PM102的漏极作为所述的电流偏置单元的输出端。
优选地，所述的驱动链单元包括反相器链，N型沟道MOS管NM102、N型沟道MOS管NM103、N型沟道MOS管NM104和P型沟道MOS管PM103；所述的反相器链的输入端接入所述的MOSFET管的低压驱动逻辑信号Drive_H，其输出端接所述的N型沟道MOS管NM102、NM103的栅极，同时接所述的P型沟道MOS管PM103的栅极，所述的P型沟道MOS管PM103的源极接电流偏置单元的输出端，其漏极与所述的N型沟道MOS管NM102的漏极接在一起，并接所述的N型沟道MOS管NM104的栅极，所述的N型沟道MOS管NM102的源极接地，所述的N型沟道MOS管NM103的源极接地，其漏极与所述的N型沟道MOS管NM104的源极接在一起，并作为驱动链单元的输出端GATE，所述的N型沟道MOS管NM104的漏极接高压电源VDD。
优选地，所述的正反馈电流产生单元包括电阻R102、电阻R103，N型沟道MOS管NM105、N型沟道MOS管NM106、N型沟道MOS管NM107，P型沟道MOS管PM104、P型沟道MOS管PM105、P型沟道MOS管PM106，二极管D101，第一逻辑非门INV101和第二逻辑非门INV102；所述的电阻R102的一端与所述的电阻R103的一端连接在一起，并接所述的N型沟道MOS管NM105的栅极，所述的电阻R102的另一端接驱动链单元的输出端，所述的电阻R103的另一端接地，所述的N型沟道MOS管NM105的源极接地，其漏极与所述的P型沟道MOS管PM104的漏极接在一起，并接所述的逻辑非门INV101的输入端，所述的P型沟道MOS管PM104的栅极接电流偏置单元产生的偏置电压Vbiasp，其源极接高压电源VDD，所述的逻辑非门INV101的输出端接所述的逻辑非门INV102的输入端，所述的逻辑非门INV102的输出端接所述的N型沟道MOS管NM106的栅极，所述的N型沟道MOS管NM106的源极接地，其漏极接所述的二极管D101的阴极，所述的二极管D101的阳极接所述的N型沟道MOS管NM107的源极，所述的N型沟道MOS管NM107的栅极接驱动链单元的输出端，其漏极接所述的P型沟道MOS管PM105的漏极，所述的P型沟道MOS管PM105的栅极与漏极接在一起，并接所述的P型沟道MOS管PM106的栅极，所述的P型沟道MOS管PM105的源极与所述的P型沟道MOS管PM106的源极接在一起，并接高压电源VDD，所述的P型沟道MOS管PM106的漏极作为正反馈电流产生单元的输出端与驱动链单元接在一起。
优选地，所述的电流偏置单元包括P型沟道MOS管PM201、P型沟道MOS管PM202、P型沟道MOS管PM203构成的电流镜；输入偏置电流Ibp_40u连接所述的P型沟道MOS管PM201的漏极，所述的输入偏置电流Ibp_40u由芯片内部偏置电流经过电流镜镜像得到；所述的P型沟道MOS管PM201的栅极与漏极、所述的P型沟道MOS管PM202的栅极、所述的P型沟道MOS管PM203的栅极与正反馈电流产生单元的输出端一起相连，所述的P型沟道MOS管PM201的源极与衬底、所述的P型沟道MOS管PM202的源极与衬底、所述的P型沟道MOS管PM203的源极、衬底与漏极一起与芯片内部产生的低压驱动电源VCC_DRI相连，所述的P型沟道MOS管PM202的漏极作为电流偏置单元的输出端。
优选地，所述的驱动链单元包括反相器链、P型沟道MOS管PM204、N型沟道MOS管NM201、N型沟道MOS管NM202；所述的反相器链的输入端与所述的MOSFET管的低压驱动逻辑信号Drive_H相连，所述的反相器链的输出端、所述的P型沟道MOS管PM204的栅极、所述的N型沟道MOS管NM201的栅极、所述的N型沟道MOS管NM202的栅极一起相连，所述的P型沟道MOS管PM204的漏极、所述的N型沟道MOS管NM201的漏极、所述的N型沟道MOS管NM202的漏极一起相连，并作为驱动链单元的输出端口GATE，所述的P型沟道MOS管PM204的衬底与低压驱动电源VCC_DRI相连，所述的P型沟道MOS管PM204的源极与电流偏置单元的输出端相连，所述的N型沟道MOS管NM201的衬底与源极、所述的N型沟道MOS管NM202的衬底与源极一起与地VSS相连。
优选的，所述的正反馈电流产生单元包括逻辑非门INV201、逻辑非门INV202、N型沟道MOS管NM203、N型沟道MOS管NM204、N型沟道MOS管NM205、N型沟道MOS管NM206、P型沟道MOS管PM205和电容C201；所述的逻辑非门INV201的输入端接驱动输出端，所述的逻辑非门INV201的输出接所述的N型沟道MOS管NM203的栅极，并和所述的P型沟道MOS管PM205的栅极接在一起，所述的N型沟道MOS管NM203的源极接地，其漏极接所述的P型沟道MOS管PM205的漏极，并和所述的电容C201的正极性端接在一起，所述的P型沟道MOS管PM205的源极接低压电源VCC，所述电容C201的负极性端接地，逻辑非门INV202的输入端接电容的正极性端，其输出端接所述的N型沟道MOS管NM205的栅极，所述的N型沟道MOS管NM204的栅极与漏极接在一起，并接所述的N型沟道MOS管NM205的源极，所述的N型沟道MOS管NM204的源极接地，所述的N型沟道MOS管NM205的漏极与所述的N型沟道MOS管NM206的源极接在一起，所述的N型沟道MOS管NM206的栅极接驱动输出端，其漏极作为正反馈电流产生单元的输出端。
与现有技术相比，本发明具有以下有益效果：当MOSFET在开始上电至米勒平台结束期间，软驱动电流I1很小，延缓了MOSFET导通过程，减小了EMI；当MOSFET退出米勒平台期间，驱动电流叠加正反馈大电流I2，以叠加后的大电流给MOSFET输入电容充电，让VGS电压快速上升，减少不必要的电荷消耗，即减少了导通损耗，提高效率；待VGS电压上升到最高驱动电压之后，正反馈大电流I2迅速减小到零。
综上，本发明的方法和电路无论是从降低EMI效应上还是减少导通损耗，提高效率上，都起到了很好的有益效果。
附图说明
图1为MOSFET极间电容电路图；
图2为MOSFET的驱动过程曲线图；
图3为现有的一种应用于开关电源反激变换器的MOSFET驱动电路图；
图4a为现有的一种应用于开关电源反激变换器工作在CCM下的MOSFET驱动电路栅极驱动过程仿真曲线图；
图4b为现有的一种应用于开关电源反激变换器工作在CCM下的MOSFET驱动电路栅极驱动过程t3-t4段仿真曲线图；
图5a为现有的一种应用于开关电源反激变换器工作在DCM下的MOSFET驱动电路栅极驱动过程仿真曲线图；
图5b为现有的一种应用于开关电源反激变换器工作在DCM下的MOSFET驱动电路栅极驱动过程t3-t4段仿真曲线图；
图6为本发明实施例一的功率MOSFET软驱动电路图；
图7为本发明实施例一应用于开关电源反激变换器工作在CCM下的栅极驱动过程仿真波形图；
图8为本发明实施例一应用于开关电源反激变换器工作在DCM下的栅极驱动过程仿真波形图；
图9为本发明实施例二的功率MOSFET软驱动电路图；
图10为本发明实施例二应用于开关电源反激变换器工作在CCM下的栅极驱动过程仿真波形图；
图11为本发明实施例二应用于开关电源反激变换器工作在DCM下的栅极驱动过程仿真波形图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例一
如图6所示，为本发明实施例一的功率MOSFET软驱动电路图。一种功率MOSFET的软驱动电路，包括：电流偏置单元A11、驱动链单元A12和正反馈电流产生单元A13。
电流偏置单元A11和驱动链单元A12与背景技术图2所示电路相同，仅将各元器件标记的数字编号在前面加上10进行了区分，在此不再赘述。
正反馈电流产生单元A13由电阻R102、电阻R103、N型沟道MOS管NM105、N型沟道MOS管NM106、N型沟道MOS管NM107、P型沟道MOS管PM104、P型沟道MOS管PM105、P型沟道MOS管PM106、二极管D1、逻辑非门INV101、逻辑非门INV102组成。电阻R102的第一端口、N型沟道MOS管NM107的栅极、与驱动链单元的输出端一起相连，电阻R102的第二端口、电阻R103的第一端口、N型沟道MOS管NM105的栅极一起相连，电阻R103的第二端口接地VSS，N型沟道MOS管NM105的漏极、P型沟道MOS管PM104的漏极、逻辑非门INV101的输入端一起相连，P型沟道MOS管PM104的栅极与偏置电压Vbiasp相连，逻辑非门INV101的输出端与逻辑非门INV102的输入端相连，逻辑非门INV102的输出端与N型沟道MOS管NM106的栅极相连，二极管D101的阴极与N型沟道MOS管NM106的漏极相连，二极管D101的阳极与N型沟道MOS管NM107的源极相连，N型沟道MOS管NM107的漏极、P型沟道MOS管PM105的栅极与漏极、P型沟道MOS管PM106的栅极一起相连，N型沟道MOS管NM105的衬底与源极、N型沟道MOS管NM106的衬底与源极、N型沟道MOS管NM107的衬底都与地VSS相连，P型沟道MOS管PM104、P型沟道MOS管PM105和P型沟道MOS管PM106的衬底与源极都与高压电源VDD相连，P型沟道MOS管PM106的漏极作为电流镜的输出端与驱动链单元的N型沟道MOS管NM104的栅极相连。
本实施例的基本工作原理：如图6所示，由电流偏置单元A11产生偏置电流，这里可以通过设置R101电阻的阻值来设定输入偏置电流大小，再通过调节P型沟道MOS管PM101和P型沟道MOS管PM102构成的电流镜的镜像比例来调节输出电流的大小，即从P型沟道MOS管PM102漏极流出电流I1的大小。当变换器中功率MOSFET管的低压驱动逻辑信号Drive_H为高电平时，经过反相器链后转换为低电平，开启P型沟道MOS管PM103，并关断N型沟道MOS管NM102和N型沟道MOS管NM103，此时由电流偏置单元A11产生的电流流出，给N型沟道MOS管NM104的输入电容充电，进而N型沟道MOS管NM104的栅极电压变为高电平，开启N型沟道MOS管NM104，产生的驱动电流再给GATE端外接的功率MOSFET的输入电容充电，功率MOSFET的栅极驱动电压VGS线性上升；因为此时驱动电流很小，VGS电压上升比较缓慢，此时GATE端口经过分压电阻产生的电压还不足够开启N型沟道MOS管NM105，这样逻辑非门INV101的输入为高电平，经过两级反相器后，N型沟道MOS管NM106的栅极电压为高电平，开启N型沟道MOS管NM106，形成到地通路；又因为N型沟道MOS管NM107的开启电压为Vth7+VF(二极管D101的正向导通压降)+VDS6，一般将此电压设置为功率MOSFET的米勒平台电压，通常在3V左右；当GATE端口电压，即功率MOSFET的栅极驱动电压VGS上升到米勒平台电压之后，使N型沟道MOS管NM107管导通，产生电流，并经过电流镜比例放大后得正反馈偏置电流I2，此时电流I2很大并叠加到驱动电流上，使驱动电流增加，让VGS电压快速上升，待米勒平台结束之后，功率MOSFET完全开启，漏源之间等效为一个压控电阻Rdson，此时叠加之后的大电流给功率MOSFET的CGD充电，让VGS快速上升，减少退出米勒平台的时间t3-t4段(如图2所示的t3-t4时间段)消耗的电荷，即减少漏源电流Ids在电阻Rdson上产生的导通损耗，提高效率；但此时充电电流很大，需要一个泄放通路让此大电流快速泄放，减少驱动损耗，电路上此时GATE端口电压在分压电阻R2上产生的电压可以开启N型沟道MOS管NM105，将N型沟道MOS管NM105的漏极电压迅速拉低，经过两级反向器后，关断N型沟道MOS管NM106，让正反馈偏置电流I2迅速减小，即通过电流镜叠加的电流减小，进而让驱动电流减小，达到减少驱动损耗的目的。其应用在开关电源反激变换器中，工作在CCM模式和DCM模式的仿真波形分别如图7和图8所示所示，可以看出退出米勒平台的时间t3-t4分别是68ns和94ns，减少了导通损耗，提高效率。
实施例二
如图9所示，为本发明的第二实施例的功率MOSFET软驱动电路图，包括：电流偏置单元A21、驱动链单元A22和正反馈电流产生单元A23。
电流偏置单元A21由P型沟道MOS管PM201、P型沟道MOS管PM202、P型沟道MOS管PM203构成的电流镜组成，输入偏置电流Ibp_40u连接P型沟道MOS管PM201的漏极，输入偏置电流Ibp_40u由芯片内部偏置电流经过电流镜镜像得到，P型沟道MOS管PM201的栅极与漏极、P型沟道MOS管PM202的栅极、P型沟道MOS管PM203的栅极与正反馈电流产生单元A23的输出端一起相连，P型沟道MOS管PM201的源极与衬底、P型沟道MOS管PM202的源极与衬底、P型沟道MOS管PM203的源极、衬底与漏极一起与芯片内部产生的低压驱动电源VCC_DRI相连，P型沟道MOS管PM202的漏极作为电流镜的输出端,也即电流偏置单元A21的输出。
驱动链单元A22是由反相器链、P型沟道MOS管PM204、N型沟道MOS管NM201、N型沟道MOS管NM202组成，反相器链的输入端与变换器中功率MOSFET管的低压驱动逻辑信号Drive_H相连，反相器链的输出端、P型沟道MOS管PM204的栅极、N型沟道MOS管NM201的栅极、N型沟道MOS管NM202的栅极一起相连，P型沟道MOS管PM204的漏极、N型沟道MOS管NM201的漏极、N型沟道MOS管NM202的漏极一起相连，并作为驱动链单元A2的输出端口GATE，P型沟道MOS管PM204的衬底与低压驱动电源VCC_DRI相连，P型沟道MOS管PM204的源极与电流偏置单元A1的输出端相连，N型沟道MOS管NM201的衬底与源极、N型沟道MOS管NM202的衬底与源极一起与地VSS相连。
正反馈电流产生单元A23是由逻辑非门INV201、逻辑非门INV202、N型沟道MOS管NM203、N型沟道MOS管NM204、N型沟道MOS管NM205、N型沟道MOS管NM206、电容组成C201，逻辑非门INV201的输入端直接与GATE端口相连，INV201的输出端、P型沟道MOS管PM205的栅极、N型沟道MOS管NM203的栅极一起相连，N型沟道MOS管NM203的漏极、P型沟道MOS管PM205的漏极、电容C201的正极、逻辑非门INV202的输入端一起相连，电容C201的负极接地VSS，INV202的输出端与N型沟道MOS管NM205的栅极相连，N型沟道MOS管NM204的栅极与漏极、N型沟道MOS管NM205的源极一起相连，N型沟道MOS管NM205的漏极与N型沟道MOS管NM206的源极相连，N型沟道MOS管NM206的栅极与GATE端口相连，N型沟道MOS管NM203的衬底与源极、N型沟道MOS管NM204的衬底与源极、N型沟道MOS管NM205的衬底、N型沟道MOS管NM206的衬底与地VSS一起相连，P型沟道MOS管PM205的衬底与源极与内部低压电源VCC相连，N型沟道MOS管NM206的漏极作为正反馈电流产生单元的输出端。
本实施例与第一实施例相比，工作原理基本一致，区别在于：驱动链单元去掉了上驱动MOS管NM104，外部高压电源VDD改为内部低压电源VCC_DRI，这样生成的GATE端口电压最高电压为VCC_DRI，电流偏置单元和正反馈电流产生单元所用的MOS管都为低压MOS管，不再是高压MOS管，减少了软驱动电路的面积，在正反馈电流产生单元中去掉了分压电阻R102、R102和二极管D101，增加了电容C201，N型沟道NM205的栅极电压由驱动电流给电容充电产生的电压控制，N型沟道NM206的开启电压为Vth6+VDS5+Vth4，采用本实施例的设计，对那些阈值电压Vth小的功率MOSFET来讲既可以满足驱动能力，又可以减少软驱动电路的面积。实施例二应用在开关电源反激变换器中，工作在CCM模式和DCM模式的仿真波形分别如图10和图11所示所示，可以看出退出米勒平台的时间t3-t4分别是69ns和98ns，减少了导通损耗，提高效率。
本发明的实施方式不限于此，按照本发明的上述内容，利用本领域的普通技术知识和惯用手段，在不脱离本发明上述基本技术思想前提下，本发明还可以做出其它多种形式的修改、替换或变更，均落在本发明权利保护范围之内。

Claims (9)

1.一种功率MOSFET的软驱动方法：当所述的MOSFET在开始上电至米勒平台时间结束期间，软驱动电流I1很小；当所述的MOSFET在退出米勒平台期间，驱动电流叠加正反馈大电流I2；当所述的MOSFET管的栅源电压VGS上升到最高驱动电压之后，所述的正反馈大电流I2迅速减小到零。
2.根据权利要求1所述的方法，包括如下步骤：
电流偏置步骤，通过调节电流镜的镜像比例来调节输出电流的大小，生成所述的软驱动电流I1；
驱动链步骤，通过反相器链反向和电流镜镜像将所述的MOSFET管的低压驱动逻辑信号Drive_H转换为高压驱动信号GATE；
正反馈电流产生步骤，检测所述的MOSFET管GATE端口电压，待米勒平台电压结束之后，叠加正反馈大电流I2，同时提供正反馈大电流I2的泄放通路，待所述的MOSFET管的栅源电压VGS上升到最高驱动电压之后，所述的正反馈大电流I2迅速减小到零。
3.一种功率MOSFET的软驱动电路，包括电流偏置单元、驱动链单元和正反馈电流产生单元；
所述的电流偏置单元，为所述的功率MOSFET开启提供一软驱动电流I1，延缓导通过程；
所述的驱动链单元，将所述的MOSFET管的低压驱动逻辑信号Drive_H转换为高压驱动信号GATE，提高信号的逐级驱动能力；
所述的正反馈电流产生单元，检测所述的MOSFET管的GATE端口电压，待米勒平台电压结束之后，叠加正反馈大电流I2，同时提供所述的正反馈大电流I2的泄放通路，待所述的MOSFET管的栅源电压VGS上升到最高驱动电压之后，所述的正反馈大电流I2迅速减小到零。
4.根据权利要求3所述的电路，其特征在于：所述的电流偏置单元包括N型沟道MOS管NM101，电阻R101，P型沟道MOS管PM101和P型沟道MOS管PM102；所述的N型沟道MOS管NM101的栅极接低压电源VCC，其源极接所述的电阻R101的一端，所述的电阻R101的另一端接地VSS，其漏极接所述的P型沟道MOS管PM101的漏极；所述的P型沟道MOS管PM101的栅极与漏极接在一起，同时接所述的P型沟道MOS管PM102的栅极，并作为所述的P型沟道MOS管PM102的栅极偏置电压Vbiasp，其源极与所述的P型沟道MOS管PM102的源极接在一起，并接高压电源VDD，所述的P型沟道MOS管PM102的漏极作为所述的电流偏置单元的输出端。
5.根据权利要求3所述的电路，其特征在于：所述的驱动链单元包括反相器链，N型沟道MOS管NM102、N型沟道MOS管NM103、N型沟道MOS管NM104和P型沟道MOS管PM103；所述的反相器链的输入端接入所述的MOSFET管的低压驱动逻辑信号Drive_H，其输出端接所述的N型沟道MOS管NM102、NM103的栅极，同时接所述的P型沟道MOS管PM103的栅极，所述的P型沟道MOS管PM103的源极接电流偏置单元的输出端，其漏极与所述的N型沟道MOS管NM102的漏极接在一起，并接所述的N型沟道MOS管NM104的栅极，所述的N型沟道MOS管NM102的源极接地，所述的N型沟道MOS管NM103的源极接地，其漏极与所述的N型沟道MOS管NM104的源极接在一起，并作为驱动链单元的输出端GATE，所述的N型沟道MOS管NM104的漏极接高压电源VDD。
6.根据权利要求3所述的电路，其特征在于：所述的正反馈电流产生单元包括电阻R102、电阻R103，N型沟道MOS管NM105、N型沟道MOS管NM106、N型沟道MOS管NM107，P型沟道MOS管PM104、P型沟道MOS管PM105、P型沟道MOS管PM106，二极管D101，第一逻辑非门INV101和第二逻辑非门INV102；所述的电阻R102的一端与所述的电阻R103的一端连接在一起，并接所述的N型沟道MOS管NM105的栅极，所述的电阻R102的另一端接驱动链单元的输出端，所述的电阻R103的另一端接地，所述的N型沟道MOS管NM105的源极接地，其漏极与所述的P型沟道MOS管PM104的漏极接在一起，并接所述的逻辑非门INV101的输入端，所述的P型沟道MOS管PM104的栅极接电流偏置单元产生的偏置电压Vbiasp，其源极接高压电源VDD，所述的逻辑非门INV101的输出端接所述的逻辑非门INV102的输入端，所述的逻辑非门INV102的输出端接所述的N型沟道MOS管NM106的栅极，所述的N型沟道MOS管NM106的源极接地，其漏极接所述的二极管D101的阴极，所述的二极管D101的阳极接所述的N型沟道MOS管NM107的源极，所述的N型沟道MOS管NM107的栅极接驱动链单元的输出端，其漏极接所述的P型沟道MOS管PM105的漏极，所述的P型沟道MOS管PM105的栅极与漏极接在一起，并接所述的P型沟道MOS管PM106的栅极，所述的P型沟道MOS管PM105的源极与所述的P型沟道MOS管PM106的源极接在一起，并接高压电源VDD，所述的P型沟道MOS管PM106的漏极作为正反馈电流产生单元的输出端与驱动链单元接在一起。
7.根据权利要求3所述的电路，其特征在于：所述的电流偏置单元包括P型沟道MOS管PM201、P型沟道MOS管PM202、P型沟道MOS管PM203构成的电流镜；输入偏置电流Ibp_40u连接所述的P型沟道MOS管PM201的漏极，所述的输入偏置电流Ibp_40u由芯片内部偏置电流经过电流镜镜像得到；所述的P型沟道MOS管PM201的栅极与漏极、所述的P型沟道MOS管PM202的栅极、所述的P型沟道MOS管PM203的栅极与正反馈电流产生单元的输出端一起相连，所述的P型沟道MOS管PM201的源极与衬底、所述的P型沟道MOS管PM202的源极与衬底、所述的P型沟道MOS管PM203的源极、衬底与漏极一起与芯片内部产生的低压驱动电源VCC_DRI相连，所述的P型沟道MOS管PM202的漏极作为电流偏置单元的输出端。
8.根据权利要求3所述的电路，其特征在于：所述的驱动链单元包括反相器链、P型沟道MOS管PM204、N型沟道MOS管NM201、N型沟道MOS管NM202；所述的反相器链的输入端与所述的MOSFET管的低压驱动逻辑信号Drive_H相连，所述的反相器链的输出端、所述的P型沟道MOS管PM204的栅极、所述的N型沟道MOS管NM201的栅极、所述的N型沟道MOS管NM202的栅极一起相连，所述的P型沟道MOS管PM204的漏极、所述的N型沟道MOS管NM201的漏极、所述的N型沟道MOS管NM202的漏极一起相连，并作为驱动链单元的输出端口GATE，所述的P型沟道MOS管PM204的衬底与低压驱动电源VCC_DRI相连，所述的P型沟道MOS管PM204的源极与电流偏置单元的输出端相连，所述的N型沟道MOS管NM201的衬底与源极、所述的N型沟道MOS管NM202的衬底与源极一起与地VSS相连。
9.根据权利要求3所述的电路，其特征在于：所述的正反馈电流产生单元包括逻辑非门INV201、逻辑非门INV202、N型沟道MOS管NM203、N型沟道MOS管NM204、N型沟道MOS管NM205、N型沟道MOS管NM206、P型沟道MOS管PM205和电容C201；所述的逻辑非门INV201的输入端接驱动输出端，所述的逻辑非门INV201的输出接所述的N型沟道MOS管NM203的栅极，并和所述的P型沟道MOS管PM205的栅极接在一起，所述的N型沟道MOS管NM203的源极接地，其漏极接所述的P型沟道MOS管PM205的漏极，并和所述的电容C201的正极性端接在一起，所述的P型沟道MOS管PM205的源极接低压电源VCC，所述电容C201的负极性端接地，逻辑非门INV202的输入端接电容的正极性端，其输出端接所述的N型沟道MOS管NM205的栅极，所述的N型沟道MOS管NM204的栅极与漏极接在一起，并接所述的N型沟道MOS管NM205的源极，所述的N型沟道MOS管NM204的源极接地，所述的N型沟道MOS管NM205的漏极与所述的N型沟道MOS管NM206的源极接在一起，所述的N型沟道MOS管NM206的栅极接驱动输出端，其漏极作为正反馈电流产生单元的输出端。
CN201510746335.2A 2015-11-04 2015-11-04 一种功率mosfet的软驱动方法及电路 Active CN105226919B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510746335.2A CN105226919B (zh) 2015-11-04 2015-11-04 一种功率mosfet的软驱动方法及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510746335.2A CN105226919B (zh) 2015-11-04 2015-11-04 一种功率mosfet的软驱动方法及电路

Publications (2)

Publication Number Publication Date
CN105226919A CN105226919A (zh) 2016-01-06
CN105226919B true CN105226919B (zh) 2018-06-26

Family

ID=54995690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510746335.2A Active CN105226919B (zh) 2015-11-04 2015-11-04 一种功率mosfet的软驱动方法及电路

Country Status (1)

Country Link
CN (1) CN105226919B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10071652B2 (en) * 2016-05-11 2018-09-11 Ford Global Technologies, Llc Dual mode IGBT gate drive to reduce switching loss
CN107809171B (zh) * 2016-09-09 2019-12-31 苏州力生美半导体有限公司 开关电源及其功率开关管的驱动方法与驱动电路
CN106357099B (zh) * 2016-09-14 2019-04-16 昂宝电子（上海）有限公司 一种实现栅极驱动电路的系统和方法
CN106849621B (zh) * 2017-01-03 2019-05-28 昂宝电子（上海）有限公司 一种实现栅极驱动电路的系统和方法
CN110504822A (zh) * 2019-08-26 2019-11-26 电子科技大学 适用于半桥栅驱动电路的上功率管分段驱动控制电路
CN113541483B (zh) * 2020-04-21 2022-10-14 圣邦微电子（北京）股份有限公司 线性调整器及电源装置
CN112542954B (zh) * 2020-12-16 2022-06-24 南京微盟电子有限公司 一种适用于dcm的自适应软驱动控制电路
CN112737339B (zh) * 2020-12-16 2022-06-24 南京微盟电子有限公司 一种自适应软驱动控制电路
CN112564511B (zh) * 2020-12-16 2022-06-24 南京微盟电子有限公司 一种适用于ccm的自适应软驱动控制电路
CN114553204B (zh) * 2022-02-18 2022-10-04 广东鸿翼芯汽车电子科技有限公司 一种高边n型功率mos的驱动电路及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534814A (en) * 1994-12-20 1996-07-09 Ventritex, Inc. High input impedance gate driver circuit with Miller protection and delayed turnoff
CN1312973A (zh) * 1998-06-12 2001-09-12 南岛分立有限公司 绝缘栅功率半导体的栅极驱动
CN103262415A (zh) * 2010-12-22 2013-08-21 惠普发展公司，有限责任合伙企业 Mosfet开关栅极驱动器、mosfet开关系统和方法
JP2014042146A (ja) * 2012-08-22 2014-03-06 Denso Corp 電源回路および駆動回路
CN103944549A (zh) * 2014-04-03 2014-07-23 南京航空航天大学 一种高可靠性mosfet驱动电路
CN205178854U (zh) * 2015-11-04 2016-04-20 广州金升阳科技有限公司 一种功率mosfet的软驱动电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534814A (en) * 1994-12-20 1996-07-09 Ventritex, Inc. High input impedance gate driver circuit with Miller protection and delayed turnoff
CN1312973A (zh) * 1998-06-12 2001-09-12 南岛分立有限公司 绝缘栅功率半导体的栅极驱动
CN103262415A (zh) * 2010-12-22 2013-08-21 惠普发展公司，有限责任合伙企业 Mosfet开关栅极驱动器、mosfet开关系统和方法
JP2014042146A (ja) * 2012-08-22 2014-03-06 Denso Corp 電源回路および駆動回路
CN103944549A (zh) * 2014-04-03 2014-07-23 南京航空航天大学 一种高可靠性mosfet驱动电路
CN205178854U (zh) * 2015-11-04 2016-04-20 广州金升阳科技有限公司 一种功率mosfet的软驱动电路

Also Published As

Publication number Publication date
CN105226919A (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
CN105226919B (zh) 一种功率mosfet的软驱动方法及电路
Liu et al. Design of on-chip gate drivers with power-efficient high-speed level shifting and dynamic timing control for high-voltage synchronous switching power converters
CN103152017B (zh) 延迟电路、具有延迟电路的电路系统及其方法
US11539294B2 (en) Multi-level power converter with light load flying capacitor voltage regulation
CN105119505B (zh) 一种同步整流控制方法及同步整流电路
CN110149042A (zh) 一种具有分段驱动功能的功率管栅极驱动电路
US7564704B2 (en) Method of forming a power supply controller and structure therefor
CN201571221U (zh) 开关电源控制器及电路
Liu et al. A 100V gate driver with sub-nanosecond-delay capacitive-coupled level shifting and dynamic timing control for ZVS-based synchronous power converters
CN102128973A (zh) 一种电压过零检测电路及具有该检测电路的dc-dc转换器
CN106208692A (zh) 开关电路的控制方法、控制电路及开关电路装置
WO2022227077A1 (zh) 一种驱动电路和驱动系统
CN101976940A (zh) 开关电源转换器开关管驱动自举电路
CN110391736A (zh) Buck变换器的控制电路
CN109347311A (zh) 一种双管正激同步整流电路的自驱驱动电路
Burra et al. DV/DT related spurious gate turn-on of bidirectional switches in a high-frequency cycloconverter
CN104702181A (zh) 一种h桥驱动电路及其控制方法
CN104135790A (zh) 一种led调光控制电路
CN203911763U (zh) 一种适用于cpu供电的数字电源
CN205178854U (zh) 一种功率mosfet的软驱动电路
JPH09285120A (ja) 電源装置の主スイッチ制御回路
Tian et al. A passive component based gate drive scheme for negative gate voltage spike mitigation in a sic-based dual-active bridge
CN114362488A (zh) 功率管驱动控制电路及驱动控制方法
CN104202024A (zh) 适合高压浮地的开漏电路
CN104638920A (zh) 单电感多输出电源变换器次级开关管衬底的可控性连接方法及其电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant