CN203911763U - 一种适用于cpu供电的数字电源 - Google Patents

一种适用于cpu供电的数字电源 Download PDF

Info

Publication number
CN203911763U
CN203911763U CN201420309826.1U CN201420309826U CN203911763U CN 203911763 U CN203911763 U CN 203911763U CN 201420309826 U CN201420309826 U CN 201420309826U CN 203911763 U CN203911763 U CN 203911763U
Authority
CN
China
Prior art keywords
semiconductor
oxide
metal
circuit
buck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201420309826.1U
Other languages
English (en)
Inventor
史永胜
余彬
胡双
宁青菊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaanxi University of Science and Technology
Original Assignee
Shaanxi University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaanxi University of Science and Technology filed Critical Shaanxi University of Science and Technology
Priority to CN201420309826.1U priority Critical patent/CN203911763U/zh
Application granted granted Critical
Publication of CN203911763U publication Critical patent/CN203911763U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本实用新型公开一种适用于CPU供电的数字电源，包括直流电压源V1、输入电容Cin、前级移相全桥同步倍流整流电路、前级输出电容Co1、后级4通道交错并联同步Buck电路、输出电容Co、负载电阻RL、第一采样电路、第二采样电路、第一驱动电路、第二驱动电路、第三驱动电路、第四驱动电路、DSP28335芯片；本实用新型采用两级式拓扑结构，前级采用移相全桥同步倍流整流电路，后级是4相同步Buck电路并联，前级实现降压，后级提高开关频率、提高整机效率，并且通过高性能的DSP28335芯片实现对本实用新型的数字控制，因此本实用新型具有控制电路简单、瞬态响应速度快、功率密度高以及满载效率高等特点。

Description

一种适用于CPU供电的数字电源
技术领域
本实用新型属于数字电源技术领域，尤其涉及一种适用于CPU供电的数字电源。
背景技术
近年来，随着CPU性能的不断提高，对CPU供电电源-电压调节模块(VRM)的要求也在不断提高：母线输入电压不断提高，已有原来的5V提高到48V；超高的输出电流，目前最大负载电流已达150A；低电压和高电压精度，目前，VRM的输出电压已降到1V以下，如此低的输出电压对电压精度的要求更为苛刻；不断提高的负载变化率，下一代CPU的电流变化率的要求将会达到120A/ns，这就要求为其供电的VRM必须具有很快的瞬间响应速度；CPU工作时，需要在休眠模式和活动模式之间频繁地进行切换，80％—90％的时间均处于休眠模式，因此要求为其供电的VRM具有更高的轻载效率。
现阶段为CPU供电的电源-电压调节模块(VRM)仍然存在以下问题：
1：控制电路复杂，模拟控制器件多、连接复杂，且易受环境影响，可靠性不高；
2：随着输入电压不断提高，输出电压不断降低，传统单级式VRM占空比过小，不利于控制电路设计，系统稳定性也将降低；面对下一代CPU过高的电流变化率，传统VRM的瞬态响应速度显得过低，有待提高；
为了提高VRM的功率密度，需提高开关管的开关频率，传统VRM在高频下效率很难达到满意水平；在轻载模式下，传统VRM的效率较低。
实用新型内容
本实用新型的目的在于克服上述现有技术缺点，提供一种适用于CPU供电的数字电源，能够解决现有CPU供电电源存在的瞬态响应速度慢、开关频率低、轻载效率低、控制电路复杂等问题。
为解决上述问题，本实用新型采取的技术方案为：包括直流电压源V1、输入电容Cin、前级移相全桥同步倍流整流电路、前级输出电容Co1、后级4通道同步Buck电路、输出电容Co、负载电阻RL、第一采样电路、第二采样电路、第一驱动电路、第二驱动电路、第三驱动电路、第四驱动电路以及DSP28335芯片；
其中，直流电压源V1的正极与输入电容Cin的一端连接，直流电压源V1的负极与输入电容Cin的另一端连接，
所述的输入电容Cin与前级移相全桥同步倍流整流电路相连，前级移相全桥同步倍流整流电路的输出端与前级输出电容Co1相连，前级输出电容Co1与后级4通道同步Buck电路相连；后级4通道同步Buck电路的输出端并联有输出电容Co；在输出电容Co的两端还并联有负载RL；负载RL的一端与后级4通道同步Buck电路输出端的正极相连，另一端与后级4通道同步Buck电路输出端的负极相连，后级4通道同步Buck电路输出端的负极接地；
所述的DSP28335芯片的控制信号输出端与第一驱动电路、第二驱动电路、第三驱动电路和第四驱动电路相连；所述的DSP28335芯片还与第一采样电路和第二采样电路相连。
所述的前级移相全桥同步倍流整流电路包括：移相全桥电路、变压器T1以及同步倍流整流电路。
所述的移相全桥电路包括第一MOS管Q1、第二MOS管Q2、第三MOS管Q3、第四MOS管Q4，第一MOS管Q1的源极与漏极之间并联有第一开关寄生二极管D1和第一开关寄生电容C1，第二MOS管Q2的源极与漏极之间并联有第二开关寄生二极管D2和第二开关寄生电容C2，第三MOS管Q3的源极与漏极之间并联有第三开关寄生二极管D3和第三开关寄生电容C3，第四MOS管Q4的源极与漏极之间并联有第四开关寄生二极管D4和第四开关寄生电容C4；所述第一MOS管Q1的源极与第二MOS管Q2的漏极相连并通过变压器漏感Ls与变压器T1原边绕组同名端相连，第一MOS管Q1的漏极与直流电压源V1的正极相连，第二MOS管Q2的源极与直流电压源V1的负极相连并接地；第三MOS管Q3的源极与第四MOS管Q4的漏极相连并与变压器T1原边绕组异名端相连，第三MOS管Q3的漏极接第一MOS管Q1的漏极，第四MOS管Q4的源极与第二MOS管Q2的源极相连。
所述的第一驱动电路的第一PWM输出端与第一MOS管Q1的栅极相连，第一驱动电路的第二PWM输出端与第二MOS管Q2的栅极相连，第一驱动电路的第三PWM输出端与第三MOS管Q3的栅极相连，第一驱动电路的第四PWM输出端与第四MOS管Q4的栅极相连。
所述的第一采样电路分别与前级移相全桥同步倍流整流电路输出端的正极、变压器T1原边绕组异名端以及前级移相全桥同步倍流整流电路输出端的负极。
所述的同步倍流整流电路包括:第一同步整流电感L1，第二同步整流电感L2，第一同步整流管SR1，第二同步整流管SR2，第一同步整流管SR1的源极与漏极之间并联有第一同步整流寄生二极管D5和第一同步整流寄生电容C5；第一同步整流寄生二极管D5的阴极与第一同步整流管SR1的漏极相连，第一同步整流寄生二极管D5的阳极与第一同步整流管SR1的源极相连；第二同步整流管SR2的源极与漏极之间并联有第二同步整流寄生二极管D6和第二同步整流寄生电容C6；第二同步整流寄生二极管D6的阴极与第二同步整流管SR2的漏极相连，第二同步整流寄生二极管D6的阳极与第二同步整流管SR2的源极相连，变压器T1的副边绕组同名端与第一同步整流电感L1的一端相连，变压器T1的副边绕组异名端与第二同步整流电感L2的一端相连；第一同步整流电感L1的另一端和第二同步整流电感L2的另一端与前级移相全桥同步倍流整流电路的输出端的正极相连；第一同步整流管SR1的漏极与变压器T1的副边绕组异名端相连；第一同步整流管SR1的源极与第二同步整流管SR2的源极相连并接地；第二同步整流管SR2的漏极与变压器T1的副边绕组同名端相连。
所述的第二驱动电路的第一PWM输出端与第一同步整流管SR1的栅极相连，第二驱动电路的第二PWM输出端与第二同步整流管SR2的栅极相连。
所述的后级4通道同步Buck电路包括：第一Buck电路、第二Buck电路、第三Buck电路、第四Buck电路；
所述的第一Buck电路包括：第一Buck电路MOS管Q11，第一Buck电路续流MOS管Q12，第一Buck电感L11，其中第一Buck电路MOS管Q11的漏极与前级移相全桥同步倍流整流电路的输出端的正极相连，第一Buck电路MOS管Q11的源极与第一Buck电路续流MOS管Q12的漏极和第一Buck电感L11的一端相连，第一Buck电路续流MOS管Q12的源极接地，第一Buck电感L11的另一端与后级4通道同步Buck电路输出端的正极相连；
所述的第二Buck电路包括：第二Buck电路MOS管Q21，第二Buck电路续流MOS管Q22，第二Buck电感L22，其中，第二Buck电路MOS管Q21的漏极与前级移相全桥同步倍流整流电路的输出端的正极相连，第二Buck电路MOS管Q21的源极、第二Buck电路续流MOS管Q22的漏极均与第二Buck电感L22的一端相连，第二Buck电路续流MOS管Q22的源极接地，第二Buck电感L22的另一端与后级4通道同步Buck电路输出端的正极相连；
所述的第三Buck电路包括：第三Buck电路MOS管Q31，第三Buck电路续流MOS管Q32，第三Buck电感L33，其中，第三Buck电路MOS管Q31的漏极与前级移相全桥同步倍流整流电路的输出端的正极相连，第三Buck电路MOS管Q31的源极、第三Buck电路续流MOS管Q32的漏极均与第三Buck电感L33的一端相连，第三Buck电路续流MOS管Q32的源极接地，第三Buck电感L33的另一端与后级4通道同步Buck电路输出端的正极相连；
所述的第四Buck电路包括：第四Buck电路MOS管Q41，第四Buck电路续流MOS管Q42及第四Buck电感L44，其中，第四Buck电路MOS管Q41的漏极与前级移相全桥同步倍流整流电路的输出端的正极相连，第四Buck电路MOS管Q41的源极、第四Buck电路续流MOS管Q42的漏极均与第四Buck电感L44的一端相连，第四Buck电路续流MOS管Q42的源极接地，第四Buck电感L44的另一端与后级4通道同步Buck电路输出端正极相连。
所述的第三驱动电路的第一PWM输出端与第一Buck电路MOS管Q11的栅极相连，第三驱动电路的第二PWM输出端与第一Buck电路续流MOS管Q12的栅极相连，第三驱动电路的第三PWM输出端与第二Buck电路MOS管Q21的栅极相连，第三驱动电路的第四PWM输出端与第二Buck电路MOS管Q22的栅极相连；第四驱动电路的第一PWM输出端与第三Buck电路MOS管Q31的栅极相连，第四驱动电路的第二PWM输出端与第三Buck电路续流MOS管Q32的栅极相连，第四驱动电路的第三PWM输出端与第四Buck电路MOS管Q41的栅极相连，第四驱动电路的第四PWM输出端与第四Buck电路MOS管Q42的续流MOS管的栅极相连。
所述的第二采样电路分别与后级4通道同步Buck电路输出端的正极、第一Buck电感L11的另一端相连。
与现有技术相比，本实用新型具有以下有益效果：本实用新型采用TI的DSP28335芯片作为主控制芯片进行数字控制，大大减少模拟器件的应用，使控制电路变得简单，又提高了系统的可靠性；本实用新型主电路采用两级式拓扑结构，前级采用前级移相全桥同步倍流整流电路，后级采用后级4通道同步Buck电路交错并联，能有效提高电源开关频率、满载效率以及瞬态响应速度，并且输出流纹波率也变得很小。
附图说明
图1为本实用新型的主电路图；
图2为并联相数和占空比与输出电流纹波的关系；
图3为本实用新型突发模式(Burst)工作原理；
具体实施方式
以下结合附图对本实用新型做进一步详细说明：
参见图1，包括直流电压源V1、输入电容Cin、前级移相全桥同步倍流整流电路、前级输出电容Co1、后级4通道同步Buck电路、输出电容Co、负载电阻RL、第一采样电路、第二采样电路、第一驱动电路、第二驱动电路、第三驱动电路、第四驱动电路以及DSP28335芯片；
其中，直流电压源V1的正极与输入电容Cin的一端连接，直流电压源V1的负极与输入电容Cin的另一端连接，输入电容Cin与前级移相全桥同步倍流整流电路相连，前级移相全桥同步倍流整流电路的输出端与前级输出电容Co1相连，前级输出电容Co1与后级4通道同步Buck电路相连；后级4通道同步Buck电路的输出端并联有输出电容Co；在输出电容Co的两端还并联有负载RL；负载RL的一端与后级4通道同步Buck电路输出端的正极相连，另一端与后级4通道同步Buck电路输出端的负极相连，后级4通道同步Buck电路输出端的负极接地；DSP28335芯片的控制信号输出端与第一驱动电路、第二驱动电路、第三驱动电路和第四驱动电路相连；所述的DSP28335芯片还与第一采样电路和第二采样电路相连，DSP28335芯片，通过第一采样电路采集前级输出电压Vo1、输出电流Io1和变压器初级侧电流Ip，通过第二采样电路采集输出电压Vo和输出电流Io。前级输出电容Co的一端与后级4通道同步Buck电路输出端的正极相连，前级输出电容Co的另一端与后级4通道同步Buck电路输出端的负极相连。
前级移相全桥同步倍流整流电路包括：移相全桥电路、变压器T1、同步倍流整流电路。
移相全桥电路包括第一MOS管Q1、第二MOS管Q2、第三MOS管Q3、第四MOS管Q4，第一MOS管Q1的源极与漏极之间并联有第一开关寄生二极管D1和第一开关寄生电容C1，第二MOS管Q2的源极与漏极之间并联有第二开关寄生二极管D2和第二开关寄生电容C2，第三MOS管Q3的源极与漏极之间并联有第三开关寄生二极管D3和第三开关寄生电容C3，第四MOS管Q4的源极与漏极之间并联有第四开关寄生二极管D4和第四开关寄生电容C4；所述第一MOS管Q1的源极与第二MOS管Q2的漏极相连并通过变压器漏感Ls与变压器T1原边绕组同名端1相连，第一MOS管Q1的漏极与直流电压源V1的正极相连，第二MOS管Q2的源极与直流电压源V1的负极相连并接地；第三MOS管Q3的源极与第四MOS管Q4的漏极相连并与变压器T1原边绕组异名端3相连，第三MOS管Q3的漏极接第一MOS管Q1的漏极，第四MOS管Q4的源极与第二MOS管Q2的源极相连。
第一驱动电路的第一PWM输出端与第一MOS管Q1的栅极相连，第一驱动电路的第二PWM输出端与第二MOS管Q2的栅极相连，第一驱动电路的第三PWM输出端与第三MOS管Q3的栅极相连，第一驱动电路的第四PWM输出端与第四MOS管Q4的栅极相连。
同步倍流整流电路包括:第一同步整流电感L1，第二同步整流电感L2，第一同步整流管SR1，第二同步整流管SR2，第一同步整流管SR1的源极与漏极之间并联有第一同步整流寄生二极管D5和第一同步整流寄生电容C5；第一同步整流寄生二极管D5的阴极与第一同步整流管SR1的漏极相连，第一同步整流寄生二极管D5的阳极与第一同步整流管SR1的源极相连；第二同步整流管SR2的源极与漏极之间并联有第二同步整流寄生二极管D6和第二同步整流寄生电容C6；第二同步整流寄生二极管D6的阴极与第二同步整流管SR2的漏极相连，第二同步整流寄生二极管D6的阳极与第二同步整流管SR2的源极相连，变压器T1的副边绕组同名端2与第一同步整流电感L1的一端相连，变压器T1的副边绕组异名端4与第二同步整流电感L2的一端相连；第一同步整流电感L1的另一端和第二同步整流电感L2的另一端与前级移相全桥同步倍流整流电路的输出端的正极相连；第一同步整流管SR1的漏极与变压器T1的副边绕组异名端4相连；第一同步整流管SR1的源极与第二同步整流管SR2的源极相连并接地；第二同步整流管SR2的漏极与变压器T1的副边绕组同名端2相连。
第二驱动电路的第一PWM输出端与第一同步整流管SR1的栅极相连，第二驱动电路的第二PWM输出端与第二同步整流管SR2的栅极相连。
后级4通道同步Buck电路包括：第一Buck电路、第二Buck电路、第三Buck电路、第四Buck电路；第一Buck电路包括：第一Buck电路MOS管Q11，第一Buck电路续流MOS管Q12，第一Buck电感L11，其中第一Buck电路MOS管Q11的漏极与前级移相全桥同步倍流整流电路的输出端的正极相连，第一Buck电路MOS管Q11的源极与第一Buck电路续流MOS管Q12的漏极和第一Buck电感L11的一端相连，第一Buck电路续流MOS管Q12的源极接地，第一Buck电感L11的另一端与后级4通道同步Buck电路输出端的正极相连；第二Buck电路包括：第二Buck电路MOS管Q21，第二Buck电路续流MOS管Q22，第二Buck电感L22，其中，第二Buck电路MOS管Q21的漏极与前级移相全桥同步倍流整流电路的输出端的正极相连，第二Buck电路MOS管Q21的源极、第二Buck电路续流MOS管Q22的漏极均与第二Buck电感L22的一端相连，第二Buck电路续流MOS管Q22的源极接地，第二Buck电感L22的另一端与后级4通道同步Buck电路输出端的正极相连；
第三Buck电路包括：第三Buck电路MOS管Q31，第三Buck电路续流MOS管Q32，第三Buck电感L33，其中，第三Buck电路MOS管Q31的漏极与前级移相全桥同步倍流整流电路的输出端的正极相连，第三Buck电路MOS管Q31的源极、第三Buck电路续流MOS管Q32的漏极均与第三Buck电感L33的一端相连，第三Buck电路续流MOS管Q32的源极接地，第三Buck电感L33的另一端与后级4通道同步Buck电路输出端的正极相连；
第四Buck电路包括：第四Buck电路MOS管Q41，第四Buck电路续流MOS管Q42及第四Buck电感L44，其中，第四Buck电路MOS管Q41的漏极与前级移相全桥同步倍流整流电路的输出端的正极相连，第四Buck电路MOS管Q41的源极、第四Buck电路续流MOS管Q42的漏极均与第四Buck电感L44的一端相连，第四Buck电路续流MOS管Q42的源极接地，第四Buck电感L44的另一端与后级4通道同步Buck电路输出端正极相连。
第三驱动电路的第一PWM输出端与第一Buck电路MOS管Q11的栅极相连，第三驱动电路的第二PWM输出端与第一Buck电路续流MOS管Q12的栅极相连，第三驱动电路的第三PWM输出端与第二Buck电路MOS管Q21的栅极相连，第三驱动电路的第四PWM输出端与第二Buck电路MOS管Q22的栅极相连；第四驱动电路的第一PWM输出端与第三Buck电路MOS管Q31的栅极相连，第四驱动电路的第二PWM输出端与第三Buck电路续流MOS管Q32的栅极相连，第四驱动电路的第三PWM输出端与第四Buck电路MOS管Q41的栅极相连，第四驱动电路的第四PWM输出端与第四Buck电路MOS管Q42的续流MOS管的栅极相连。
第一采样电路分别与前级移相全桥同步倍流整流电路输出端的正极、变压器T1原边绕组异名端3以及前级移相全桥同步倍流整流电路输出端的负极相连，采集前级移相全桥同步倍流整流电路输出端输出电压Vo、前级移相全桥同步倍流整流电路输出端输出电流Io1以及变压器初级侧电流Ip。
第二采样电路分别与后级4通道同步Buck电路输出端的正极、第一Buck电感L11的另一端相连，采集后级4通道同步Buck电路输出端输出电压Vo和输出电流Io。
本实用新型采样两级拓扑结构，前级主要承担降压，后级主要承担提高频率和转换效率的作用，尤其适合下一代CPU供电电源。本实用新型的输入电压为48V，前级输出电压可定为4V，最终的输出电压为1V。
DSP28335芯片作为主控制芯片对电源进行数字控制，通过第一采样电路对输出电压Vo、输出电流Io1以及变压器初级侧电流Ip进行采样，采样后的信息送入DSP28335芯片中，根据预先编好的程序对采集的信号进行运算和分析，并调节占空比以及移相角的大小，第一驱动电路根据DSP28335芯片输出的占空比信号控制第一MOS管Q1、第二MOS管Q2、第三MOS管Q3、第四MOS管Q4的开通和关断时间，使得全桥开关管达到ZVS，从而提高电源开关频率和转换效率，第二驱动电路根据DSP28335芯片输出的占空比信号控制第一同步整流管SR1和第二同步整流管SR2的开通和关断时间，从而调节本实用新型的前级输出；通过第二采样电路对输出电压Vo和输出电流Io进行采样，采样后的信息送入DSP28335芯片中，根据预先编好的程序对采集的信号进行运算和分析，并调节占空比，第三驱动电路和第四驱动电路根据DSP28335芯片输出的占空比信号控制MOS管Q11、Q12、Q21、Q22、Q31、Q32、Q41、Q42的开通和关断时间，从而控制本实用新型的输出。
参见图2为本实用新型的并联相数和占空比与输出电流纹波的关系图，对后级4通道同步Buck电路，当占空比为0.25时，输出电流的理论纹波率为0，本实用新型的后级4通道同步Buck电路的占空比正是0.25，因此，输出电容Co的容值可以选择比较小的值，由于后级4通道同步Buck电路的交错并联以及后级开关频率的提高，后级4通道同步Buck电路的电感L11、L22、L33、L44的电感值也会很小，有公式di/dt＝V/L可知，在输出电压V一定情况下，电源的瞬态响应速度主要由电感值L决定，电感值越小，电源的瞬态响应速度越高，因此本实用新型具有满载效率高、开关频率高、瞬态响应速度快、电压纹波率小等优势。
为了使本实用新型具有更高的轻载效率，本实用新型前级采用突发脉冲(Burst)模式控制同步整流管，后级采用切相方式控制Buck电路，具体的，当DSP28335芯片检测到输出电流处于轻载情况时，前级采用突发脉冲(Burst)模式控制同步整流管(SR1、SR2)的开关时间和开关次数，同时调整移相全桥中MOS管Q1、Q2、Q3、Q4的开关时间，以减少输入侧能量向输出侧的传输，并且增大移相全桥控制器中滞后臂的死区时间以保证全桥开关管能达到ZVS，这样大大减少了第一MOS管Q1、第二MOS管Q2、第三MOS管Q3、第四MOS管Q4的开关损耗和第一同步整流电感L1、第二同步整流电感L2以及变压器T1的磁芯损耗；后级4通道同步Buck电路通过切相变为2通道同步Buck电路交错并联，也就是第四驱动电路不工作，不驱动MOS管Q31、Q32、Q41、Q42，减少了开关损耗和导通损坏，从而大大提高了轻载效率。
结合图3，对突发脉冲模式(Burst)的工作原理作以下说明，其中Pro.是指主程序进入Burst模式；CLA是数字补偿器，它能完成对量化之后的输出电压误差的运算补偿，最终计算出相应的占空比信息传递给PWM驱动器；PWM是指开关管的栅极驱动信号；Io是输出电流；Vout是输出电压，Vf作为Vout的参考。从图3中可以看出，根据采集的电压电流信号，CLA产生占空比信号，当占空比D处于D-on-limit和D-off-limit之间时，也即电源处于轻载状态，此时程序进入Burst模式；进入Burst模式之后，当占空比上升到D-on-limit下时，驱动同步整流管，当占空比下降到D-off-limit时，关闭同步整流管，直到占空比再次上升到D-on-limit时，才再次驱动同步整流管，因此能较大的减少同步整流管的开关损耗和同步整流电感L1、L2以及变压器T1的磁芯损耗；图3中还能看到，在Burst模式中，当检测到负载电流突然上升时，通过占空比钳位，CLA产生较大的占空比信号，并保持一定时间，即t0-t1时间段，从而使得输入侧向输出侧传递较大的能量，当检测到负载电流一直处于满载或中载状态时，Burst模式结束，CLA产生正常的PWM驱动信号。
本实用新型工作过程：
电源输入电压为48V直流电压，当电源工作在满载和中载状态时(20％-100％额定负载)，DSP28335产生正常的PWM驱动信号，通过第一驱动电路和第二驱动电路驱动MOS管Q1、Q2、Q3、Q4和同步整流管SR1、SR2，实现移相全桥和同步倍流整流，前级输出电压稳定在4V，通过第三驱动电路和第四驱动电路驱动MOS管Q11、Q12、Q21、Q22、Q31、Q32、Q41、Q42，使得后级电路为4通道同步Buck电路交错并联，最终输出电压稳定在1V；当电源工作在轻载状态时(0-20％额定负载)，DSP28335产生Burst模式的PWM驱动信号，如图3示，通过第一驱动电路和第二驱动电路驱动MOS管Q1、Q2、Q3、Q4和同步整流管SR1、SR2，实现移相全桥和同步倍流整流，前级输出电压稳定在4V，通过第三驱动电路驱动MOS管Q11、Q12、Q21、Q22，使得后级电路为2通道同步Buck电路交错并联，最终输出电压稳定在1V。
以上所述的本实用新型的实施方式，并不构成对本实用新型保护范围的限定，任何在本实用新型的精神和原则之内所做的修改、等同替换、和改进等，均应包含在本实用新型的权利要求保护范围之内。

Claims (10)

1.一种适用于CPU供电的数字电源，其特征在于：包括直流电压源V1、输入电容Cin、前级移相全桥同步倍流整流电路、前级输出电容Co1、后级4通道同步Buck电路、输出电容Co、负载电阻RL、第一采样电路、第二采样电路、第一驱动电路、第二驱动电路、第三驱动电路、第四驱动电路以及DSP28335芯片；
其中，直流电压源V1的正极与输入电容Cin的一端连接，直流电压源V1的负极与输入电容Cin的另一端连接，
所述的输入电容Cin与前级移相全桥同步倍流整流电路相连，前级移相全桥同步倍流整流电路的输出端与前级输出电容Co1相连，前级输出电容Co1与后级4通道同步Buck电路相连；后级4通道同步Buck电路的输出端并联有输出电容Co；在输出电容Co的两端还并联有负载RL；负载RL的一端与后级4通道同步Buck电路输出端的正极相连，另一端与后级4通道同步Buck电路输出端的负极相连，后级4通道同步Buck电路输出端的负极接地；
所述的DSP28335芯片的控制信号输出端与第一驱动电路、第二驱动电路、第三驱动电路和第四驱动电路相连；所述的DSP28335芯片还与第一采样电路和第二采样电路相连。
2.根据权利要求1所述的一种适用于CPU供电的数字电源，其特征在于：所述的前级移相全桥同步倍流整流电路包括：移相全桥电路、变压器T1以及同步倍流整流电路。
3.根据权利要求2所述的一种适用于CPU供电的数字电源，其特征在于：所述的移相全桥电路包括第一MOS管Q1、第二MOS管Q2、第三MOS管Q3、第四MOS管Q4，第一MOS管Q1的源极与漏极之间并联有第一开关寄生二极管D1和第一开关寄生电容C1，第二MOS管Q2的源极与漏极之间并联有第二开关寄生二极管D2和第二开关寄生电容C2，第三MOS管Q3的源极与漏极之间并联有第三开关寄生二极管D3和第三开关寄生电容C3，第四MOS管Q4的源极与漏极之间并联有第四开关寄生二极管D4和第四开关寄生电容C4；所述第一MOS管Q1的源极与第二MOS管Q2的漏极相连并通过变压器漏感Ls与变压器T1原边绕组同名端(1)相连，第一MOS管Q1的漏极与直流电压源V1的正极相连，第二MOS管Q2的源极与直流电压源V1的负极相连并接地；第三MOS管Q3的源极与第四MOS管Q4的漏极相连并与变压器T1原边绕组异名端(3)相连，第三MOS管Q3的漏极接第一MOS管Q1的漏极，第四MOS管Q4的源极与第二MOS管Q2的源极相连。
4.根据权利要求3所述的一种适用于CPU供电的数字电源，其特征在于：所述的第一驱动电路的第一PWM输出端与第一MOS管Q1的栅极相连，第一驱动电路的第二PWM输出端与第二MOS管Q2的栅极相连，第一驱动电路的第三PWM输出端与第三MOS管Q3的栅极相连，第一驱动电路的第四PWM输出端与第四MOS管Q4的栅极相连。
5.根据权利要求3所述的一种适用于CPU供电的数字电源，其特征在于：所述的第一采样电路分别与前级移相全桥同步倍流整流电路输出端的正极、变压器T1原边绕组异名端(3)以及前级移相全桥同步倍流整流电路输出端的负极。
6.根据权利要求2所述的一种适用于CPU供电的数字电源，其特征在于：所述的同步倍流整流电路包括:第一同步整流电感L1，第二同步整流电感L2，第一同步整流管SR1，第二同步整流管SR2，第一同步整流管SR1的源极与漏极之间并联有第一同步整流寄生二极管D5和第一同步整流寄生电容C5；第一同步整流寄生二极管D5的阴极与第一同步整流管SR1的漏极相连，第一同步整流寄生二极管D5的阳极与第一同步整流管SR1的源极相连；第二同步整流管SR2的源极与漏极之间并联有第二同步整流寄生二极管D6和第二同步整流寄生电容C6；第二同步整流寄生二极管D6的阴极与第二同步整流管SR2的漏极相连，第二同步整流寄生二极管D6的阳极与第二同步整流管SR2的源极相连，变压器T1的副边绕组同名端(2)与第一同步整流电感L1的一端相连，变压器T1的副边绕组异名端(4)与第二同步整流电感L2的一端相连；第一同步整流电感L1的另一端和第二同步整流电感L2的另一端与前级移相全桥同步倍流整流电路的输出端的正极相连；第一同步整流管SR1的漏极与变压器T1的副边绕组异名端(4)相连；第一同步整流管SR1的源极与第二同步整流管SR2的源极相连并接地；第二同步整流管SR2的漏极与变压器T1的副边绕组同名端(2)相连。
7.根据权利要求6所述的一种适用于CPU供电的数字电源，其特征在于：所述的第二驱动电路的第一PWM输出端与第一同步整流管SR1的栅极相连，第二驱动电路的第二PWM输出端与第二同步整流管SR2的栅极相连。
8.根据权利要求1所述的一种适用于CPU供电的数字电源，其特征在于：所述的后级4通道同步Buck电路包括：第一Buck电路、第二Buck电路、第三Buck电路、第四Buck电路；
所述的第一Buck电路包括：第一Buck电路MOS管Q11，第一Buck电路续流MOS管Q12，第一Buck电感L11，其中第一Buck电路MOS管Q11的漏极与前级移相全桥同步倍流整流电路的输出端的正极相连，第一Buck电路MOS管Q11的源极与第一Buck电路续流MOS管Q12的漏极和第一Buck电感L11的一端相连，第一Buck电路续流MOS管Q12的源极接地，第一Buck电感L11的另一端与后级4通道同步Buck电路输出端的正极相连；
所述的第二Buck电路包括：第二Buck电路MOS管Q21，第二Buck电路续流MOS管Q22，第二Buck电感L22，其中，第二Buck电路MOS管Q21的漏极与前级移相全桥同步倍流整流电路的输出端的正极相连，第二Buck电路MOS管Q21的源极、第二Buck电路续流MOS管Q22的漏极均与第二Buck电感L22的一端相连，第二Buck电路续流MOS管Q22的源极接地，第二Buck电感L22的另一端与后级4通道同步Buck电路输出端的正极相连；
所述的第三Buck电路包括：第三Buck电路MOS管Q31，第三Buck电路续流MOS管Q32，第三Buck电感L33，其中，第三Buck电路MOS管Q31的漏极与前级移相全桥同步倍流整流电路的输出端的正极相连，第三Buck电路MOS管Q31的源极、第三Buck电路续流MOS管Q32的漏极均与第三Buck电感L33的一端相连，第三Buck电路续流MOS管Q32的源极接地，第三Buck电感L33的另一端与后级4通道同步Buck电路输出端的正极相连；
所述的第四Buck电路包括：第四Buck电路MOS管Q41，第四Buck电路续流MOS管Q42及第四Buck电感L44，其中，第四Buck电路MOS管Q41的漏极与前级移相全桥同步倍流整流电路的输出端的正极相连，第四Buck电路MOS管Q41的源极、第四Buck电路续流MOS管Q42的漏极均与第四Buck电感L44的一端相连，第四Buck电路续流MOS管Q42的源极接地，第四Buck电感L44的另一端与后级4通道同步Buck电路输出端正极相连。
9.根据权利要求8所述的一种适用于CPU供电的数字电源，其特征在于：所述的第三驱动电路的第一PWM输出端与第一Buck电路MOS管Q11的栅极相连，第三驱动电路的第二PWM输出端与第一Buck电路续流MOS管Q12的栅极相连，第三驱动电路的第三PWM输出端与第二Buck电路MOS管Q21的栅极相连，第三驱动电路的第四PWM输出端与第二Buck电路MOS管Q22的栅极相连；第四驱动电路的第一PWM输出端与第三Buck电路MOS管Q31的栅极相连，第四驱动电路的第二PWM输出端与第三Buck电路续流MOS管Q32的栅极相连，第四驱动电路的第三PWM输出端与第四Buck电路MOS管Q41的栅极相连，第四驱动电路的第四PWM输出端与第四Buck电路MOS管Q42的续流MOS管的栅极相连。
10.根据权利要求8所述的一种适用于CPU供电的数字电源，其特征在于：所述的第二采样电路分别与后级4通道同步Buck电路输出端的正极、第一Buck电感L11的另一端相连。
CN201420309826.1U 2014-06-11 2014-06-11 一种适用于cpu供电的数字电源 Expired - Fee Related CN203911763U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420309826.1U CN203911763U (zh) 2014-06-11 2014-06-11 一种适用于cpu供电的数字电源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420309826.1U CN203911763U (zh) 2014-06-11 2014-06-11 一种适用于cpu供电的数字电源

Publications (1)

Publication Number Publication Date
CN203911763U true CN203911763U (zh) 2014-10-29

Family

ID=51786008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420309826.1U Expired - Fee Related CN203911763U (zh) 2014-06-11 2014-06-11 一种适用于cpu供电的数字电源

Country Status (1)

Country Link
CN (1) CN203911763U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107911005A (zh) * 2017-11-28 2018-04-13 合肥华耀电子工业有限公司 一种适于脉冲负载匹配小电容的开关电源
CN111509980A (zh) * 2019-01-31 2020-08-07 台达电子工业股份有限公司 电源转换器
CN112421961A (zh) * 2020-10-30 2021-02-26 杭州富特科技股份有限公司 具有反向预充电功能的车载dc/dc变换器及车载充电装置
WO2023071748A1 (zh) * 2021-10-25 2023-05-04 中兴通讯股份有限公司 交错dc-dc电路控制方法、装置、电子设备和存储介质

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107911005A (zh) * 2017-11-28 2018-04-13 合肥华耀电子工业有限公司 一种适于脉冲负载匹配小电容的开关电源
CN111509980A (zh) * 2019-01-31 2020-08-07 台达电子工业股份有限公司 电源转换器
CN111509980B (zh) * 2019-01-31 2021-04-13 台达电子工业股份有限公司 电源转换器
US11088611B2 (en) 2019-01-31 2021-08-10 Delta Electronics, Inc. Power converter
CN112421961A (zh) * 2020-10-30 2021-02-26 杭州富特科技股份有限公司 具有反向预充电功能的车载dc/dc变换器及车载充电装置
WO2023071748A1 (zh) * 2021-10-25 2023-05-04 中兴通讯股份有限公司 交错dc-dc电路控制方法、装置、电子设备和存储介质

Similar Documents

Publication Publication Date Title
CN100446395C (zh) 具有电压纹波检测电路的稳压开关电源
CN100459392C (zh) 具有电压纹波检测电路的稳流开关电源
CN105356734B (zh) 一种基于COT控制含纹波补偿的Buck电路电源管理芯片
CN101925237B (zh) 隔离型反激变换器的原边恒流控制装置
CN203911763U (zh) 一种适用于cpu供电的数字电源
CN103683984A (zh) 一种高轻载效率的数字开关电源
CN103675426B (zh) 电感电流过零检测方法及电路以及带该电路的开关电源
CN104682745A (zh) 一种隔离式电压变换电路、控制电路及其控制方法
CN103731034A (zh) 一种具有高轻载效率和高动态特性的数字电压调节模块
CN102868297A (zh) 一种固定截止时间pfm模式开关电源控制器
CN103647448B (zh) 集成降压-反激式高功率因数恒流电路及装置
CN103280963A (zh) 一种降低功率管导通功耗的pfc控制电路
CN103052240A (zh) 高功率因数发光二极管驱动电路结构
CN203617902U (zh) 集成降压-反激式高功率因数恒流电路及装置
CN103490631A (zh) 一种dc-dc变换器
CN103825457A (zh) 一种准z源直流-直流升压变换器电路
CN104767379A (zh) 降压型直流转换器
CN204517684U (zh) 一种隔离式电压变换电路和控制电路
CN206962707U (zh) 一种用于同步整流功率变换器的动态补偿控制电路
CN203465347U (zh) 用于升压型功率因数校正的电感电流过零检测电路
CN203722474U (zh) 一种准z源直流-直流升压变换器电路
CN101783582A (zh) 一种死区时间可调的单输入双输出脉宽调制信号产生电路
CN203151389U (zh) 一种三相高功率因数整流器的控制电路
CN107395015A (zh) 一种基于耦合电感的低纹波软开关同步整流Buck变换器
CN203911764U (zh) 一种适用于服务器的高轻载效率的数字电源

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141029

Termination date: 20150611

EXPY Termination of patent right or utility model