JP2014042146A - 電源回路および駆動回路 - Google Patents

Abstract

【課題】電源起動時において電源供給対象回路の誤動作を防止できるようにした電源回路と、この電源回路を利用して駆動対象に駆動信号を出力できるようにした駆動回路を提供する。
【解決手段】トランジスタＴｒ４のゲートドレイン間には容量回路Ｃ２が構成されている。この容量回路Ｃ２は通常のトランジスタＴｒ１の寄生容量より大きな容量値に設定されている。また、電源投入時においては容量回路Ｃ２の作用が増幅されミラー容量として動作する。すると、トランジスタＴｒ１から電源を供給する駆動回路部３の誤動作を防止できる。
【選択図】図１

Description

本発明は、外部電源が供給されることによって電源を生成する電源回路、およびこの電源回路の電源が供給されることにより駆動対象を駆動する駆動回路に関する。

この種の電源回路は外部電源が供給されると外部供給電源電圧の変動が大きいときには電源投入タイミングで突入電流を出力しやすい。例えば、この種の電源回路の供給電源を受けて動作する電源供給対象回路がこの突入電流に対し敏感に作用することがある。

電源供給対象回路が例えばトランジスタの制御端子を駆動する駆動回路である場合を考える。駆動回路はその電源供給端子及び出力端子間に寄生する寄生容量が大きいことがある。この駆動回路に電源供給する電源起動の立上りが速いと、例えば前記した寄生容量を通じて駆動回路の出力を変動させる虞がある。例えば、駆動回路の出力端子に駆動対象としてスイッチングトランジスタの制御端子が接続されていると、電源起動時において寄生容量によるカップリング作用を生じ、スイッチングトランジスタの制御端子電圧が変動し誤作動してしまう。

この課題を解決するため、電源基準電圧の出力端子にＲＣフィルタなどを挿入することが考えられる。共通ゲートと出力駆動回路の間に容量素子を設けた構成は引用文献１などに記載されている。しかしながら、例えば電源基準電圧の立上りスルーレートを大きくすると、電源基準電圧の変動に対する追従性が悪化してしまう。

特開昭６０−１４１０１５号公報

したがって、電源供給対象回路が電源投入時の突入電流に敏感に作用するものであっても電源供給対象回路の誤動作を防止する必要がある。
本発明の目的は、電源起動時において電源供給対象回路が電源投入時の突入電流に敏感に作用するものであっても電源供給対象回路の誤動作を防止できるようにした電源回路と、この電源回路を利用して駆動対象に駆動信号を出力できるようにした駆動回路を提供することにある。

請求項１記載の発明によれば、電源投入時において次に示す過渡現象を生じる。電源投入時には、第１通電回路（７）は第１トランジスタ（Ｔｒ１又はＴｒ１ａ）の制御端子に通電する。第１通電回路（７）の電源基準電圧（Ｖ７）が所定電圧付近で変化するとき、第１トランジスタ（Ｔｒ１又はＴｒ１ａ）の制御端子に接続された容量回路（Ｃ２）は、当該第１トランジスタの寄生容量に更に容量性を加算して構成された容量がさらにミラー容量として増加した容量値と見做される。このとき、ミラー効果によって見た目の容量値が増加した容量回路（Ｃ２）に電流が通電されるときには、第１トランジスタの制御端子の電位は所定電位付近で安定化される。

この間、第１トランジスタ（Ｔｒ１又はＴｒ１ａ）の制御端子に印加される電源基準電圧の変動が抑制され、これに伴い、第１トランジスタによる電源供給対象回路への出力変動を抑止できる。これにより、電源投入時において、電源供給対象回路が突入電流に敏感に作用するものであっても、第１トランジスタの電源供給対象回路への出力変動を抑止しているため、電源供給対象回路による誤動作を防止できる。

請求項３記載の発明によれば、ハイインピーダンス回路は、第１通電回路の出力通電経路から電源投入時に容量回路に通電する以外の電流通電経路を定常状態において遮断するため、過渡動作後の通常動作においては定常的な直流電流経路を生じなくなる。このため、定常状態では第１通電回路の電源基準電圧が直接第１トランジスタの制御端子に安定して出力される。これにより電源基準電圧値を容易に設計でき設計の自由度を向上できる。

請求項６記載の発明によれば、ツェナーダイオードを用いて第２トランジスタの制御端子を保護できる。
請求項７記載の発明によれば、第１通電回路の電源基準電圧側からゲート保護回路および電位規定回路側に通電しなくなるため、第１通電回路の電源基準電圧の値を独立して設計でき設計の自由度を向上できる。

請求項８記載の発明によれば、ハイインピーダンス回路の少なくとも一部は第２トランジスタの制御端子の前段に構成されているため、第２トランジスタの制御端子に通電する通電経路を遮断でき当該第２トランジスタの制御端子を保護できる。

請求項９記載の発明によれば、電位規定回路によるオン閾値基準電位を電源基準電圧及び保護電圧に応じてレベルシフトしているので、第１通電回路が電源基準電圧を通電したとしても過渡動作後の通常動作においてゲート保護回路側に流れ込む通電経路を遮断できる。これにより電源基準電圧の値を独立して設計でき設計の自由度を向上できる。

また特に、電源供給端子及び出力端子間に寄生容量を備えた駆動回路部に電源供給する場合には、従来寄生容量を通じて駆動対象となるスイッチングトランジスタの制御端子に通電してしまう。請求項１１記載の発明によれば、前述の請求項１〜９の何れかの発明を適用することでスイッチングトランジスタの誤作動を防止できる。

本発明の第１実施形態について電源回路及び駆動回路を概略的に示す電気的構成図 駆動回路部の出力段の詳細な回路構成例 定電圧生成回路の構成例 電源基準電圧生成回路の構成例 電源投入時における各部の信号変化を概略的に示すタイミングチャート 比較例を示す図５相当図 本発明の第２実施形態について示す図１相当図 図５相当図 本発明の第３実施形態について示す図１相当図（その１） 本発明の第３実施形態について示す図１相当図（その２） 本発明の第４実施形態について示す図１相当図 本発明の第５実施形態について示す図１相当図

（第１実施形態）
以下、本発明の第１実施形態について図１〜図６を参照しながら説明する。図１は半導体集積回路装置１内の電源回路及び駆動回路の構成例を示す。直流電源入力端子Ｔ１には直流電源電圧（バッテリ電源電圧）Ｖ１が供給される。グランド端子Ｔ４はグランド電位ＧＮＤに固定されている。

半導体集積回路装置１内には電源回路（起動回路）２が構成される。この電源回路２は、その出力にＮチャネル型のＭＯＳトランジスタ（以下、トランジスタ）Ｔｒ１をソースフォロワの態様で接続して構成される。トランジスタＴｒ１はそのドレインに正の直流電源電圧Ｖ１が供給され、そのソースが直流電源出力端子Ｔ２に接続されている。このトランジスタＴｒ１は直流電源出力端子Ｔ２を通じて外部に直流電源電圧Ｖｏｕｔを出力する。直流電源出力端子Ｔ２には半導体集積回路装置１の外部にコンデンサＣ１が接続されている。

半導体集積回路装置１内には駆動回路部３が構成されている。この駆動回路部３の正電源端子は直流電源出力端子Ｔ２に接続され、負電源端子はグランド電位ＧＮＤが与えられる。したがって駆動回路部３は直流電源出力端子Ｔ２を通じて直流電源電圧Ｖｏｕｔが供給される。

駆動回路部３はこの供給された直流電源電圧Ｖｏｕｔを使用して駆動出力端子Ｔ３を通じて外部のトランジスタＴｒ３のゲート（制御端子）に駆動制御信号（例えばＰＷＭ駆動電圧）を出力する。ここでトランジスタＴｒ３は例えばＮチャネルＭＯＳトランジスタ又はＩＧＢＴ等の電圧駆動型のトランジスタである。

駆動回路部３は例えばプリドライバ回路及び出力段回路を備えるが、図２に駆動回路部３の出力段回路の詳細例を示す。図２に示すように、この駆動回路部３は出力段にインバータ構成のオンオフ出力回路４を備える。このオンオフ出力回路４は上側にＰチャネル型のＭＯＳトランジスタＴｒ５、下側にＮチャネル型のＭＯＳトランジスタＴｒ６を接続して構成され、直流電源出力端子Ｔ２の直流電源電圧Ｖｏｕｔを入力して動作する。このオンオフ出力回路４の各トランジスタＴｒ５、Ｔｒ６には寄生容量Ｃａ１〜Ｃａ３が構成される。すなわち、これらの寄生容量Ｃａ１〜Ｃａ３が寄生することによって図１に示すように電源入力端子と出力端子との間に合算寄生容量Ｃａが発生する。

図１には図示しないが、駆動回路部３はオンオフ出力回路４の前段に各種回路を備える。駆動回路部３はオンオフ出力回路４の出力に応じたオンオフ駆動信号について駆動出力端子Ｔ３を通じてトランジスタＴｒ３のゲートに出力する。トランジスタＴｒ３のゲートソース間には抵抗Ｒ１が接続される。

トランジスタＴｒ３は、例えばＮチャネル型のＭＯＳトランジスタを使用して構成され、ハイサイド側に電流をオンオフ通電するための回路（例えば、誘導性負荷：図示せず）を接続して構成される。そして、トランジスタＴｒ３にオン駆動信号が与えられると当該ハイサイド側の接続回路に通電されることになる。

図１に戻って、電源回路２はトランジスタＴｒ１の制御端子（ゲート）にゲート電圧調整回路５を接続して構成される。このゲート電圧調整回路５は電源電圧Ｖ１の供給端子とグランドＧＮＤとの間に直流電流源（過渡電位起動回路に相当）Ｉ１とＮチャネル型のＭＯＳトランジスタ（以下、トランジスタ）Ｔｒ４と、定電圧生成回路６とを直列接続して構成される。トランジスタＴｒ４としては例えばトランジスタＴｒ１と同形状で異なるサイズのレプリカトランジスタを用いている。トランジスタＴｒ１の閾値電圧Ｖｔ１とトランジスタＴｒ４の閾値電圧Ｖｔ４は互いにほぼ同一電圧に設定されており、これによりトランジスタＴｒ１及びＴｒ４を用いて回路が設計し易くなる。

トランジスタＴｒ４のドレインゲート間には容量回路Ｃ２が構成されている。この容量回路Ｃ２は特に電源投入時において各部ノードの過渡変動時にミラー容量に見える容量である。この容量回路Ｃ２は、例えば、通常のトランジスタＴｒ４に寄生する寄生容量に加えて、半導体集積回路装置１内に意図的に新たにコンデンサを並列接続して構成し、これにより容量性を増加して構成される（例えば数十〜数百ｐＦ）。またトランジスタＴｒ４のゲートには、定常状態において電源基準電圧生成回路７から抵抗Ｒ２を通じて直流電源基準電圧Ｖ７が与えられる。

図３に定電圧生成回路６の構成例を示す。電位規定回路としての定電圧生成回路６は、例えばダイオードＤ３、順方向接続ツェナーダイオードＤ４および逆方向接続ツェナーダイオードＤ５などを組合せて構成され、電源投入されると正の定電圧を生成しトランジスタＴｒ４のソースに印加する。定電圧生成回路６は、特に電源投入時においてトランジスタＴｒ１のソース電位に比較してトランジスタＴｒ４のソース電位を上昇させる。定電圧生成回路６は、これらの構成に代えてダイオード接続ＭＯＳトランジスタを用いても良く、また、このダイオード接続ＭＯＳトランジスタを前述のダイオードＤ３，Ｄ４，Ｄ５の何れか一つ以上と組み合わせて構成しても良い。

図４に電源基準電圧生成回路７の構成例を示す。電源基準電圧生成回路７は、電源電圧Ｖ１の供給端子およびグランドＧＮＤ間に、電流源Ｉ２、抵抗Ｒ３、ダイオード接続されたトランジスタＴｒ７、ダイオードＤ６、逆方向接続ツェナーダイオードＤ７などの全部又は一部を用いて電源基準電圧Ｖ７を直流電圧として生成する回路である。この電源基準電圧生成回路７は前述の定電圧生成回路６と同様の構成を用いても良い。但し、この電源基準電圧生成回路７が生成する電源基準電圧Ｖ７は定電圧生成回路６の生成直流電圧Ｖ６より大きく設定されている。

上記構成の動作について図５をも参照しながら説明する。トランジスタＴｒ１、Ｔｒ４の閾値電圧をそれぞれＶｔ１、Ｖｔ４とする。また、トランジスタＴｒ１及びＴｒ４の共通接続ゲートをノードＮ１、トランジスタＴｒ４のドレインをノードＮ２、トランジスタＴｒ１のソースをノードＮ３、トランジスタＴｒ３のゲートをノードＮ４とする。

図５に示すように、電源投入されると、電源電圧Ｖ１が瞬時に上昇すると共に電源基準電圧生成回路７が電源基準電圧Ｖ７を出力することに応じて、トランジスタＴｒ１およびＴｒ４のゲート電位（ノードＮ１の電位）を瞬間的に上昇させる。ノードＮ１の電位がトランジスタＴｒ１の閾値電圧Ｖｔ１以上になると、トランジスタＴｒ１がオン通電し始める。これは、トランジスタＴｒ１のソースが、コンデンサＣ１、駆動回路部３のオンオフ出力回路４の寄生容量Ｃａ、及び抵抗Ｒ１に接続されているためであり、トランジスタＴｒ１のゲートに電圧が印加されるとほぼゲイン１となるように出力電圧Ｖoutを上昇させる。

トランジスタＴｒ１がオン通電したとしてもトランジスタＴｒ４はオフ状態を保持する。トランジスタＴｒ４がオフ状態を保持するのは、定電圧生成回路６がトランジスタＴｒ１のソース電位に比較してトランジスタＴｒ４のソース電位を上昇させるためである。

また、電源投入時点では電源電圧Ｖ１が過渡的に変化する直前に容量回路Ｃ２は充電されていない。このため、電源投入直後から容量回路Ｃ２が充電開始される。この際、電源電圧Ｖ１は電源基準電圧Ｖ７より高く設定されているため、電流源Ｉ１の作用に応じて突入電流がトランジスタＴｒ４のドレインゲート間に通電されることになり、トランジスタＴｒ４のドレイン電位が上昇する。

しかし、この後トランジスタＴｒ１およびＴｒ４のゲート電位がさらに上昇し、図５の（Ａ）タイミングにおいてノードＮ１の電位が閾値電圧Ｖｔ４＋直流電圧Ｖ６に達すると当該ゲート電位の上昇が抑制される。これは、トランジスタＴｒ４にミラー効果を生じさせているためである。トランジスタＴｒ４のゲート電位が閾値電圧Ｖｔ４＋定電圧生成回路６の生成電圧Ｖ６を超えると、トランジスタＴｒ４がオンし当該トランジスタＴｒ４のドレイン電流が上昇する。

トランジスタＴｒ４のゲインを−Ａｖとすると、ドレインゲート間の容量回路Ｃ２はミラー効果に応じて（１＋Ａｖ）倍される。したがって、トランジスタＴｒ４のドレインゲート間の容量回路Ｃ２の容量値はドレインゲート間に実際に構成された実容量より大きく見える。トランジスタＴｒ４のゲート電位がグランド電位ＧＮＤ基準で閾値電圧Ｖｔ４＋直流電圧Ｖ６まで上昇し、容量回路Ｃ２の作用によってゲート電圧上昇抑制区間（ミラー区間Ｙ１と称す）に入ると、容量回路Ｃ２がノードＮ１側からノードＮ２側に充電される。

すると、トランジスタＴｒ１及びＴｒ４のゲート電位は徐々に上昇するためトランジスタＴｒ４のオン抵抗が徐々に低下し、当該トランジスタＴｒ４のドレイン電流が上昇する。これにより、ミラー区間Ｙ１においてはトランジスタＴｒ４のゲート電位（ノードＮ１の電位）が上昇するに伴い、トランジスタＴｒ４のドレイン電位（ノードＮ２の電位）が下降する。

また、このミラー区間Ｙ１の間、通電電流は抵抗Ｒ１に放電されるため端子Ｔ３の電位（ノードＮ４の電位）は徐々に低下する。これによりミラー区間Ｙ１においてトランジスタＴｒ３のゲート電位Ｖｇの上昇を抑制できる。

さて、トランジスタＴｒ４がオン飽和状態になると、トランジスタＴｒ４のドレイン電位の下降が抑止される（図５の（Ｂ）タイミング参照）。トランジスタＴｒ４のドレイン電流がほぼ飽和状態になると、当該トランジスタＴｒ４のドレイン電圧が安定し、ミラー効果の影響が低下しミラー区間Ｙ１がほぼ終了する。この後も、電源基準電圧生成回路７が容量回路Ｃ２をトランジスタＴｒ４のゲート側からドレイン側に充電するため、トランジスタＴｒ４のゲート電位が閾値電圧Ｖｔ４＋電圧Ｖ６から電源基準電圧生成回路７の電源基準電圧Ｖ７に向けて上昇し始める。この上昇勾配は容量回路Ｃ２のミラー効果の影響を受けないため、ミラー区間Ｙ１に比較して上昇勾配は大きい。

トランジスタＴｒ４のゲート電位が上昇すると、トランジスタＴｒ１のソース電位（ノードＮ３の電位）も上昇する。これにより、電源基準電圧Ｖ７がトランジスタＴｒ１のゲートに印加されることに応じて、トランジスタＴｒ１がソースフォロワ出力し、通常の電源電圧（≒Ｖ１）が駆動回路部３に与えられる。

このとき、端子Ｔ３の電位（ノードＮ４の電位）も寄生容量Ｃａのカップリングの影響を受けて上昇する（図５の（Ｃ）のタイミング参照）。しかし、図５に示すように、トランジスタＴｒ１のソース電位が、オンオフ出力回路４のインバータ動作下限電圧Ｖsminに達するタイミングにおいて、トランジスタＴｒ３のゲート電位Ｖｇがその閾値電圧Ｖｔ３に達しない程度に調整されていると、トランジスタＴｒ３が誤ってオン（誤点孤）することはない。

図６は図５の比較例を示す。この比較例ではゲート電圧調整回路５を設けない回路を用いた場合の各ノード電圧のタイミングチャートを示す。電源電圧Ｖ１が上昇すると電源基準電圧Ｖ７もこれに伴って上昇するが、ソースフォロワ構成のトランジスタＴｒ１のソース電位もこれに伴い上昇する。トランジスタＴｒ１のソース電位がインバータの動作下限電圧（≒Ｖｔ５／Ｖｔ６：但し、Ｖｔ５、Ｖｔ６はそれぞれトランジスタＴｒ５、Ｔｒ６の閾値電圧）に達するまで、トランジスタＴｒ３のゲートラインがフローティングとなり、オンオフ出力回路４の電源入力端子及び出力端子間の寄生容量ＣａのカップリングによりトランジスタＴｒ３のゲート電位Ｖｇが上昇する。

そこで本実施形態でも採用しているように、トランジスタＴｒ３のゲートソース間に抵抗Ｒ１を挿入することでゲート電圧の上昇を抑制できるものの、容量カップリングに応じてゲート電圧の上昇作用が大きいときには、抵抗Ｒ１の抵抗値を小さくする必要がある。このとき、駆動回路部３が抵抗Ｒ１に電流を通電するため駆動回路部３の消費電流が増加する虞もある。

また、仮にオンオフ出力回路４の前段回路の出力論理が電源投入時に不安定になっているときには、ゲート電圧調整回路５を設けていない回路では、トランジスタＴｒ１のソース電位がオンオフ出力回路４のインバータ動作下限電圧Ｖsminに達すると、トランジスタＴｒ３のゲート電位がその閾値電圧Ｖｔ３を超えてしまう虞がある。

本実施形態では、図５に示すようにトランジスタＴｒ１のソース電位がオンオフ出力回路４のインバータ動作下限電圧Ｖsminに達するタイミングにおいて、トランジスタＴｒ３のゲート電位がその閾値電圧Ｖｔ３を上回らない程度に調整されるため、たとえオンオフ出力回路４の前段回路の論理が電源投入時に不安定にされていたとしても、ノードＮ４の電位の上昇を抑制でき、トランジスタＴｒ３が誤ってオン（誤点孤）することを防止できる。抵抗Ｒ１の抵抗値を小さくする必要がなくなるため、駆動回路部３の消費電流も抑制できる。

本実施形態では、トランジスタＴｒ４のドレインゲート間容量Ｃgdとなる容量回路Ｃ２を通常のトランジスタＴｒ１又はＴｒ４の寄生容量より大きな容量値とし、また電源投入時における容量回路Ｃ２の作用を増幅して容量回路Ｃ２をミラー容量として動作させている。これによりトランジスタＴｒ１のゲート電位の上昇を抑制でき、引いては、駆動回路部３の誤動作を防止でき、トランジスタＴｒ３が誤ってオンすることを防止できる。

しかも、一般的なＲＣフィルタ回路を用いて電源基準電圧生成回路７の電圧変動遅延回路を構成するのに比較して、半導体集積回路装置１内に必要な面積を少なくできる。
また、電源投入後に電源電圧Ｖ１が安定した後、電源基準電圧Ｖ７が電源投入時に比較して比較的緩やかに変動するときには、容量回路Ｃ２により電源基準電圧Ｖ７の変動が遮断される。したがって容量回路Ｃ２は定常状態においてトランジスタＴｒ１のゲートに至る経路以外の通電経路を遮断する回路となるため、本実施形態において容量回路Ｃ２はハイインピーダンス回路８を構成する。このとき容量回路Ｃ２はミラー効果を生じない。したがって電源基準電圧Ｖ７の変動の影響が電源基準電圧生成回路（第１通電回路）７からトランジスタＴｒ１のゲートにほぼ直接与えられることになり電源基準電圧Ｖ７の変動に追従できる。

したがって、電源電圧Ｖ１の出力を当該電源基準電圧Ｖ７に高速追従させたいときには本実施形態の構成を採用することで、電源基準電圧Ｖ７の出力通電経路に単にＲＣフィルタを挿入する構成に比較して電源基準電圧Ｖ７の変動に対する追従性を向上できる。

なお、定電圧生成回路６の生成電圧Ｖ６を設けているため、トランジスタＴｒ４のオンタイミングの前にトランジスタＴｒ１がオンする。ミラー区間Ｙ１の時間長を調整するためには、定電圧生成回路６の生成電圧Ｖ６を調整すると良い。

（第２実施形態）
図７〜図８は、本発明の第２実施形態を示すもので、前述実施形態と異なるところは、ロウサイド側にソースフォロワ用のトランジスタを設けると共にハイサイド側に駆動回路部を設け、当該駆動回路部に電源通電しているところにある。前述実施形態と同一部分または類似部分について同一または類似符号（例えば添え字「ａ」を追加）を付して前述実施形態と異なる部分を中心に説明する。

図７に示す半導体集積回路装置１ａ内には電源回路２ａが構成されている。この電源回路２ａは、その出力にＰチャネル型のＭＯＳトランジスタＴｒ１ａをソースフォロワの態様で接続して構成される。トランジスタＴｒ１ａは、そのドレインがグランドＧＮＤに接地されており、そのソースが直流電源出力端子Ｔ２ａに接続されている。直流電源出力端子Ｔ２ａには半導体集積回路装置１ａの外部にコンデンサＣ１ａが接続されている。

半導体集積回路装置１ａ内には駆動回路部３ａが構成され、この駆動回路部３ａの負電源端子には直流電源出力端子Ｔ２ａが接続される。駆動回路部３ａの正電源端子には直流電源電圧Ｖ１ａが供給される。駆動回路部３ａはこの供給された直流電源電圧Ｖｏｕｔを用いて駆動出力端子Ｔ３ａから駆動対象となるスイッチングトランジスタ（以下、トランジスタ）Ｔｒ３のゲート（制御端子）に駆動制御信号を出力する。

電源回路２ａはトランジスタＴｒ１ａのゲートにゲート電圧調整回路５ａを接続して構成される。このゲート電圧調整回路５ａは直流電源電圧Ｖ１ａの供給端子とグランドＧＮＤとの間に、定電圧生成回路６ａとＰチャネル型のＭＯＳトランジスタ（以下、トランジスタ）Ｔｒ４ａと電流源Ｉ１ａとを直列接続して構成される。トランジスタＴｒ４ａは、トランジスタＴｒ１ａと同形状及び同一サイズのレプリカトランジスタとして構成される。このトランジスタＴｒ４ａのドレインゲート間には容量回路Ｃ２ａが構成される。

容量回路Ｃ２ａも前述実施形態の容量回路Ｃ２と同様に、例えば通常のトランジスタＴｒ４ａに寄生する寄生容量に加えて新たに半導体集積回路装置１内に構成したコンデンサを並列接続し、これにより容量性を増加して構成される（例えば数十〜数百ｐＦ）。また、電源基準電圧生成回路７ａが直流電源電圧Ｖ１ａから抵抗Ｒ２ａを通じて直流電圧Ｖ７ａをトランジスタＴｒ４ａの制御端子（ゲート）に与える。各回路の詳細は、前述実施形態の説明を参酌すれば容易であるため説明を省略する。

図８に示すように、電源投入されると、電源基準電圧生成回路７ａがトランジスタＴｒ４ａのゲートに電圧（Ｖ１ａ−Ｖ７ａ）を与えることによりトランジスタＴｒ４ａのゲート電位が直流電源電圧Ｖ１ａより下降する。

トランジスタＴｒ４ａの閾値電圧をＶｔ４ａ、定電圧生成回路６ａの生成電圧をＶ６ａとすると、直流電源電圧Ｖ１ａが外部から供給されたときに、トランジスタＴｒ１ａのゲート電位がＶ１ａ−Ｖｔ１になると、トランジスタＴｒ１ａがオンし駆動回路部３ａに電源供給し始める。トランジスタＴｒ１ａおよびＴｒ４ａのゲート電位は、電源基準電圧生成回路７ａの影響を受けて直流電源電圧Ｖ１ａから下降するが、まず直流電源電圧Ｖ１ａ−（閾値電圧Ｖｔ４＋定電圧Ｖ６ａ）まで下降する。このときトランジスタＴｒ４のゲート電位が電源電圧Ｖ１−（閾値電圧Ｖｔ４ａ＋定電圧生成回路６ａの定電圧Ｖ６ａ）以下となる状態ではトランジスタＴｒ４ａにドレイン電流が流れる。トランジスタＴｒ４ａのゲインを−Ａｖとすると、トランジスタＴｒ４ａのドレインゲート間の容量回路Ｃ２ａはミラー効果に応じて（１＋Ａｖ）倍される。

したがって、ドレインゲート間の容量回路Ｃ２ａが通常ドレインゲート間に構成された実容量よりも大きく見える。トランジスタＴｒ４のゲート電位が電源電圧Ｖ１−（閾値電圧Ｖｔ４ａ＋定電圧Ｖ６ａ）に達し、容量回路Ｃ２ａの作用による電圧急上昇抑制区間（ミラー区間Ｙ２）に入る。前述実施形態と同様に、ミラー区間Ｙ２においてはトランジスタＴｒ３ａのゲート電位Ｖｇの変動も抑制されることになる（図８の（Ｄ）〜（Ｅ）の期間参照）。以降の動作説明は前述実施形態と同様であるためその説明を省略する。本実施形態によれば、ハイサイド側のトランジスタＴｒ３ａを駆動するときにも同様の作用効果が得られる。

（第３実施形態）
図９および図１０は、本発明の第３実施形態を示すもので、第１実施形態と異なるところは、トランジスタの制御端子（ゲート）の耐圧保護のため、ツェナーダイオードなどによるゲート保護回路を挿入しトランジスタの制御端子の保護を図っているところにある。また、レベルシフト回路を挿入しているところを特徴として備える。前述実施形態と同一または類似機能を備える部分には同一符号又は類似符号を付して説明を省略する。

図９に示すように、電源基準電圧生成回路７に代わる電源基準電圧生成回路１７が構成される。この電源基準電圧生成回路１７は、例えば電流源Ｉ２にツェナーダイオードＤ８〜Ｄ１０などのダイオードを順方向または／および逆方向に組み合わせて構成され、電源電圧Ｖ１が投入されると安定した電源基準電圧Ｖ１７を、抵抗Ｒ２を通じてトランジスタＴｒ１のゲートに印加する。

ツェナーダイオードＤ８〜Ｄ１０の順方向電圧をＶｆ、ツェナー電圧をＶｚとしたとき、図９に示す回路によれば電源基準電圧生成回路１７は２Ｖｆ＋１Ｖｚの電源基準電圧Ｖ１７を出力する。なお、この電源基準電圧生成回路１７は前述の電源基準電圧生成回路７に代えて用いているが、当該電源基準電圧生成回路７と同様の回路（すなわちダイオード接続したＭＯＳトランジスタ等）を使用しても良い。

図９に示すように、トランジスタＴｒ４のゲート・ソース間には、ツェナーダイオードＤ１１が逆方向接続されている。このツェナーダイオードＤ１１はトランジスタＴｒ４のゲートの耐圧保護を図っている。トランジスタＴｒ４のソースとグランドＧＮＤとの間には、ダイオード接続トランジスタＴｒ８及びダイオードＤ１２が順方向接続されている。

また、トランジスタＴｒ４の制御端子（ゲート）には電流源Ｉ３が接続されており、電源投入されると当該ダイオードＤ１１〜Ｄ１２及びダイオード接続トランジスタＴｒ８に定電流を印加する。

この場合、電源投入後におけるトランジスタＴｒ４のゲート電位は、ダイオードＤ１１〜Ｄ１２およびトランジスタＴｒ８の電圧降下に応じて２Ｖｆ＋１Ｖｚとなる。すなわちトランジスタＴｒ４のゲート電位は前述の電源基準電圧生成回路１７の出力とほぼ同様の電位となる。

トランジスタＴｒ４のゲート・グランド間にはＰＮＰトランジスタＴｒ９のエミッタ・コレクタ間が接続されている。このトランジスタＴｒ９のベースは容量回路Ｃ２の一端子に接続されていると共にトランジスタＴｒ１のゲートに接続されている。このトランジスタＴｒ９は、トランジスタＴｒ８と同形状及び同一サイズのレプリカトランジスタであり、本実施形態ではレベルシフト回路、ハイインピーダンス回路８を構成する。

電源基準電圧生成回路１７は、電流源Ｉ２によってダイオードＤ８〜Ｄ１０に通電することで電源基準電圧Ｖ１７を生成する。しかし、この電源基準電圧生成回路１７の生成電圧Ｖ１７は、電源電圧Ｖ１の出力が安定化した後には、トランジスタＴｒ１のゲート、トランジスタＴｒ９のベース、容量回路Ｃ２の一端子側に流れ込む全ての経路で通電経路が遮断されることになる。仮に、トランジスタＴｒ９を設けることなく、直接トランジスタＴｒ４のゲートに通電する回路構成を使用してしまうと、電源基準電圧生成回路１７が生成する電源基準電圧Ｖ１７はダイオードＤ１１、Ｄ１２、トランジスタＴｒ８に通電されてしまう。

本実施形態では、トランジスタＴｒ９をハイインピーダンス回路８の少なくとも一部として設けているため、電源基準電圧生成回路１７の生成電圧Ｖ１７を少なくともトランジスタＴｒ９より後段回路に通電することを防ぐことができる。電源電圧Ｖ１の変動に応じて電源基準電圧生成回路１７の生成電圧Ｖ１７が変動したとしても、この変動電圧の影響がトランジスタＴｒ９の後段回路に影響することはなくなり、この変動電圧の影響はトランジスタＴｒ１のゲートに直接与えられることになる。

したがって、電源電圧Ｖ１の安定後には、電源基準電圧生成回路１７の出力電圧（２Ｖｆ＋１Ｖｚ）をトランジスタＴｒ１の制御端子（ゲート）に安定して印加できる。電源基準電圧生成回路１７が生成する電源基準電圧Ｖ１７の変動を生じたときには、この変動の影響はダイオードＤ８〜Ｄ１０の基準電圧のみに影響することになる。したがって、電源投入後に安定した電源電圧Ｖ１の変動に応じた電源出力の影響がトランジスタＴｒ１を通じて直接駆動回路部３に伝わることになり電源電圧Ｖ１の変動に対する追従性を向上できる。

レベルシフト回路を構成するトランジスタＴｒ９は、トランジスタＴｒ８のレプリカトランジスタであるため、この温度特性等に応じて同様に順方向電圧Ｖｆが変化する。電源投入後には、電源電圧Ｖ１が上昇すると電流源Ｉ３がダイオードＤ１１及びＤ１２、トランジスタＴｒ８に通電するが、トランジスタＴｒ１のゲート電位が電流源Ｉ３を通じて上昇する。

電流源Ｉ３がトランジスタＴｒ８のエミッタベース間に通電し、当該トランジスタＴｒ９のエミッタベース間電圧がレベルシフト電圧（トランジスタＴｒ９の閾値電圧Ｖｔ９）に達したときにトランジスタＴｒ８のエミッタベース間の順方向電圧Ｖｆと打ち消し合うことになり、前述実施形態と同様にミラー区間Ｙ１が発生することで、トランジスタＴｒ３のゲート電位Ｖｇの上昇抑制作用が得られる。

なお、ゲート保護用のダイオードＤ１１に通電する電流は電流源Ｉ３によるもののみ（図９の矢印参照）であるため、電流源Ｉ３の定電流値、ダイオードＤ１１、Ｄ１２、トランジスタＴｒ８、及びトランジスタＴｒ４の各種設計パラメータのみでトランジスタＴｒ４のゲート保護回路を設計でき、設計の自由度を向上できると共に設計を容易化できる。

本実施形態では、前述の第１実施形態と同様にＮチャネル型のＭＯＳトランジスタＴｒ１を用いた例を示したが、これに限られず、前述の第２実施形態と同様にＰチャネル型のＭＯＳトランジスタＴｒ１ａを用いて構成しても良い。

本実施形態では、トランジスタＴｒ９を用いて電源基準電圧生成回路１７の出力側を見た回路のインピーダンスがハイインピーダンスとなるように構成したが、電源基準電圧生成回路１７の出力側を見た回路がハイインピーダンスになれば良く、例えば図１０に示すように、図９のトランジスタＴｒ９及び電流源Ｉ３に代えて、ハイインピーダンス入力のバッファＸ１を用いて構成しても良い。この場合、レベルシフト用のトランジスタＴｒ８及びＴｒ９は共に不要になる。

（第４実施形態）
図１１は本発明の第４実施形態を示すもので、前述実施形態と異なるところは、第１通電回路の電源基準電圧と所定の電圧とを差動入力し電源投入時において過渡的に容量回路をミラー容量とする差動増幅器を備えたところにある。前述実施形態と同一又は類似部分については同一又は類似符号を付して説明を省略し、以下、異なる部分について説明する。

容量回路Ｃ２の一端子はトランジスタＴｒ１のゲートに接続されているが、この容量回路Ｃ２の他端には差動増幅器（過渡電位起動回路に相当）Ｘ２の出力端子が接続されている。この差動増幅器Ｘ２は、非反転入力端子に基準電圧生成回路１０の基準電圧（所定電圧相当）Ｖ１０を入力すると共に、反転入力端子に抵抗Ｒ２およびトランジスタＴｒ１のゲートの共通接続ノードＮ１を接続して構成される。

電源投入直後において、電源基準電圧Ｖ７が上昇すると容量回路Ｃ２は充電されトランジスタＴｒ１のゲート電位（ノードＮ１の電位）が上昇する。他方、基準電圧生成回路１０の生成基準電圧Ｖ１０は差動増幅器Ｘ２の非反転入力端子に基準電圧生成回路１０の基準電圧Ｖ１０を与える。このため、電源投入後に差動増幅器Ｘ２の出力が過渡的に変動するときに容量回路Ｃ２にミラー効果を生じ見た目の容量が（１＋Ａｖ）倍され前述実施形態とほぼ同様に立上りスルーレートを制限できる。ミラー効果に応じて実容量より大きくできるため、半導体集積回路装置１内に別途容量を構成するための実装面積を抑制できる。

最終的に差動増幅器Ｘ２の出力が安定すると定常状態となる。この後、電源基準電圧生成回路７の電源基準電圧Ｖ７がたとえ変動したとしても、トランジスタＴｒ１のゲート電位に直接影響することになり、電源基準電圧Ｖ７の変動がトランジスタＴｒ１のソースフォロワ出力に即座に影響することになる。したがって、前述実施形態と同様に、電源基準電圧Ｖ７の変動に応じて即座に電源出力を変動させることができ追従性を向上できる。

（第５実施形態）
図１２は本発明の第５実施形態を示すもので、前述実施形態と異なるところは、トランジスタの制御端子（ゲート）の耐圧保護のため、ツェナーダイオードなどを挿入し当該制御端子の保護を図っているところにある。また、この保護回路の保護電圧と電位規定回路の規定電圧とを加算した電圧以下に電源基準電圧を設定することで、前述実施形態に係るレベルシフト回路などを設ける必要のない構成としているところを特徴とする。前述実施形態と同一または類似機能を備える部分には同一符号又は類似符号を付して説明を省略する。

図１２に示すように、定電圧生成回路６に代わる定電圧生成回路１６は、ツェナーダイオードＤ１２ａ〜Ｄ１２ｚを順方向又は／及び逆方向に接続して構成され、電源電圧Ｖ１が投入され定常状態になると規定電位Ｖ１６をトランジスタＴｒ４のソースに与える。

また、トランジスタＴｒ４のゲート・ソース間には、ゲート保護回路を構成するツェナーダイオードＤ１１ａ〜Ｄ１１ｚが順方向又は／及び逆方向に直列接続されている。このときの保護電圧をＶ１１とすると、電源基準電圧Ｖ１７が保護電圧Ｖ１１＋規定電位Ｖ１６未満となるように設定されていることが望ましい。これは、電源基準電圧Ｖ１７に基づく電流がツェナーダイオードＤ１１ａ〜Ｄ１１ｚ、Ｄ１２ａ〜Ｄ１２ｚを通じて流れないためである。すなわち、前述実施形態で使用したレベルシフト回路などを設ける必要がなくなる。

（他の実施形態）
本発明は、前述した実施形態の構成以外にも以下に示す変形または拡張が可能である。前述実施形態では、電流源Ｉ１を用いてトランジスタＴｒ４のドレインに電流を供給する形態を示したが、電流源Ｉ１に代えて、電源電圧Ｖ１に抵抗を接続した回路を用いても良い。

前述実施形態では、ゲート保護回路（ツェナーダイオードＤ１１）やレベルシフト回路Ｔｒ８、Ｔｒ９を設けた実施形態を示したが、そもそも電源電圧Ｖ１がトランジスタＴｒ４のゲート耐圧に対して低い場合などにはゲート保護回路を設ける必要がなくなる。

図面中、Ｃ２は容量回路、２、２ａは電源回路（起動回路）、３は駆動回路部、６，６ａは定電圧生成回路（電位規定回路）、７、１７は電源基準電圧生成回路（第１通電回路）、Ｉ１は電流源（第２通電回路、起動時電位保持回路）、Ｘ１はバッファ（ハイインピーダンス回路）、Ｘ２は差動増幅器、Ｔｒ１，Ｔｒ１ａは第１トランジスタ、Ｔｒ３はスイッチングトランジスタ、Ｔｒ４，Ｔｒ４ａは第２トランジスタ、Ｔｒ８，Ｔｒ９はトランジスタ（レベルシフト回路）を示す。

Claims (11)

1. 制御端子を具備する第１トランジスタ（Ｔｒ１又はＴｒ１ａ）を備え、電源投入時に前記制御端子に通電されることに応じて前記第１トランジスタから電源供給対象回路に電源を通電する起動回路（２又は２ａ）を備え、
   前記起動回路は、
   電源投入時に出力通電経路（Ｎ１又はＮ１ａ）を通じて前記第１トランジスタの制御端子に電源基準電圧（Ｖ７）を通電する第１通電回路（７又は７ａ）と、
   前記第１トランジスタの制御端子に接続され、当該第１トランジスタに寄生する寄生容量の他に容量性を加算して構成され、電源投入時において前記第１トランジスタの制御端子に前記第１通電回路の電源基準電圧が印加されることにより当該電源基準電圧が過渡的に所定電位になるとミラー容量として充電される容量回路（Ｃ２）と、を備えることを特徴とする電源回路。
2. 前記容量回路は２端子回路で構成され、
   前記容量回路がミラー容量として充電されるときに当該容量回路に対して前記第１通電回路から通電接続される端子の電位変化方向と当該端子の逆側の端子電位の変化方向とを互いに逆方向とする逆方向通電回路（Ｉ１又はＸ２）を備えることを特徴とする請求項１記載の電源回路。
3. 電源投入時には前記第１通電回路の出力通電経路から前記容量回路に通電すると共に、定常状態においては前記第１通電回路から前記第１トランジスタの制御端子に至る通電経路以外の通電経路を遮断するハイインピーダンス回路（８）を備えることを特徴とする請求項１または２記載の電源回路。
4. 前記第１トランジスタの制御端子にその制御端子が共通接続された第２トランジスタ（Ｔｒ４又はＴｒ４ａ）と、
   前記第２トランジスタのオン閾値基準電位を前記第１トランジスタのオン閾値基準電位と異ならせる回路であり、電源投入時には前記第２トランジスタより前記第１トランジスタを先にオンさせる電位規定回路（６又は６ａ，Ｔｒ８及びＤ１２）と、
   電源投入時に前記第２トランジスタの電源入力端子（Ｎ２）に通電する第２通電回路と、を備え、
   前記容量回路（Ｃ２）は２端子回路として構成され、前記第２通電回路による電源入力端子と前記第１通電回路の出力通電経路との間に接続されることを特徴とする請求項１〜３の何れかに記載の電源回路。
5. 前記第２トランジスタ（Ｔｒ４）は、前記第１トランジスタ（Ｔｒ１）のレプリカトランジスタであることを特徴とする請求項４記載の電源回路。
6. 前記第２トランジスタ（Ｔｒ４又はＴｒ４ａ）の制御端子を保護するツェナーダイオード（Ｄ１１）を具備するゲート保護回路を設けたことを特徴とする請求項４または５記載の電源回路。
7. 前記第１通電回路（７）の電源基準電圧（Ｖ７）は、前記ゲート保護回路による第２トランジスタ（Ｔｒ４又はＴｒ４ａ）の保護電圧と前記電位規定回路の規定電圧とを加算した電圧未満に設定されることを特徴とする請求項６記載の電源回路。
8. 前記第１通電回路（７）の出力通電経路（Ｎ１）から電源投入時に前記容量回路（Ｃ２）に通電する以外の電流通電経路を遮断するハイインピーダンス回路（８）を備え、
   前記ハイインピーダンス回路（８）の少なくとも一部は、前記第２トランジスタ（Ｔｒ４又はＴｒ４ａ）の制御端子の前段に構成されることを特徴とする請求項４〜７の何れかに記載の電源回路。
9. 前記第２トランジスタ（Ｔｒ４）の制御端子を保護するツェナーダイオード（Ｄ１１）を具備するゲート保護回路を備え、
   前記第１通電回路（７）の電源基準電圧（Ｖ７）および前記ゲート保護回路の保護電圧に応じて前記電位規定回路（６）によるオン閾値基準電位をレベルシフトするレベルシフト回路（Ｔｒ８及びＴｒ９）を備えることを特徴とする請求項４〜８の何れかに記載の電源回路。
10. 前記逆方向通電回路は、一方の端子に基準電圧が与えられると共に、他方の端子及び出力端子に前記第１通電回路の出力通電経路（Ｎ１）を接続する差動増幅器（Ｘ２）を備えることを特徴とする請求項２記載の電源回路。
11. 請求項１〜１０の何れかに記載の電源回路の電源供給対象回路であり駆動対象に駆動信号を印加する駆動回路部（３）を備え、
    前記駆動回路部は電源供給端子及び出力端子間に寄生容量を備え、電源投入時には起動回路の第１トランジスタから当該寄生容量を通じて駆動対象となるスイッチングトランジスタ（Ｔｒ３）の制御端子に通電することを特徴とする駆動回路。

Images