CN113014077B - 一种高压pn桥栅驱动电路 - Google Patents

一种高压pn桥栅驱动电路 Download PDF

Info

Publication number
CN113014077B
CN113014077B CN202110339245.7A CN202110339245A CN113014077B CN 113014077 B CN113014077 B CN 113014077B CN 202110339245 A CN202110339245 A CN 202110339245A CN 113014077 B CN113014077 B CN 113014077B
Authority
CN
China
Prior art keywords
circuit
voltage
tube
bridge
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110339245.7A
Other languages
English (en)
Other versions
CN113014077A (zh
Inventor
张允武
陆扬扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Silicon Integrated Circuit Technology Wuxi Co ltd
Original Assignee
State Silicon Integrated Circuit Technology Wuxi Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Silicon Integrated Circuit Technology Wuxi Co ltd filed Critical State Silicon Integrated Circuit Technology Wuxi Co ltd
Priority to CN202110339245.7A priority Critical patent/CN113014077B/zh
Publication of CN113014077A publication Critical patent/CN113014077A/zh
Application granted granted Critical
Publication of CN113014077B publication Critical patent/CN113014077B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

一种高压PN桥栅驱动电路，利用稳压电路将电源电压降低给输入级电路供电，采用电平转换电路将输入级的信号转换为可以驱动高压薄栅氧PMOS管的电压，利用电阻分压的方式判断输出电压与设定电压之间的关系，当用于驱动功率PMOS管时，PMOS管的栅驱动电路输出电压低于设定值时，使得驱动管NMOS管的电流能力降低甚至关断，从而使得输出电压抬升，并动态地稳定在设定值附近；同理当用于驱动功率NMOS管时，使得输出电压抬升并动态地稳定在设定值附近，设定值可以是GND～VCC之间的任意值，且由电阻比例和MOS管的阈值电压决定。本发明电路结构复杂度降低，功耗降低，有利于提高驱动芯片集成度，减少成本。

Description

一种高压PN桥栅驱动电路
技术领域
本发明属于中高压功率集成电路技术领域，涉及中高压电机驱动控制技术，为一种高压PN桥栅驱动电路。
背景技术
中、高压电机驱动中通常采用PMOS管和NMOS管组合形成的桥式结构来驱动，学术界和产业界称该桥为PN桥。在低压应用中，反相器就是最简单的PN桥，其驱动方式也非常简单，可以直接用TTL逻辑的“0”和“1”电平电压来直接驱动PN桥。为了防止PN桥开关切换瞬间的直通损耗，通常会将PN桥中的PMOS管和NMOS管分开驱动，利用零电压切换技术来降低系统的损耗。典型的应用电路如图1所示，包括MCU、PN桥驱动、功率PMOS管和功率NMOS管以及负载电机。MCU的供电采用5V或者3.3V，输出两路信号分别控制PN桥驱动芯片的两个输入端HIN和LIN，PN桥与驱动芯片共用一个电源VM，三个PN桥即可用于驱动三相无刷直流电机。当VM的电压值较低时，PN桥驱动芯片的两个输出端HO和LO的输出电压范围均为GND至VM，随着VM电压等级的提升，GND至VM的电压差大于甚至远大于功率PMOS管和功率NMOS管的栅-源击穿电压。如图2所示，为了保证系统正常运行，需要保证功率PMOS管的驱动电压范围是(VM-VDRV)至VM之间，而功率NMOS管的驱动电压范围为GND至VDRV之间，这里的VDRV代表的是最佳驱动电压值。
为了解决上述问题，传统的对功率NMOS管的驱动方式如图3所示，包括稳压电路1、稳压电路2、Buffer1、电平移位电路和Buffer2。稳压电路1将VM的电压降低到VREG1(约5V左右)为输入级Buffer1供电，以满足输出电压兼容TTL电平的要求。稳压电路2的作用是将VM的电压降低到最适合功率NMOS的驱动电压值VREG2，用该电压为电平移位电路和驱动级Buffer2供电。输入信号经过输入级Buffer1进入驱动电路，经过电平移位电路将输入信号的范围变为0～VREG2之间。这里的VREG2即等于图2中的VDRV的值。传统功率PMOS管的驱动方式如图4所示，包括稳压电路1、稳压电路2、Buffer3、电平移位电路和Buffer4。稳压电路1将VM的电压降低到VREG3(约5V左右)，为输入级Buffer3供电，以满足输出电压兼容TTL电平的要求。稳压电路2的作用是将VM的电压降低到最适合功率NMOS的驱动电压值VREG4，用该电压为电平移位电路和驱动级Buffer2提供逻辑地电位。输入信号经过输入级Buffer3进入驱动电路，经过电平移位电路将输入信号的范围变为VREG2～VM之间。这里的VREG4即等于图2中的(VM-VDRV)的值。
上述传统对功率PMOS管和功率NMOS管驱动的电路存在两个缺点：第一，整体PMOS+NMOS驱动电路需要三个稳压电路，一个给输入级供电，第二个给NMOS管输出级供电源，第三个给PMOS管驱动电路输出级供参考地，集成电路中高压LDO因需要数个高压器件，其规模远大于低压LDO的规模，这增加了电路的复杂度，且增加了芯片的面积，增加了芯片的成本；第二，目前标准的小尺寸BCD工艺中多采用统一的薄栅氧器件，其栅-源耐压很低(栅源击穿电压一般不超过6V)。而传统的驱动方案必须采用中压器件才能正常工作，无法满足当下驱动电路的高集成度发展目标要求。
发明内容
针对传统PN桥驱动电路结构复杂，无法在薄栅氧器件工艺中实现的问题，本发明提出了一种新型PN桥驱动电路，既可以减少LDO的数量，又可以在小尺寸薄栅氧BCD工艺中实现。
为了实现上述发明目的，本发明采用的技术方案为：
一种高压PN桥栅驱动电路，用于驱动PN桥，驱动电路包括输入级电路、稳压电路、电平转换电路、栅压控制电路、I-V转换电路、输出电压检测电路、第一功率器件PMOS管和第二功率器件NMOS管，稳压电路连接在VCC与输入级电路之间，为输入级电路稳压供电，输入级电路的输入端为驱动电路的输入端，输入级电路分别输出至第一功率器件PMOS管和第二功率器件NMOS管，其中输入级电路对第一功率器件PMOS管输出时先通过电平转换电路进行电压转换，用于满足第一功率器件PMOS管的栅极驱动条件；根据所要驱动的PN桥功率器件，选择对第一功率器件PMOS管和/或第二功率器件NMOS管设置栅压控制电路，驱动电路的输出经输出电压检测电路和I-V转换电路后，输入栅压控制电路，调节第一功率器件PMOS管和/或第二功率器件NMOS管的栅压。
进一步的，输出电压检测电路由分压电阻与功率器件组成，驱动电路的输出电压为GND～VCC之间的任意值，由输出电压检测电路的检测阈值决定。
进一步的，所述驱动电路及PN桥中采用的所有金属氧化物半导体场效应管为厚栅氧器件或薄栅氧器件。
进一步的，所述驱动电路的形式包括三种：1)对第一功率器件PMOS管和第二功率器件NMOS管均设置栅压控制电路，通过输出电压检测值设定驱动PN桥的功率PMOS管或功率NMOS管；2)仅对第一功率器件PMOS管设置栅压控制电路，驱动PN桥的NMOS管；3)仅对第二功率器件PMOS管设置栅压控制电路，驱动PN桥的PMOS管。
本发明利用稳压电路将电源电压VCC降低给输入级电路供电，采用电平转换电路将输入级电路的信号转换为可以驱动高压薄栅氧PMOS管的电压，输出电压检测电路利用电阻分压的方式判断驱动电路的输出电压与设定电压之间的关系，当用于驱动PN桥的功率PMOS管时，如检测到功率PMOS管的栅驱动电路电压低于设定值，使得驱动电路中第二功率器件NMOS管的电流能力降低甚至关断，从而使得输出电压抬升，并动态地稳定在设定值附近；当用于驱动PN桥的功率NMOS管时，如功率NMOS管栅驱动电路的电压高于设定值，使得驱动电路中第一功率器件PMOS管的电流能力下降甚至关断，从而使得输出电压降低，并动态地稳定在设定值附近。设定值可以是GND～VCC之间的任意值，由输出电压检测电路的检测阈值，即电阻比例和功率器件的阈值电压决定。
本发明采用上述技术方案，具有以下优点和显著效果：
1、电路结构复杂度明显降低，本发明仅需要1个稳压电路即可实现栅驱动电路的供电要求，静态功耗显著降低，版图尺寸减少。本发明与传统驱动结构都有一个稳压电路，目的是为了降低输入级的电源电压，使得输入级电路的阈值兼容MCU的输出电压；对于传统驱动电路来说，如果是驱动PN桥高侧负载高压PMOS管，考虑其栅极的电压耐受能力输出电压必须在VCC-10V到VCC之间(VCC高达40V～60V)，那么这个VCC-10V就必须要其他稳压电路产生，如果是驱动PN桥低侧负载高压NMOS管，那么输出电压范围必须控制在0到10V之间，否则负载高压器件会栅极击穿，那么这个10V的电压又必须要一个稳压电源来实现。本发明设计的驱动电路，通过第一第二功率器件、栅压控制电路、I-V转换电路和输出电压检测电路的结构，对驱动电路输出电压通过检测自适应调节对所要驱动的功率MOS器件的栅压，从而达到控制电压的目的。
2、本发明栅驱动电路中的所有MOS器件，包括高压MOS器件均可以采用薄栅氧器件来实现，极大地提升了电路的适用范围，使得驱动芯片的集成度显著提高，并且使得芯片制作时版次减少，减少了额外的成本。薄栅氧器件的栅极工作不超过5.5V，超过此值，器件性能将出现异常甚至损坏，厚栅氧器件的栅极耐压很高，工作电压可以达到15V以上。本发明的电路通过信号电平的转换以及电平转换电路中的一些钳位器件，使得电路即使在高达40V的电源电压下，各个MOS器件的栅-源压差绝对值不超过5.5V，高压均承载在高压器件的漏-源两端。输出电压是通过检测电路而自适应调节的。
3、本发明设计的电路，对PN桥的功率NMOS管的高电平驱动电压以及功率PMOS管的低电平驱动电压可以在GND～VCC之间的任意值，且可以通过改变输出电压检测电路的电阻比值来调节。
附图说明
图1为高压PN桥驱动的典型应用电路。
图2为高压PN桥驱动芯片的输入输出信号要求。
图3为传统高压PN桥低侧NMOS管栅驱动电路。
图4为传统高压PN桥高侧PMOS管栅驱动电路。
图5为本发明的高压PN桥栅驱动电路。
图6为本发明的高压PN桥低侧NMOS管栅驱动电路。
图7为本发明的高压PN桥低侧NMOS管栅驱动电路的一个具体实施例。
图8为本发明的高压PN桥高侧PMOS管栅驱动电路。
图9为本发明的高压PN桥高侧PMOS管栅驱动电路的一个具体实施例。
图10为本发明的稳压电路的一种实施例。
图11为本发明的电平转换电路的一种实施例。
图12为本发明的电平转换电路的另一种实施例。
图13为本发明的对应图7电路的I-V转换电路的一种实施例。
图14为本发明的对应图9电路的I-V转换电路的一种实施例。
图15为本发明的对应图9电路的I-V转换电路的另一种实施例。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明提供一种高压PN桥栅驱动电路，用于驱动PN桥，PN桥包括高侧负载高压PMOS管和低侧负载高压NMOS管，驱动电路包括输入级电路、稳压电路、电平转换电路、栅压控制电路、I-V转换电路、输出电压检测电路、第一功率器件PMOS管和第二功率器件NMOS管，稳压电路连接在VCC与输入级电路之间，为输入级电路稳压供电，输入级电路的输入端为驱动电路的输入端，输入级电路分别输出至第一功率器件PMOS管和第二功率器件NMOS管，其中输入级电路对第一功率器件PMOS管输出时先通过电平转换电路进行电压转换，用于满足第一功率器件PMOS管的栅极驱动条件；根据所要驱动的PN桥功率器件，选择对第一功率器件PMOS管和/或第二功率器件NMOS管设置栅压控制电路，驱动电路的输出经输出电压检测电路和I-V转换电路后，输入栅压控制电路，调节第一功率器件PMOS管和/或第二功率器件NMOS管的栅压。其中，输出电压检测电路由分压电阻与功率器件组成，驱动电路的输出电压为GND～VCC之间的任意值，由输出电压检测电路的检测阈值决定。
本发明驱动电路的具体实施形式包括三种：1)对第一功率器件PMOS管和第二功率器件NMOS管均设置栅压控制电路，通过输出电压检测值设定驱动PN桥的功率PMOS管或功率NMOS管；2)仅对第一功率器件PMOS管设置栅压控制电路，驱动PN桥的NMOS管；3)仅对第二功率器件PMOS管设置栅压控制电路，驱动PN桥的PMOS管。
如图5，驱动电路既可以驱动PN桥高侧负载高压PMOS管，也用于可以驱动PN桥低侧负载高压NMOS管，根据输出电压检测值来设定，驱动电路包括输入级电路、稳压电路、电平转换电路、第一栅压控制电路、第二栅压控制电路、I-V转换电路和输出电压检测电路，输入级电路的输出一路经电平转换电路、第一栅压控制电路连接至第一功率器件PMOS管，另一路经第二栅压控制电路连接至第二功率器件NMOS管，驱动电路的输出经输出电压检测电路输入I-V转换电路，I-V转换电路分别输出至第一栅压控制电路和第二栅压控制电路。如图6，驱动电路仅用于驱动PN桥低侧负载高压NMOS管，驱动电路包括输入级电路、稳压电路、电平转换电路、第一栅压控制电路、I-V转换电路和输出电压检测电路，输入级电路的输出一路经电平转换电路、第一栅压控制电路连接至第一功率器件PMOS管，另一路输出至第二功率器件NMOS管，驱动电路的输出经输出电压检测电路输入I-V转换电路，I-V转换电路输出至第一栅压控制电路。如图8，驱动电路仅用于驱动PN桥高侧负载高压PMOS管，驱动电路包括输入级电路、稳压电路、电平转换电路、第二栅压控制电路、I-V转换电路和输出电压检测电路，其中输入级电路的输出一路经电平转换电路连接至第一功率器件PMOS管，另一路经第二栅压控制电路连接至第二功率器件NMOS管，驱动电路的输出经输出电压检测电路输入I-V转换电路，I-V转换电路输出至第二栅压控制电路。图5、6、8中，IN对应LIN或HIN，都表示输入，OUT对应HO或LO，都表示输出，图6中LIN-LO通道是用于驱动PN桥中的NMOS管，图8中HIN-HO通道用于驱动PN桥中的PMOS管。为了节省芯片面积，在确定所要驱动的PN桥的MOS管类型情况下，一般直接采用图6或图8的电路。
图7为本发明用于驱动PN桥的低侧功率NMOS管的栅驱动电路具体实施例，包括缓冲器Buffer和反相器INV1组成的输入级电路、稳压电路、电平转换电路、I-V转换电路、第一功率器件PMOS管P1、PMOS管P2构成的栅压控制电路、NMOS管N1和电阻R1至R2构成的输出电压检测电路、以及第二功率器件NMOS管N2。稳压电路的逻辑电流源和逻辑地分别连接至VCC和GND端，稳压电路的输出端连接至缓冲器Buffer和反相器INV1的逻辑电源端。缓冲器Buffer和反相器INV1的逻辑地端与GND相连，缓冲器Buffer的输入端连接至低侧通道的输入信号LIN，缓冲器Buffer输出端连接至反相器INV1以及电平转换电路的输入端，反相器INV1的输出端连接至NMOS管N2的栅极。电平转换电路的逻辑电源和逻辑地分别连接至VCC和GND端，其输出端连接至PMOS管P2的栅极。PMOS管P1和P2的源极连接至电源VCC端，PMOS管P2的漏极链接至PMOS管P1的栅极，并与I-V转换电路的输出端互连。I-V转换电路内部供电分为两部分，分别与稳压电路的输出端和VCC相连接，其逻辑地与GND相连接，I-V转换电路的输入端与NMOS管N1的漏极相连，NMOS管N1和N2的源极与GND相连接，NMOS管N2的漏极与PMOS管P1的漏极、电阻R1的一端相互连于输出端口LO。电阻R1的另一端与NMOS管N1的栅极以及电阻R2的一端相互连，电阻R2的另一端连接至GND端。
图7中稳压电路的作用是将VCC的电压降低至VREG后，为输入级Buffer和反相器INV1供电，VREG是输入级电路的工作电压，通常为5V。输入级可以兼容3.3V和5V的电平输入，以兼容市面上绝大多数MCU，Buffer和INV1中主要采用低栅压，低漏源电压的小尺寸器件实现。稳压电路的一种实施例如图10所示，包括运算放大器AMP1、NMOS管N3，电阻R3和R4，其中运算放大器AMP1的正向输入端连接至基准电压VREF，R3的一端与R4的一端相连并于运算放大器AMP1的反相输入端互连。运算放大器AMP1的输出端与NMOS管N3的栅极互连。NMOS管源极与电源电压VCC相连，NMOS管N3的漏极与电阻R3的另外一端互连作为稳压电路的输出端VREG，电阻R4的另外一端与芯片地GND相连。
图7中，电平转换电路的作用是将0至VREG电压域的信号转换到(VCC-5V)至VCC的电压域，以满足PMOS管P2为薄栅氧器件时的栅极驱动条件，电平转换电路的一种具体实施方式如图11所示，包括电阻R5、齐纳二极管ZD1和高压NMOS管N4。电阻R5的一端与齐纳二极管的正极和高压NMOS管N4的漏极相连于输出OUT端，电阻R5的另一端与齐纳二极管的阴极相互连于电源电压VCC。高压NMOS管N4的栅极为电平转换电路的输入端，其源极与芯片地GND相连接，其中齐纳二极管的作用是钳位OUT电压不低于VCC-VZD，进而保护第一功率器件或者栅压控制器件的栅极，VZD是齐纳二极管的击穿电压，此处也可以采用其他方法，例如栅漏短接的MOS管等。
图7中，电平转换电路的第二种具体实施例如图12所示，包括脉冲产生电路、PMOS管P3、NMOS管N5和N6以及电流源I1和I2，其中PMOS管的源极与电源电压VCC相连，其栅极与漏极互连并与NMOS管N5的漏极互连于输出端OUT端，NMOS管N5的输入端与脉冲产生电路的输入端相互连于电路的输入端IN端，NMOS管N5的源极和NMOS管N6的漏极相互连，并连接于电流源I2的输入端。电流源I2的输出端和电流源I1的输出端相连于GND端。脉冲产生电路的输出端与NMOS管N6的栅极互连。NMOS管N6的源极与电流源I1的输入端相互连，其中栅漏短接的PMOS管P3既起到了负载的作用，同时也起到了钳位输出电压的作用。图11和图12所示两种实现方式，图11的第一种实施方式是比较传统的电平移位方式，而图12的第二种实施方式的电平移位的静态电流较第一种电平移位小。
图7中，I-V转换电路的作用是动态地调节第一功率器件PMOS管P1的栅压，随着LO由低电平转变到高电平，当LO达到设定值时，NMOS管N1会开启，并且LO值越大，NMOS管N1的漏极电流越大，该电流经过I-V转换电路后，转换成PMOS管P1的栅极电压，且电流越大，PMOS管P1的栅极电压越大，降低P1管的导通电流甚至将PMOS管P1关闭来避免LO的电压过高。当LO的电压略低时，I-V转换电路会降低其输出电压，使得PMOS管P1开启，该动态平衡状态使得输出电压LO维持在预设定的电压。I-V转换电路的一种具体实施例如图13所示，包括电阻R5至R7，NMOS管N7，其中，电阻R6的一端和R7的一端相互连并于NMOS管N7的栅极相互连于输入端IN端，NMOS管N7的源极与电阻R7的另一端相互连于芯片地GND端，电阻R6的另一端与稳压电源的输出电压VREG相连，NMOS管N7的漏极与电阻R5的一端想互连于OUT端，电阻R5的另一端与芯片供电电压VCC相连。
图7中，当输入信号为低电平时，INV1输出高电平使得图7中NMOS管N2开启，PMOS管P2关断，I-V转换电路中的上拉电阻使得PMOS管P1处于关断状态，LO保持低电平值。当输出信号为高电平时，NMOS管N2关断，PMOS管P2和PMOS管P1开启，进入上述动态平衡状态，LO的电压值达到预设值。值得注意的是LO输出电压的高电平值可以是GND～VCC之间的任意值，且由R1和R2的比值及NMOS管N1的阈值电压决定。
图9为本发明用于驱动PN桥的高侧功率PMOS管的栅驱动电路具体实施例，包括缓冲器Buffer5和反相器INV2组成的输入级电路、稳压电路、电平转换电路、I-V转换电路、第一功率器件PMOS管P5、NMOS管N9形成的栅压控制电路、第二功率器件NMOS管N8、PMOS管P6和电阻R14至R15组成的输出电压检测电路。稳压电路的逻辑电流源和逻辑地分别连接至VCC和GND端，稳压电路的输出端连接至缓冲器Buffer5和反相器INV2的逻辑电源端。缓冲器Buffer5和反相器INV2的逻辑地端与GND相连，缓冲器Buffer5的输入端连接至高侧通道的输入信号HIN，缓冲器Buffer5的输出端连接至反相器INV2以及电平转换电路的输入端，反相器INV2的输出端与NMOS管N9的栅极相互连。电平转换电路的逻辑电源和逻辑地分别连接至VCC和GND端，其输出端连接至PMOS管P5的栅极。PMOS管P5和P6的源极连接至电源VCC端，NMOS管N9的漏极连接至NMOS管N8的栅极，并与I-V转换电路的输出端互连。I-V转换电路的逻辑电源和逻辑地分别要与稳压电路的输出端和GND相连接，I-V转换电路的输入端与PMOS管P6的漏极相连，NMOS管N8和N9的源极与GND相连接，PMOS管P5的漏极与NMOS管N8的漏极、电阻R15的一端相互连，作为输出端口HO。电阻R15的另一端与PMOS管P6的栅极以及电阻R14的一端相互连，电阻R14的另一端连接至VCC端。
图9中，稳压电路的作用是将VCC的电压降低至VREG(通常为5V)后，为输入级Buffer和反相器INV1供电，输入级可以兼容3.3V和5V的电平输入，以兼容市面上绝大多数MCU，Buffer和INV1中主要采用低栅压，低漏源电压的小尺寸器件实现。这里稳压电路的实施例同样如图10所示。
图9中，电平转换电路的作用是将0至VREG电压域的信号转换到(VCC-5V)至VCC的电压域，以满足PMOS管P2采用薄栅氧器件时的栅极驱动条件，电平转换电路的一种具体实施方式同样如图11所示，第二种具体实施例如图12所示。
图9中，I-V转换电路的作用是动态地调节驱动管N8的栅压，随着HO由高电平转变到低电平，当HO达到设定值时，PMOS管P6会开启，并且HO值越小，PMOS管P6的漏极电流越大，该电流经过I-V转换电路后，转换成NMOS管N8的栅极电压，且电流越大，NMOS管N8的栅极电压越小，降低NMOS管N8的导通电流甚至将NMOS管N8关闭来避免HO的电压过低。当HO的电压略高时，I-V转换电路会升高其输出电压，使得NMOS管N8弱开启，该动态平衡状态使得HO输出电压维持在预设定的电压。I-V转换电路的第一种具体实施例如图14所示，包括电阻R8至R11，PMOS管P4，其中电阻R8的一端和R9的一端相互连于输入信号IN端。R8的另一端与PMOS管P4的源极相互连并于稳压电路的输出电压VREG相连。电阻R9的另一端与电阻R10的一端相连并于PMOS管P4的栅极向互连。PMOS管P4的漏极与电阻R11的一端相互连，并连接到模块的输出端。电阻R10的另一端和电阻R11的另一端相互连并与芯片的地相连。I-V转换电路的第二种具体实施例如图15所示，包括电阻R12至R15和NMOS管N7，其中，电阻R12的一端和电阻R11的一端相互连于输入信号IN端，电阻R12的另一端与电阻R15的一端相互连并连接至稳压电路的输出电压VREG，电阻R13的另一端与电阻R14的一端相互连，并与NMOS管N7的栅极相互连。电阻R15的另外一端与NMOS管N7的漏极相互连并连接至电路的输出OUT端，电阻R14的另一端与NMOS管N7的源极相互连并连接与芯片的地GND端。
图9中，当输入信号为低电平时，INV2输出高电平使得图9中NMOS管N9开启，NMOS管N8关断，HO保持高电平值。当输出信号为高电平时N9关断，N8开启，进入上述动态平衡状态，HO的电压值达到预设值。值得注意的是HO输出电压的低电平值可以是GND～VCC之间的任意值，且由R14和R15的比值及PMOS管P6的阈值电压决定。
前面分别具体说明了固定对PN桥高压PMOS管驱动或高压NMOS管驱动的实施例，两者的I-V转换电路不同之处在于输出电压的范围不同，否则与之相连接的MOS器件的栅极可能损坏。对于图5所示的既可以驱动高压PMOS管，也可以驱动高压NMOS管的电路，其中输出电压检测电路为图7和图9两种检测电路的综合，只是电阻比例根据实际应用对象作相应调整，图5中的I-V转换电路也是两种固定驱动功率MOS管的综合，其他电路部分的具体实施可参考图7和图9的对应电路部分。
本发明驱动电路及PN桥中采用的所有金属氧化物半导体场效应管可以为厚栅氧器件或薄栅氧器件。驱动电路通过集成电路实现，相比现有驱动电路可以减少版图尺寸，有利于芯片制造。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种高压PN桥栅驱动电路，用于驱动PN桥，其特征在于：驱动电路包括输入级电路、稳压电路、电平转换电路、栅压控制电路、I-V转换电路、输出电压检测电路、第一功率器件PMOS管和第二功率器件NMOS管，稳压电路连接在VCC与输入级电路之间，为输入级电路稳压供电，输入级电路的输入端为驱动电路的输入端，输入级电路分别输出至第一功率器件PMOS管和第二功率器件NMOS管，其中输入级电路对第一功率器件PMOS管输出时先通过电平转换电路进行电压转换，用于满足第一功率器件PMOS管的栅极驱动条件；根据所要驱动的PN桥功率器件，选择对第一功率器件PMOS管和/或第二功率器件NMOS管设置栅压控制电路，驱动电路的输出经输出电压检测电路和I-V转换电路后，输入栅压控制电路，调节第一功率器件PMOS管和/或第二功率器件NMOS管的栅压；
其中，栅压控制电路由PMOS管或者NMOS管构成，PMOS管或者NMOS管的漏极对应连接第一功率器件 PMOS或者第二功率器件NMOS的栅极，源极接VCC或地，栅极接输入级电路的输出端；输出电压检测电路由分压电阻与功率器件组成，驱动电路的输出电压为GND~VCC之间的任意值，由输出电压检测电路的检测阈值决定。
2.根据权利要求1所述的一种高压PN桥栅驱动电路，其特征在于：所述驱动电路及PN桥中采用的所有金属氧化物半导体场效应管为厚栅氧器件或薄栅氧器件。
3.根据权利要求1或2所述的一种高压PN桥栅驱动电路，其特征在于：所述驱动电路的形式包括三种：1）对第一功率器件PMOS管和第二功率器件NMOS管均设置栅压控制电路，通过输出电压检测值设定驱动PN桥的功率PMOS管或功率NMOS管；2）仅对第一功率器件PMOS管设置栅压控制电路，驱动PN桥的NMOS管；3）仅对第二功率器件N MOS管设置栅压控制电路，驱动PN桥的PMOS管。
4.根据权利要求3所述的一种高压PN桥栅驱动电路，其特征在于：第1）种驱动电路具体为：包括输入级电路、稳压电路、电平转换电路、第一栅压控制电路、第二栅压控制电路、I-V转换电路和输出电压检测电路，输入级电路的输出一路经电平转换电路、第一栅压控制电路连接至第一功率器件PMOS管，另一路经第二栅压控制电路连接至第二功率器件NMOS管，PN桥的输出经输出电压检测电路输入I-V转换电路，I-V转换电路分别输出至第一栅压控制电路和第二栅压控制电路。
5.根据权利要求3所述的一种高压PN桥栅驱动电路，其特征在于：第2）种驱动电路具体为：包括输入级电路、稳压电路、电平转换电路、第一栅压控制电路、I-V转换电路和输出电压检测电路，输入级电路的输出一路经电平转换电路、第一栅压控制电路连接至第一功率器件PMOS管，另一路输出至第二功率器件NMOS管，PN桥的输出经输出电压检测电路输入I-V转换电路，I-V转换电路输出至第一栅压控制电路。
6.根据权利要求3所述的一种高压PN桥栅驱动电路，其特征在于：第3）种驱动电路具体为：包括输入级电路、稳压电路、电平转换电路、第二栅压控制电路、I-V转换电路和输出电压检测电路，其中输入级电路的输出一路经电平转换电路连接至第一功率器件PMOS管，另一路经第二栅压控制电路连接至第二功率器件NMOS管，PN桥的输出经输出电压检测电路输入I-V转换电路，I-V转换电路输出至第二栅压控制电路。
CN202110339245.7A 2021-03-30 2021-03-30 一种高压pn桥栅驱动电路 Active CN113014077B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110339245.7A CN113014077B (zh) 2021-03-30 2021-03-30 一种高压pn桥栅驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110339245.7A CN113014077B (zh) 2021-03-30 2021-03-30 一种高压pn桥栅驱动电路

Publications (2)

Publication Number Publication Date
CN113014077A CN113014077A (zh) 2021-06-22
CN113014077B true CN113014077B (zh) 2022-06-28

Family

ID=76409208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110339245.7A Active CN113014077B (zh) 2021-03-30 2021-03-30 一种高压pn桥栅驱动电路

Country Status (1)

Country Link
CN (1) CN113014077B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114448215A (zh) * 2022-01-25 2022-05-06 深圳市诚芯微科技股份有限公司 一种功率管驱动电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022776A (zh) * 2014-06-27 2014-09-03 东南大学 一种半桥驱动电路中的自举二极管仿真电路
CN105811960A (zh) * 2016-03-03 2016-07-27 电子科技大学 一种用于薄栅氧mos管的电平位移电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012171938A2 (en) * 2011-06-14 2012-12-20 Merus Audio Aps Power transistor gate driver
CN102904220B (zh) * 2012-11-07 2015-05-06 东南大学 高压半桥驱动芯片的欠压保护方法及高压半桥电路
US20150091539A1 (en) * 2013-10-02 2015-04-02 Infineon Technologies Autria AG Half-bridge gate driver control
CN104038209B (zh) * 2014-06-19 2017-02-01 电子科技大学 一种电平位移电路
EP3219010B1 (en) * 2014-11-11 2020-07-08 Maschinenfabrik Reinhausen GmbH Resistor emulation and gate boost
CN204361895U (zh) * 2014-12-02 2015-05-27 无锡市南长区科技创业服务中心 驱动稳压器
CN108768145B (zh) * 2018-05-25 2019-07-02 电子科技大学 适用于GaN功率开关器件的高速半桥栅驱动电路
US10673426B2 (en) * 2018-08-08 2020-06-02 University Of Electronic Science And Technology Of China Switch bootstrap charging circuit suitable for gate drive circuit of GaN power device
CN109951060B (zh) * 2019-03-29 2020-09-22 西北工业大学 高压半桥驱动电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022776A (zh) * 2014-06-27 2014-09-03 东南大学 一种半桥驱动电路中的自举二极管仿真电路
CN105811960A (zh) * 2016-03-03 2016-07-27 电子科技大学 一种用于薄栅氧mos管的电平位移电路

Also Published As

Publication number Publication date
CN113014077A (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
US7061217B2 (en) Integrated power switching circuit
US8222846B2 (en) Output circuit
US8710878B2 (en) Output circuit
US7239182B2 (en) Predriver circuit
US8593211B2 (en) System and apparatus for driver circuit for protection of gates of GaN FETs
US20100141304A1 (en) Drive circuit for power element
US6940317B2 (en) Level-shifter circuit properly operable with low voltage input
US7969191B2 (en) Low-swing CMOS input circuit
JP6370279B2 (ja) ブートストラップ補償回路およびパワーモジュール
US20210409020A1 (en) High voltage output circuit with low voltage devices using data dependent dynamic biasing
US20040032701A1 (en) Current limiting circuit and output circuit including the same
US7212033B2 (en) High speed transient immune differential level shifting device
CN115459578A (zh) 输出钳位保护模块、方法、芯片及驱动保护系统
EP2678941B1 (en) Driver circuit for a semiconductor power switch
CN113014077B (zh) 一种高压pn桥栅驱动电路
US20030155958A1 (en) Drive circuit
US10642306B1 (en) Gate driver circuit for reducing deadtime inefficiencies
JP2023063081A (ja) スイッチング回路、ｄｃ／ｄｃコンバータおよびその制御回路
KR0183489B1 (ko) 반도체 장치
US8183884B2 (en) Output driving device in semiconductor device
US5550486A (en) Circuit and method for providing a known logic state at insufficient supply voltage
EP3522374B1 (en) A switch circuit, corresponding device and method
JP3667288B2 (ja) インタフェースバッファ
TWI707528B (zh) 開關控制電路
US7138855B2 (en) Circuit arrangement for switching a current of and off without the occurrence of overcurrent

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant