CN101677240B - 一种绝缘栅双极型晶体管驱动电路 - Google Patents

Abstract

一种绝缘栅双极型晶体管驱动电路，该驱动电路包括变压器(1)，该变压器(1)的初级侧用于接收脉宽调制信号，其特征在于，该驱动电路还包括充放电模块(2)，所述变压器(1)的次级侧用于连接绝缘栅双极型晶体管的栅极，并且与充放电模块(2)的输入端连接，充放电模块(2)的输出端用于与绝缘栅双极型晶体管的栅极相连接，该充放电模块(2)用于接收所述变压器(1)的次级侧输出的脉宽调制信号，根据该脉宽调制信号对所述绝缘栅双极型晶体管进行充电或放电以使得所述绝缘栅双极型晶体管在导通前被预充电和在关断前被预放电。该驱动电路能有效抑制导通瞬时电流di/dt和关断瞬时电压dv/dt，以达到减小绝缘栅双极型晶体管的电应力的目的。

Description

一种绝缘栅双极型晶体管驱动电路

技术领域

本发明涉及一种绝缘栅双极型晶体管(IGBT)驱动电路。

背景技术

现在的绝缘栅双极型晶体管(以下称为IGBT)驱动电路一般是采用脉宽调制(PWM)信号来控制IGBT的导通与关断，这种驱动电路目前分为三种：光耦传输隔离驱动电路，这种驱动电路适用小容量的逆变器；脉冲变压器传输隔离驱动电路，这种驱动电路适用于大容量的逆变器，广泛运用到大容量的电动车上；还有一种是光纤传输隔离驱动电路，这种驱动电路比较好，但是成本太高，在实际应用中不常用。

在脉冲变压器传输隔离驱动电路中，由于传输的电压比较大，在IGBT每次导通时瞬时电流di/dt和关断时的瞬时电压dv/dt会非常大，使得IGBT的电应力也很大，会给IGBT带来冲击，加速其损耗。

发明内容

为克服上述问题，本发明的目的是提供一种IGBT驱动电路，该驱动电路能有效减小IGBT的电应力。

为实现上述目的，本发明提供一种绝缘栅双极型晶体管(IGBT)驱动电路，该驱动电路包括：变压器，该变压器的初级侧用于接收脉宽调制(PWM)信号，其中，该驱动电路还包括充放电模块，所述变压器的次级侧用于连接绝缘栅双极型晶体管的栅极，并且与充放电模块的输入端连接，充放电模块的输出端用于与绝缘栅双极型晶体管的栅极相连接，该充放电模块用于接收所述变压器的次级侧输出的PWM信号，并根据该PWM信号对所述绝缘栅双极型晶体管进行充电或放电以使得所述绝缘栅双极型晶体管在导通前被预充电和在关断前被预放电。

本发明提供的IGBT驱动电路，在接入PWM信号时，根据PWM信号控制IGBT的导通和关断，并且采用了充放电模块，所述充放电模块在PWM信号从0V上升到峰值电压(即使得IGBT导通的电压)之前对IGBT进行预充电，使得IGBT的结电容积累电荷，而IGBT在这过程之后才导通，这样在IGBT导通之前结电容就积累了电荷，有利于导通，并能有效抑制导通瞬时电流di/dt；所述充放电模块在PWM信号从峰值电压下降到0V(即使得IGBT关断的电压)之前对IGBT进行预放电，释放IGBT的结电容积累的电荷，从而在IGBT关断之前就释放了结电容积累的电荷，能有效抑制关断瞬时电压dv/dt，以达到减小IGBT的电应力的目的。

附图说明

图1是本发明提供的IGBT驱动电路的结构框图；

图2是本发明提供的充放电模块的电路结构示意图；

图3是本发明提供的尖脉冲产生模块的结构示意图；

图4是本发明提供的回复模块的结构示意图；

图5是本发明提供的窄脉冲抑制模块的结构示意图；

图6是本发明提供的死区插入模块的结构示意图；

图7是PWM波形、第一运算放大器输出信号的波形、第二运算放大器输出信号的波形、充电时序信号的波形以及放电时序信号的波形的时序图；

图8是应用于电动车电机的IGBT驱动电路的示意图。

具体实施方式

下面结合附图对本发明作进一步的描述。

如图1所示，本发明提供一种IGBT驱动电路，该驱动电路包括：变压器1，该变压器1的初级侧用于接收PWM信号，其中，该驱动电路还包括充放电模块2，所述变压器1的次级侧用于连接绝缘栅双极型晶体管的栅极，并且与充放电模块2的输入端连接，充放电模块2的输出端用于与绝缘栅双极型晶体管的栅极相连接，该充放电模块2用于接收所述变压器1的次级侧输出的PWM信号，根据该PWM信号对所述绝缘栅双极型晶体管进行充电或放电以使得所述绝缘栅双极型晶体管在导通前被预充电和在关断前被预放电。

其中，所述充放电模块2根据所述PWM信号生成充电时序信号和放电时序信号，并根据该充电时序信号和放电时序信号对所述绝缘栅双极型晶体管进行充电或放电，其中，在所述PWM信号的一个脉冲周期内，所述充电时序信号在PWM信号的电压从0V上升到峰值之前为有效电平，所述放电时序信号在所述PWM信号从峰值下降到0V之前为有效电平。一般采用高电平作为有效电平。

所述变压器1为本领域技术人员公知的脉冲变压器，所述变压器1的初级侧和次级侧的线圈匝数比可以为任意，优选为1∶1。

如图2所示，所述充放电模块2包括比较单元21、时序逻辑单元22、充电单元23和放电单元24，所述比较单元21的输入端与所述变压器1的次级侧连接，比较单元21的第一输出端和第二输出端分别与时序逻辑单元22的第一信号输入端和第二信号输入端连接，时序逻辑单元22的第一信号输出端和第二信号输出端分别与充电单元23和放电单元24的控制端连接。

其中，所述比较单元21用于接收所述变压器1的次级侧输出的PWM信号，将该PWM信号的电压与设定的第一电压和第二电压进行比较，根据比较结果输出触发信号，其中0V＜第一电压＜第二电压＜PWM信号的峰值电压。所述第一电压和第二电压介于使IGBT关断的有效电压(即0V)和使IGBT导通的有效电压(即PWM信号的峰值电压)之间。

其中，所述比较单元21可以采用本领域人员公知的比较电路，例如如图2所示，所述比较单元21包括第一运算放大器211、第一电阻212、第一稳压管213、第一二极管214、第二运算放大器215、第二电阻216、第二稳压管217和第二二极管218，所述第一运算放大器211的正相输入端、第二运算放大器215的正相输入端均与变压器1的次级侧连接，用于从所述变压器1的次级侧接收PWM信号，第一运算放大器211和第二运算放大器215的反相输入端分别通过第一电阻212和第二电阻216输入一正电压，并分别与第一稳压管213和第二稳压管217的阴极连接，所述第一稳压管213和第二稳压管217的阳极接地，所述第一运算放大器211和第二运算放大器215的输出端分别接第一二极管214和第二二极管218的阳极，第一二极管214和第二二极管218的阴极分别连接到所述时序逻辑单元22的第一信号输入端和第二信号输入端。

更具体地说，当PWM信号从第一运算放大器211和第二运算放大器215的正相输入端输入时，对PWM信号的每一个脉冲，在该脉冲从0上升到峰值以及由峰值下降到0的整个过程中，如果输入的电压大于第一稳压管213的击穿后的端电压(以下简称端电压)(即第一电压)，则第一运算放大器211的输出端输出高电平，如果输入的电压低于第一稳压管213的端电压，则第一运算放大器211的输出端输出低电平；对于第二稳压管217和第二运算放大器215也具有与第一稳压管213和第一运算放大器211相同的原理，不多做描述。第一稳压管213和第二稳压管217的端电压(即第一电压和第二电压)被设置为不同，第一稳压管213端电压小于第二稳压管217，例如，PWM信号高电平为15v，第一稳压管213的端电压为5v，第二稳压管217的端电压为14v，则在输入PWM信号后得到第一运算放大器211的输出端和第二运算放大器215的输出端输出的信号的时序波形如图7所示，波形A是PWM信号的波形，黑点处例如分别为5v和14v电压，波形B是第一运算放大器211输出端输出的信号的波形，波形C是第二运算放大器215输出端输出的信号的波形。根据不同的IGBT导通电压和关断电压的不同以及需要对其充放电的时间的不同，所述第一稳压管213和第二稳压管217的端电压可以在0到PWM信号高电平的电压之间设置。

所述第一稳压管213和第二稳压管217可以是齐纳二极管。

所述时序逻辑单元22用于接收所述触发信号，根据该触发信号中的上升沿生成所述充电时序信号，根据下降沿生成所述放电时序信号，并分别通过第一信号输出端和第二信号输出端输出。

所述时序逻辑单元22根据第一运算放大器211输出的信号和第二运算放大器215输出的信号来在特定的时间段分别使第一信号输出端和第二信号输出端输出信号。也就是说，如图7所示，在PWM信号的一个脉冲周期中，从第一运算放大器211输出的信号(波形B)由低电平变到高电平的时刻t1起到第二运算放大器215输出的信号由低电平变到高电平的时刻t2所经过的时间段，所述第一信号输出端输出有效信号(高电平信号)；从第二运算放大器215输出的信号由高电平变到低电平的时刻t3起到第一运算放大器211输出的信号由高电平变到低电平的时刻t4所经过的时间段，所述第二信号输出端输出有效信号(高电平信号)。

所述时序逻辑单元22可以通过边沿触发器来实现上述功能，例如可以采用上升沿触发的触发器和下降沿触发的触发器进行结合来实现时序逻辑单元22，上升沿触发的触发器接收一个上升沿触发信号，其输出的信号翻转(即由高电平变到低电平或由低电平变到高电平)，下降沿触发的触发器具有类似功能，只是其触发信号是下降沿信号，这为本领域技术人员公知，不多做描述。

如图2所示，所述时序逻辑单元22还可以通过单片机221或其它的处理单元并结合相应的程序来实现，该时序逻辑单元22可以包括单片机221、第一非门电路222和第二非门电路223，所述单片机221的第一信号输入端和第二信号输入端分别接比较单元21的第一输出端和第二输出端以接收触发信号(例如所述第一二极管214和第二二极管218的阴极)，单片机221的两个信号输出端分别通过第一非门电路222和第二非门电路223接所述充电单元23和放电单元24的控制端。

为单片机221预先编程，使单片机221实现如下功能：在PWM信号的每一个脉冲周期期间，当单片机221的第一信号输入端接收到一个上升沿触发信号时，单片机221的其中一个信号输出端通过第一非门电路222输出有效信号(高电平信号)，当单片机221的第二信号输入端接收到一个上升沿触发信号时，通过第一非门电路222输出无效信号(即原输出的信号翻转，由高电平信号变为低电平信号)，通过第一非门电路222输出的信号即为充电时序信号，其波形如图7中的波形E所示；单片机221的第二信号输入端接收一个下降沿触发信号，单片机221的另一个信号输出端通过第二非门电路223输出有效信号(高电平信号)，单片机221的第一信号输入端再接收一个下降沿触发信号，通过第二非门电路223输出无效信号(即原输出的信号翻转，由高电平信号变为低电平信号)，通过第二非门电路223输出的信号即为放电时序信号，其波形如图7中的波形F所示。

优选情况下，单片机221可选为8脚单片机，例如P89LPC90x系列、PIC12C67X系列。如有需要，该单片机221可以接入晶体振荡器从而被提供时钟源。

所述充电单元23和放电单元24分别用于根据所述充电时序信号和放电时序信号对所述绝缘栅双极型晶体管进行充电和放电。

所述充电单元23包括第一开关管，放电单元24包括第二开关管，第一开关管和第二开关管的控制端分别与所述第一非门电路222和第二非门电路223的输出端相连接，第一开关管的输入端接入一正电压，其输出端接所述绝缘栅双极型晶体管的栅极，所述第二开关管的输入端接绝缘栅双极型晶体管的栅极，第二开关管的输出端接入一负电压(或接地)。

可以在所述第一开关管和第二开关管的控制端分别反向串接一稳压管，且该稳压管两端可以跨接一电阻，以起到稳定控制端的电压的作用；时序逻辑单元22的第一信号输出端和第二信号输出端(如第一非门电路222和第二非门电路223的输出端)分别通过上拉电阻接正电压。所述正电压和负电压可以分别通过直流稳压源来提供。

所述第一开关管和第二开关管可以是本领域技术人员公知的MOS管、继电器、三极管等，优选为MOS管；更优选的，第一开关管为N沟道MOS管，该N沟道MOS管的栅极、漏极和源极分别作为所述第一开关管的控制端、输入端和输出端；所述第二开关管为P沟道MOS管，该P沟道MOS管的栅极、漏极和源极分别作为所述第二开关管的控制端、输入端和输出端。

如图1所示，所述驱动电路还包括边沿尖脉冲产生模块3和回复模块4，边沿尖脉冲产生模块3的输出端接所述变压器1的初级侧，变压器1的次级侧接回复模块4的输入端，回复模块4的输出端接绝缘栅双极型晶体管的栅极和所述充放电模块2的输入端。该边沿尖脉冲产生模块3用于接收PWM信号，将PWM信号转变成尖脉冲信号，并将该尖脉冲信号输出到所述变压器1的初级侧；回复模块4用于将通过所述变压器1传输的经所述边沿尖脉冲产生模块3转变的尖脉冲信号回复成PWM信号并将该PWM信号输出到所述充放电模块2和绝缘栅双极型晶体管。

如图3所示，所述边沿尖脉冲产生模块3可以包括微分电路和绝对值电路34，所述微分电路包括第三运算放大器31、第三电阻32和第一电容33，所述第三运算放大器31的正相输入端接地，其负相输入端通过第一电容33接收PWM信号，并通过第三电阻32接第三运算放大器31的输出端，该输出端接所述绝对值电路34的输入端，绝对值电路34的输出端接所述变压器1的初级侧。

微分电路可以提取输入的PWM信号的上升边沿和下降边沿，将其转变成尖脉冲信号，绝对值电路34将使上升沿和下降沿同相，利用边沿尖脉冲产生模块3转变后的尖脉冲去驱动上升变压器1，可以缩短变压器1工作的时间，因此可以采用功率小的变压器1，相应地能减小变压器1的体积。

如图4所示，所述回复模块4包括触发器41和功率放大单元42，触发器41用于将所述变压器1输出的所述尖脉冲信号回复成PWM信号，并通过功率放大单元42放大后输出该PWM信号。变压器1次级侧输出的是尖脉冲信号，回复电路的触发器41可以将尖脉冲信号回复成PWM信号。触发器41可以采用双稳态触发器41，触发器41接收一个上升沿触发信号，其输出的信号就发生翻转(即高低电平翻转)，这样就能将尖脉冲信号整形成PWM信号，再通过功率放大单元42放大后输出。所述触发器41和功率放大单元42为本领域技术人员所公知，不多做描述。

在传统变压器1传输的过程中，小于500ns的脉冲几乎能量很小，通过变压器1传输失真后去驱动功率器件，功率器件很容易被损坏，因此有必要将这种窄脉冲抑制掉。一般的PWM信号中都混杂有这种脉冲，基于这一点，如图1所示，所述驱动电路还包括窄脉冲抑制模块5，窄脉冲抑制模块5的输出端与所述边沿尖脉冲产生模块3的输入端相连接，用于抑制PWM信号中的窄脉冲，该窄脉冲为小于500ns的脉冲。如图5所示，所述窄脉冲抑制模块5可以包括第四运算放大器51和RC网络52，第四运算放大器51的正相输入端接所述RC网络52并用于接收PWM信号，其负相输入端接地，第四运算放大器51的输出端通过所述第一电容33与所述第三运算放大器31的负相输入端连接。通过调节RC参数可以改变要抑制的脉冲宽度。所述RC网络52为本领域技术人员公知的RC滤波电路。

在IGBT的应用中，例如将IGBT应用到电动车的电机的控制电路中，电机的控制一般采用IGBT三相全桥电路，如图8所示，电机每一相所连接的上下桥臂的IGBT不能同时导通，为了保证每一相所连接的上下桥臂的IGBT错开导通与关断时间，必须在其中一个IGBT关断后延时一定的时间(死区时间)后另一个IGBT才导通，反之亦然。

为在应用中实现上述目的，如图1所示，上述驱动电路还包括死区插入模块6，该死区插入模块6用于接收PWM信号，并将对该信号插入死区时间后再输出，例如输出到窄脉冲抑制模块5的输入端。如图6所示，该死区插入模块6包括第五运算放大器61和延时电路，所述第五运算放大器61的正相输入端用于接收PWM信号，第五运算放大器61的输出端用于输出延时的PWM信号，所述延时电路包括第一与非门电路62、第一可调电阻63、第二电容64、第二与非门电路65、第二可调电阻66和第三电容67，第一与非门电路62的第一输入端用于接收输入的PWM信号，并连接第一可调电阻63的一端，第一可调电阻63的另一端接第一与非门电路62的第二输入端并通过第二电容64接地，第一与非门电路62的输出端接第二与非门电路65的第一输入端和第二可调电阻66的一端，第二可调电阻66的另一端接第二与非门电路65的第二输入端并通过第三电容67接地，第二与非门电路65的输出端接第五运算放大器61的负相输入端。死区插入是将同一桥臂上下桥驱动波形插入一定的延时，让上下桥中的一个IGBT先关断一定的时间再导通另一个IGBT，以避免同时导通的可能造成串通的危险，通过第一与非门电路62、第一可调电阻63和第二电容64可以将输入的PWM信号的上升延延时，通过第二与非门电路65、第二可调电阻66和第三电容67可以将输入的PWM信号的下降沿延时，以插入死区时间，且死区时间可调，可以通过调节第一可调电阻63和第二电容64以及第二可调电阻66和第三电容67来调节死区时间。这为本领域技术人员所公知，不再详细描述。

下面阐述本发明提供的IGBT驱动电路是如何减小导通时的di/dt和关断时的dv/dt的。

PWM信号传输到所述充放电模块2的第一运算放大器211和第二运算放大器215的正相输入端时，在每一个脉冲周期，由第一运算放大器211和第一稳压管213组成的比较器将输入的脉冲信号(如图7中波形A)的电压与第一稳压管213的端电压(第一电压)进行比较(例如5v)，如果大于该端电压，则第一运算放大器211通过第一二极管214输出高电平信号，如果小于端电压，则输出低电平信号，则第一运算放大器211通过第一二极管214输出的信号的波形如图7中波形B所示。同理，第二运算放大器215通过第二二极管218输出的信号的波形如图7中波形C所示(第二稳压管217端电压(第二电压)比第一稳压管213的大，例如是14v)。单片机221根据接收到的信号作出如下控制操作：在每一个脉冲周期中，单片机221在接收到信号的第一个上升沿(波形B上升沿)时，单片机221输出信号使第一开关管导通，从而给IGBT充电，单片机221在接收到第二个上升沿时(波形C的上升沿)，单片机221停止输出信号使第一开关管关断，停止给IGBT充电；单片机221在接收到信号的第一个下降沿(波形C的下降沿)时，单片机221输出信号使第二开关管导通，从而给IGBT放电，单片机221在接收到第二个下降沿时(波形B的下降沿)，单片机221停止输出信号使第二开关管关断，停止给IGBT放电。可以看出，调节第一稳压管213和第二稳压管217之间的端电压差，就能调节两个上升沿或下降沿之间的时间差，从而能调节充放电时间。因为第一稳压管213的端电压(第一电压)和第二稳压管217的端电压(第二电压)介于使IGBT关断的有效电压和使IGBT导通的有效电压之间，所以上述的充放电过程都是在开启或关断IGBT之前，因此能有效地抑制导通时的di/dt和关断时的dv/dt。

Claims (10)

1.一种绝缘栅双极型晶体管驱动电路，该驱动电路包括：

变压器(1)，该变压器(1)的初级侧用于接收脉宽调制信号，

其特征在于，该驱动电路还包括充放电模块(2)，所述变压器(1)的次级侧用于连接绝缘栅双极型晶体管的栅极，并且与充放电模块(2)的输入端连接，充放电模块(2)的输出端用于与绝缘栅双极型晶体管的栅极相连接，该充放电模块(2)用于接收所述变压器(1)的次级侧输出的脉宽调制信号，根据该脉宽调制信号对所述绝缘栅双极型晶体管进行充电或放电以使得所述绝缘栅双极型晶体管在导通前被预充电和在关断前被预放电。

2.根据权利要求1所述的驱动电路，其中，所述充放电模块(2)根据所述脉宽调制信号生成充电时序信号和放电时序信号，并根据该充电时序信号和放电时序信号对所述绝缘栅双极型晶体管进行充电或放电，其中，在所述脉宽调制信号的一个脉冲周期内，所述充电时序信号在脉宽调制信号的电压从0V上升到峰值之前为有效电平，所述放电时序信号在所述脉宽调制信号从峰值下降到0V之前为有效电平。

3.根据权利要求1所述的驱动电路，其中，所述充放电模块(2)包括比较单元(21)、时序逻辑单元(22)、充电单元(23)和放电单元(24)，所述比较单元(21)的输入端与所述变压器(1)的次级侧连接，比较单元(21)的第一输出端和第二输出端分别与时序逻辑单元(22)的第一信号输入端和第二信号输入端连接，时序逻辑单元(22)的第一信号输出端和第二信号输出端分别与充电单元(23)和放电单元(24)的控制端连接；

所述比较单元(21)用于接收所述变压器(1)的次级侧输出的脉宽调制信号，将该脉宽调制信号的电压与设定的第一电压和第二电压进行比较，根据比较结果输出触发信号，其中0V＜第一电压＜第二电压＜脉宽调制信号的峰值电压；

所述时序逻辑单元(22)用于接收所述触发信号，根据该触发信号中的上升沿生成所述充电时序信号，根据下降沿生成所述放电时序信号，并分别通过第一信号输出端和第二信号输出端输出；

所述充电单元(23)和放电单元(24)分别用于根据所述充电时序信号和放电时序信号对所述绝缘栅双极型晶体管进行充电和放电。

4.根据权利要求3所述的驱动电路，其中，所述比较单元(21)包括第一运算放大器(211)、第一电阻(212)、第一稳压管(213)、第一二极管(214)、第二运算放大器(215)、第二电阻(216)、第二稳压管(217)和第二二极管(218)，所述第一运算放大器(211)的正相输入端与第二运算放大器(215)的正相输入端连接，并与变压器(1)的次级侧连接，用于从所述变压器(1)的次级侧接收所述脉宽调制信号，第一运算放大器(211)和第二运算放大器(215)的反相输入端分别通过第一电阻(212)和第二电阻(216)输入一正电压，并分别与第一稳压管(213)和第二稳压管(217)的阴极连接，所述第一稳压管(213)和第二稳压管(217)的阳极接地，所述第一运算放大器(211)和第二运算放大器(215)的输出端分别接第一二极管(214)和第二二极管(218)的阳极，第一二极管(214)和第二二极管(218)的阴极分别连接到所述时序逻辑单元(22)的第一信号输入端和第二信号输入端。

5.根据权利要求4所述的驱动电路，其中，所述时序逻辑单元(22)包括单片机(221)、第一非门电路(222)和第二非门电路(223)，所述单片机(221)的第一信号输入端和第二信号输入端分别接所述第一二极管(214)和第二二极管(218)的阴极，单片机(221)的两个信号输出端分别通过第一非门电路(222)和第二非门电路(223)接所述充电单元(23)和放电单元(24)的控制端。

6.根据权利要求5所述的驱动电路，其中，所述充电单元(23)包括第一开关管，放电单元(24)包括第二开关管，第一开关管和第二开关管的控制端分别与所述第一非门电路(222)和第二非门电路(223)的输出端相连接，第一开关管的输入端接入一正电压，输出端用于连接所述绝缘栅双极型晶体管的栅极，所述第二开关管的输入端用于连接所述绝缘栅双极型晶体管的栅极，第二开关管的输出端接入一负电压。

7.根据权利要求6所述的驱动电路，其中，所述第一开关管为N沟道MOS管，该N沟道MOS管的栅极、漏极和源极分别作为所述第一开关管的控制端、输入端和输出端；所述第二开关管为P沟道MOS管，该P沟道MOS管的栅极、漏极和源极分别作为所述第二开关管的控制端、输入端和输出端。

8.根据权利要求1所述的驱动电路，其中，该驱动电路还包括边沿尖脉冲产生模块(3)和回复模块(4)，边沿尖脉冲产生模块(3)的输出端接所述变压器(1)的初级侧，变压器(1)的次级侧接回复模块(4)的输入端，回复模块(4)的输出端接绝缘栅双极型晶体管的栅极和所述充放电模块(2)的输入端：

所述边沿尖脉冲产生模块(3)用于接收脉宽调制信号，将脉宽调制信号转变成尖脉冲信号，并将该尖脉冲信号输出到所述变压器(1)的初级侧；

所述回复模块(4)用于将通过所述变压器(1)传输的经所述边沿尖脉冲产生模块(3)转变的尖脉冲信号回复成脉宽调制信号并将该脉宽调制信号输出到所述充放电模块(2)和绝缘栅双极型晶体管。

9.根据权利要求1-8任意一项所述的驱动电路，其中，该驱动电路还包括死区插入模块(6)，该死区插入模块(6)用于接收脉宽调制信号，并将对该信号插入死区时间后再输出。

10.根据权利要求9所述的驱动电路，其中，所述死区插入模块(6)包括第五运算放大器(61)和延时电路，所述第五运算放大器(61)的正相输入端用于接收脉宽调制信号，第五运算放大器(61)的输出端用于输出延时的脉宽调制信号，所述延时电路包括第一与非门电路(62)、第一可调电阻(63)、第二电容(64)、第二与非门电路(65)、第二可调电阻(66)和第三电容(67)，第一与非门电路(62)的第一输入端用于接收所述脉宽调制信号，并连接第一可调电阻(63)的一端，第一可调电阻(63)的另一端接第一与非门电路(62)的第二输入端并通过第二电容(64)接地，第一与非门电路(62)的输出端接第二与非门电路(65)的第一输入端和第二可调电阻(66)的一端，第二可调电阻(66)的另一端接第二与非门电路(65)的第二输入端并通过第三电容(67)接地，第二与非门电路(65)的输出端接第五运算放大器(61)的负相输入端。

Images