CN103326706B - 一种集成电路的滤波电路以及集成电路 - Google Patents

Abstract

本发明提供了一种集成电路的滤波电路，包括：低电平延时单元，其输入端接收输入信号，用于将接收到的输入信号的下降沿延时后输出；第一滤波单元，与所述低电平延时单元连接，用于滤除脉冲宽度小于所述低电平延时单元延时时间的负脉冲；高电平延时单元，其输入端接收输入信号，用于将接收到的输入信号的上升沿延时后输出；第二滤波单元，与所述高电平延时单元连接，用于滤除脉冲宽度小于所述高电平延时单元延时时间的正脉冲；RS触发器，所述RS触发器的R输入端与所述第二滤波单元的输出端连接，所述RS触发器的S输入端与所述第一滤波单元的输出端连接；本发明提供的集成电路的滤波电路能滤去脉宽较小的脉冲；本发明还提出了一种集成电路。

Description

一种集成电路的滤波电路以及集成电路

技术领域

本发明涉及集成电路领域，尤其涉及一种集成电路的滤波电路以及集成电路。

背景技术

高压集成电路是一种带有各种保护电路、低压控制电路、高压功率器件等功能的栅极驱动电路，它将电力电子与半导体技术结合，显著的提高了整机的集成度和稳定性，具有集成密度高、体积小、速度快、功耗低等优点，逐渐取代传统的分立器件，越来越多的被应用在MOS（Metal-Oxide-SemiconductorField-EffectTransistor，金属-氧化层-半导体-场效晶体管）管、IGBT(InsulatedGateBipolarTransistor，绝缘栅双极型晶体管)的驱动领域。高压集成电路的核心之一是电平移位电路，该电路的功能是在同一个芯片上将对地0-15V的信号转换成对地600V-615V的信号来实现对高侧MOS管或IGBT的驱动。

图1所示为现有的一种高压集成电路，从图中可以看出所述高压集成电路包括输入信号处理电路1、第一欠压保护电路2、滤波电路3、与非门4、窄脉冲产生电路5、电平移位电路6、第二欠压保护电路7、窄脉冲检测电路8、第一RS触发器9、反相器10、MOS管M3和MOS管M4；其中输入信号处理电路1输入端连接输入信号IN，输出端连接滤波电路3的输入端；第一欠压保护电路一端与电源VCC连接，另一端连接与非门4的第一输入端，滤波电路3的输出端连接与非门4的第二输入端；与非门4的输出端连接窄脉冲产生电路5的输入端，窄脉冲产生电路5的输出端连接电平移位电路，同时电平移位电路还与驱动电源VCC、高压区电源VB和窄脉冲检测电路8连接，第二欠压保护电路7还与第一RS触发器9的第一R输入端连接，窄脉冲检测电路8还与第一RS触发器9的第一R输入端、S输入端以及高压区地VS连接，第一RS触发器9的输出端与反相器10的输入端连接，反相器10的输出端分别与MOS管M3和MOS管M4的栅极连接，MOS管M3的漏极和MOS管M4的漏极相连并形成一HO输出端，MOS管M3的源极接高压区电源VB，MOS管M4的源极接高压区地VS。

图2为高压集成电路的应用电路框图，从图中可以看出高压集成电路的应用电路包括高压芯片11、低压芯片12、MOS管M5和MOS管M6，其中高压芯片11包括VCC1电源端、IN1输入端、VSS1接地端、高压区电源VB端、HO输出端和高压区地VS端，VCC1电源端与驱动电源VCC连接，IN1输入端与输入信号HIN连接，VSS1接地端与地连接，驱动电源VCC还通过电容C1与地连接，高压区电源VB端和高压区地VS端之间跨接有电容C2，且高压区电源VB端还通过二极管FRD与驱动电源VCC连接，HO输出端通过电阻R4与MOS管M5的栅极连接，高压区地VS端还与MOS管M5的源极连接，MOS管M5的漏极接一个高电压U1（电压值为600V）。电压芯片12包括VCC2电源端、IN2输入端、VSS2接地端、LO输出端和COM补偿端，VCC2电源端与驱动电源VCC连接，IN2输入端连接LIN，VSS2接地端接地，LO输出端通过电阻RX与MOS管M6的栅极连接，COM补偿端分别与MOS管M6的源极和地连接，MOS管M6的漏极与MOS管M5的源极连接。其中，图2中高压芯片11的高压区电源VB端的电压、HO输出端和高压区地VS端的电压分别对应图1中的高压区电源VB的电压、HO输出端和高压区地VS的电压。从图中可以看出当MOS管M5导通时（HO端输出高电平信号时），高压区地VS端的电压被上拉至600V。

图3为图1中高压区电源VB的电压、电平移位电路6中MOS管M1的漏极电压V7和MOS管M2的漏极电压V8随高压区地VS的电压变化示意图，从图3中可以看出，高压区电源VB的电压与高压区地VS的电压的差值为15V，随着高压区地VS的电压的升高，MOS管M1和MOS管M2的寄生电容有电流流过，电压V7和电压V8降低到高压区地VS的电压，随着高压区地VS的电压升高，电压V7和电压V8又跟随高压区地VS的电压上升，高压区地VS的电压上升到600V后保持不变，MOS管M1和MOS管M2的寄生电容继续充电，直到电压V7和电压V8恢复到高压区电源VB的电压。

图4为图1中的高压区地VS的电压上升过程中，与非门4的输出端输出的脉冲信号V3经过电平移位电路6、窄脉冲检测电路7和第一RS触发器9的变化示意图。从图4中可以看出，与非门4输入端接收到输入信号后，其输出端输出一个脉宽较窄的正脉冲V3，该正脉冲信号V3经过窄脉冲产生电路5处理后先后产生开通脉冲信号V5，在开通脉冲信号V5的作用下，MOS管M1导通，MOS管M1导通使得电压V7被拉为低电平，窄脉冲检测电路7检测到响应开通脉冲信号V5的脉冲信号V9，V9经过第一RS触发器9处理后，在HO输出端输出高电平信号使MOS管M5（图2中示出了MOS管M5）导通。MOS管M5导通后，高压区地VS的电压开始上升，窄脉冲产生电路5进而产生关断窄脉冲信号V6，由于脉冲信号V3较窄，导致关断脉冲信号V6落在TVS+TC时间段内，在TVS+TC时间段内窄脉冲检测电路8无法检测到关断窄脉冲信号V6，导致HO输出端一直输出高电平信号使MOS管M5导通，而无法响应关断窄脉冲信号V6关断MOS管M5，MOS管M5长时间导通而不能关断导致高压集成电路和应用系统损坏。其中，TVS为高压区地VS的电压上升到600V的时间；而TC为V7和V8随高压区地VS的电压上升到窄脉冲检测电路8内反相器的翻转电压的时间。V9、V10和V11中虚线部分形成的脉冲信号为高压集成电路中窄脉冲检测电路8没有检测到的脉冲信号。

鉴于输入信号脉宽较小，会导致HO输出端一直输出高电平信号使MOS管M5导通，而无法关断，对高压集成电路和应用系统产生损坏的问题，因此需要增加滤波电路3滤去脉宽较窄的信号，如图5所示为现有的一种滤波电路，其具体包括MOS管M7、MOS管M8、电阻R5、电阻R6、电容CM和反相器U9，其中MOS管M7的栅极和MOS管M8的栅极分别接输入信号V1，MOS管M7的源极接驱动电源VCC，MOS管M8的源极接低电平VSS，MOS管M7的漏极连接电阻R5的第一端，MOS管M8的漏极连接电阻R6的第一端，电阻R5的第二端和电阻R6的第二端连接，电容CM第一端分别与电阻R5的第二端、电阻R6的第二端和反相器U9的输入端连接，电容CM的第二端接低电平VSS，反相器U9的输出端作为整个滤波电路的输出端。

图6为图5所示现有集成电路的滤波电路对输入信号V1脉宽较小时的滤波示意图，输入信号V1的脉宽大于延时时间（TON1）而小于电容C3放电时间，从图中可以看出，当V1为上升沿时，MOS管M8导通，电容C3通过R6放电，当电容C3放电使得C3的电压下降到反相器U9的翻转电压VF时，V2变为高电平，电容C3继续放电，直到V1变为下降沿，MOS管M7导通，又开始对电容C3充电，当电容C3上的电压上升到反相器U9的翻转电压后，V2从高电平变为低电平；由于V1的脉宽大于延时时间（TON1）而小于电容C3放电时间，因此电容C3未完全放电后又开始充电，所以输入信号V1的下降沿的延时时间TOFF1减小，导致V2的脉宽变小，进而窄脉冲检测电路8不能检测到窄脉冲产生电路5产生的关断窄脉冲信号V6，进而导致输出端HO输出高电平信号后无法复位到低电平，从而使高压集成电路产生误动作，导致所驱动的高低侧MOS管M5和MOS管M6贯通，对高压集成电路和应用系统产生损坏。

发明内容

本发明针对集成电路的输入信号会受到外界干扰，导致集成电路所驱动的MOS管或IGBT贯通，对高压集成电路和应用系统产生损坏的问题，提出了一种新的集成电路的滤波电路，用于解决外界对输入信号的干扰。

所述集成电路的滤波电路包括低电平延时单元，其输入端接收输入信号，用于将接收到的输入信号的下降沿延时后输出；

第一滤波单元，与所述低电平延时单元连接，用于滤除脉冲宽度小于所述低电平延时单元延时时间的负脉冲；

高电平延时单元，其输入端接收输入信号，用于将接收到的输入信号的上升沿延时后输出；

第二滤波单元，与所述高电平延时单元连接，用于滤除脉冲宽度小于所述高电平延时单元延时时间的正脉冲；

RS触发器，所述RS触发器的R输入端与所述第二滤波单元的输出端连接，所述RS触发器的S输入端与所述第一滤波单元的输出端连接。

本发明集成电路的滤波电路中第一滤波单元和低电平延时单元相互配合将输入信号中脉冲宽度小于所述低电平延时单元延时时间的负脉冲滤除；第二滤波单元和高电平延时单元相互配合将输入信号中脉冲宽度小于所述高电平延时单元延时时间的正脉冲滤除；因此可以避免输入信号中脉宽较小的脉冲信号造成集成电路所驱动的高低侧MOSFET或IGBT贯通，减小高压集成电路和应用系统的损坏几率。

进一步地，本发明所述集成电路的滤波电路中，所述低电平延时单元包括第一充电开关、第一放电开关、第一电阻和第一电容；

所述第一充电开关与输入信号连通，用于将接收到的输入信号的下降沿进行反相输出高电平信号，且所述第一充电开关输出的高电平信号通过第一电阻对第一电容充电；

所述第一放电开关与输入信号连通，用于将接收到的输入信号的上升沿进行反相输出低电平信号，并使第一电容的两端与地连通进行放电。

进一步地，本发明所述集成电路的滤波电路中，所述第一充电开关为一第一MOS管，所述第一MOS管的栅极接输入信号，源极接高电平，漏极接第一电阻的第一端；

所述第一放电开关为一第二MOS管，所述第二MOS管的栅极接输入信号，源极接低电平，漏极接第一电阻的第二端；

所述第一电容的第一端分别与所述第一电阻的第二端、所述第二MOS管漏极及所述第一滤波单元连接，所述第一电容的第二端接地。

进一步地，本发明所述集成电路的滤波电路中，所述高电平延时单元包括第一反相器、第二充电开关、第二放电开关、第二电阻和第二电容；

所述第一反相器的输入端与输入信号连通，输出端分别与所述第二充电开关和所述第二放电开关连接；

所述第二充电开关，用于将所述第一反相器输出的电平信号的下降沿进行反相输出高电平信号，且所述第二充电开关输出的高电平信号通过第二电阻对第二电容充电；

所述第二放电开关，用于将所述第一反相器输出的电平信号的上升沿进行反相输出低电平信号，并使第二电容的两端与地连通进行放电。

进一步地，本发明所述集成电路的滤波电路中，所述第二充电开关为一第三MOS管，所述第三MOS管的栅极接所述第一反相器的输出端，源极接高电平，漏极接第二电阻的第一端；

所述第二放电开关为一第四MOS管，所述第四MOS管的栅极接所述第一反相器的输出端，源极接低电平，漏极接第二电阻的第二端；

所述第二电容的第一端分别与所述第二电阻的第二端、所述第四MOS管漏极及第二滤波单元连接，所述第二电容的第二端接地。

进一步地，本发明所述集成电路的滤波电路中，所述第一滤波单元包括第二反相器和第五反相器，所述第二反相器输入端与所述低电平延时单元的输出端连接，所述第二反相器的输出端与所述第五反相器的输入端连接，所述第五反相器的输出端与所述RS触发器的S输入端连接。

进一步地，本发明所述集成电路的滤波电路中，所述第二滤波单元包括第三反相器和第四反相器，所述第三反相器的输入端与所述高电平延时单元的输出端连接，所述第三反相器的输出端与所述第四反相器的输入端连接，所述第四反相器的输出端与所述RS触发器的R输入端连接。

进一步地，本发明所述集成电路的滤波电路还包括第一整形单元，所述第一整形单元包括第六反相器和第七反相器；

所述第六反相器输入端与所述RS触发器的输出端连接，输出端与所述第七反相器输入端连接，所述第七反相器输出端输出与输入信号相位相同的信号。

针对集成电路的输入信号会受到外界干扰，导致集成电路所驱动的MOS管或IGBT贯通，对高压集成电路和应用系统产生损坏的问题，本发明还提出了一种新的集成电路，包括滤波电路、窄脉冲产生电路、电平移位电路、窄脉冲检测电路、输出信号处理电路和驱动开关；

所述滤波电路的输入端与输入信号VIN连接，输出端与所述窄脉冲产生电路的输入端连接，所述窄脉冲产生电路的输出端与所述电平移位电路的输入端连接，所述电平移位电路的输出端与所述窄脉冲检测电路的输入端连接，所述窄脉冲检测电路的输出端与所述输出信号处理电路的输入端连接，所述输出信号处理电路的输出端与所述驱动开关连接

所述滤波电路包括：低电平延时单元，其输入端接收输入信号，用于将接收到的输入信号的下降沿延时后输出；第一滤波单元，与所述低电平延时单元连接，用于滤除脉冲宽度小于所述低电平延时单元延时时间的负脉冲；高电平延时单元，其输入端接收输入信号，用于将接收到的输入信号的上升沿延时后输出；第二滤波单元，与所述高电平延时单元连接，用于滤除脉冲宽度小于所述高电平延时单元延时时间的正脉冲；RS触发器，所述RS触发器的R输入端与所述第二滤波单元的输出端连接，所述RS触发器的S输入端与所述第一滤波单元的输出端连接。

附图说明

图1是现有技术提供的一种高压集成电路框图；

图2是现有技术提供的一种高压集成电路的应用电路框图；

图3是图1所示高压集成电路中高压区电源VB的电压、V7和V8随高压区地VS的电压变化的示意图；

图4是图1所示高压集成电路中高压区地VS的电压变化过程中、V3在该高压集成电路中的变化示意图；

图5是现有技术提供的一种高压集成电路的滤波电路；

图6是图5所示的高压集成电路的滤波电路的滤波示意图；

图7是本发明实施例提供集成电路的滤波电路模块图；

图8是本发明实施例提供集成电路的滤波电路图；

图9是本发明图8所示的集成电路的滤波电路的滤波示意图；

图10本发明实施例提供的集成电路框图。

其中，1、输入信号处理电路；2、第一欠压保护电路；3、滤波电路；4、与非门；5、窄脉冲产生电路；6、电平移位电路；7、第二欠压保护电路；8、窄脉冲检测电路；9、第一RS触发器；10、反相器；21、低电平延时单元；22、第一滤波单元；31、高电平延时单元；32、第二滤波单元；41、RS触发器。

具体实施方式

为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

以下通过实施例对本发明进行进一步的说明。

实施例1

如图7所示，本实施例提供的集成电路的滤波电路包括低电平延时单元21，其输入端接收输入信号VIN，用于将接收到的输入信号的下降沿延时后输出；第一滤波单元22，与所述低电平延时单元21连接，用于滤除脉冲宽度小于所述低电平延时单元21延时时间的负脉冲；高电平延时单元31，其输入端接收输入信号VIN，用于将接收到的输入信号的上升沿延时后输出；第二滤波单元32，与所述高电平延时单元31连接，用于滤除脉冲宽度小于所述高电平延时单元31延时时间的正脉冲；RS触发器，所述RS触发器的R输入端与所述第二滤波单元的输出端连接，所述RS触发器的S输入端与所述第一滤波单元的输出端连接。

其中，低电平延时单元21延时时间是指低电平延时单元21对下降沿的延时时间；高电平延时单元31延时时间是指高电平延时单元31对上升沿的延时时间。低电平延时单元21对上升沿不产生延迟作用，高电平延时单元31对下降沿不产生延迟作用。

如图8所示，作为一种实施方式，所述低电平延时单元21包括上第一充电开关、第一放电开关、第一电阻R7和第一电容C4；所述第一充电开关与输入信号VIN连通，用于将接收到的输入信号的下降沿进行反相输出高电平信号，且所述第一充电开关输出的高电平信号通过第一电阻R7对第一电容C4充电；所述第一放电开关与输入信号VIN连通，用于将接收到的输入信号的上升沿进行反相输出低电平信号，并使第一电容C4的两端与地连通进行放电。其中第一电容C4的两端与地连通后，第一电容C4迅速放电，几乎没有延迟；由于电容充电需要一个时间过程，因此通过对第一电容C4充电来完成对下降沿的延时。

作为一种实施方式，所述第一充电开关为一第一MOS管M9，所述第一MOS管M9的栅极接输入信号VIN，源极接高电平VCC，漏极接第一电阻R7的第一端。所述第一放电开关为一第二MOS管M10，所述第二MOS管M10的栅极接输入信号VIN，源极接低电平VSS，VSS即地，漏极接第一电阻R7的第二端。所述第一电容C4的第一端分别与所述第一电阻R7的第二端、所述第二MOS管M10漏极及第一滤波单元22连接，所述第一电容C4的第二端接地。第一MOS管M9具体为PMOS管，第二MOS管M10具体为NMOS管。

如图8所示，作为一种实施方式，所述高电平延时单元31包括第一反相器U1、第二充电开关、第二放电开关、第二电阻R8和第二电容C5；所述第一反相器U1的输入端与输入信号VIN连通，输出端分别与所述第二充电开关和所述第二放电开关连接；所述第二充电开关，用于将所述第一反相器输出的电平信号的下降沿进行反相输出高电平信号，且所述第二充电开关输出的高电平信号通过第二电阻R8对第二电容C5充电；所述第二放电开关，用于将所述第一反相器输出的电平信号的上升沿进行反相输出低电平信号，并使第二电容C5的两端与地连通进行放电。通过对第二电容C5充电来完成对下降沿的延时，第二电容C5对地的放电几乎不会产生延迟。

作为一种实施方式，所述第二充电开关为一第三MOS管M11，所述第三MOS管M11的栅极接所述第一反相器U1的输出端，源极接高电平VCC，漏极接第二电阻R8的第一端。所述第二放电开关为一第四MOS管M12，所述第四MOS管M12的栅极接所述第一反相器U1的输出端，源极接低电平VSS(即地)，漏极接第二电阻R8的第二端；所述第二电容C5的第一端分别与所述第二电阻R8的第二端、所述第四MOS管M11漏极及第二滤波单元32连接，所述第二电容C5的第二端接地。当第四MOS管M12导通后，第二电容C5两端与地连接，迅速放电，几乎不产生延迟，第三MOS管M9具体为PMOS管，第四MOS管M10具体为NMOS管。

如图8所示，所述第一滤波单元22为一第二反相器U2和第五反相器U5，所述第二反相器U2输入端与所述低电平延时单元21的输出端连接，所述第二反相器U2的输出端与所述第五反相器U5的输入端连接，所述第五反相器U5的输出端与所述RS触发器41的S输入端连接。所述第二滤波单元32包括第三反相器U3和第四反相器U4，所述第三反相器U3的输入端与所述高电平延时单元31的输出端连接，所述第三反相器U3的输出端与所述第四反相器U4的输入端连接，所述第四反相器U4的输出端与所述RS触发器41的R输入端连接。

作为一种实施方式，所述集成电路的滤波电路还包括第一整形单元，所述第一整形单元包括第六反相器U6和第七反相器U7；所述第六反相器U6的输入端与所述RS触发器41的输出端连接，输出端与所述第七反相器U7的输入端连接，所述第七反相器U7的输出端作为整个集成电路的滤波电路的输出端输出与输入信号相位相同的信号。

图9所示为输入信号VIN在本发明集成电路的滤波电路的各个阶段的波形图，其中V14为低电平延时单元21输出的电平信号，SET为第五反相器U5输出的电平信号，V15为高电平延时单元31输出的电平信号，RESET为第四反相器U4输出的电平信号，Q为反相器U6输出的电平信号，VOUT为第七反相器输出的电平信号；TDON为高电平延时单元31对输入信号VIN的上升沿的延时时间，TDOFF为低电平延时单元21对输入信号VIN的下降沿的延时时间。从图中可以看出输入信号VIN的正脉冲M1经过滤波电路处理后，输出的信号VOUT只是时间上产生延迟，而脉冲宽度没有发生变化；当输入信号VIN为高电平脉冲M2时，高电平延时单元31接收到脉冲M2后，对第二电容C5充电，V15慢慢上升，由于正脉冲M2的脉冲宽度较小，在M2变化时，V15还没有到达第二滤波单元32的翻转电压VF（反相器U3的翻转电压），因此反相器U3输出端输出的信号不会发生变化，进而将正脉冲M2滤除掉，在VOUT中不会体现；低电平延时单元21与反相器U2配合能滤除脉宽较小的负脉冲。因此本发明集成电路的滤波电路能达到滤除些脉冲宽度较小的脉冲信号。其中对第二电容C5充电使得第二电容C5上的电压等于第二滤波单元32的翻转电压VF的这段时间为高电平延时单元31的延时时间，正脉冲M2的脉冲宽度小于高电平延时单元31的延时时间，第二电容C5上的电压不会达到第二滤波单元32（反相器U3）的翻转电压，第二滤波单元32（反相器U3）输出端输出的电压不会变化，因此完成对正脉冲M2的滤除。

对比图9和图6可以得出，本发明集成电路的滤波电路中低电平延时单元21不会造成输入信号VIN的正脉冲的脉冲宽度变窄，高电平延时单元31会造成输入信号VIN正脉冲的脉冲宽度变窄；但由于触发器41具有稳态功能，因此输出信号VOUT与输入信号VIN相比，脉冲宽度不变。同样，高电平延时单元31不会造成输入信号VIN的负脉冲的脉冲宽度变窄，低电平延时单元31会造成输入信号VIN负脉冲的脉冲宽度变窄；但由于触发器41具有稳态功能，因此输出信号VOUT与输入信号VIN相比，脉冲宽度不变。因此，本发明集成电路的滤波电路相对于图6所示的集成电路的滤波电路来说，不但能滤除脉宽较小的输入信号VIN，还不会造成输出信号VOUT的脉宽变窄，滤波效果更好。

实施例2

本实施例提出了一种集成电路，如图10所示，所述集成电路包括滤波电路51、窄脉冲产生电路52、电平移位电路53、窄脉冲检测电路54、输出信号处理电路55和驱动开关56；所述滤波电路51的输入端与输入信号VIN连接，输出端与所述窄脉冲产生电路的输入端连接，所述滤波电路51为实施例中所述的集成电路的滤波电路，这里不再详述。所述窄脉冲产生电路52的输出端与所述电平移位电路53的输入端连接，所述电平移位电路53的输出端与所述窄脉冲检测电路54的输入端连接，所述窄脉冲检测电路54的输出端与所述输出信号处理电路55的输入端连接，所述输出信号处理电路55的输出端与所述驱动开关连接。

其中窄脉冲产生电路52接收滤波电路输出的信号处理后控制电平移位电路53进行电平移位，窄脉冲检测电路54检测来自电平移位电路53的信号并输出给输出信号处理电路55，输出信号处理电路55处理接收到信号后进行滤波或整形，然后输出信号控制驱动开关56的导通和断开。滤波电路51能够滤除脉宽较小的脉冲信号，使得驱动开关56能够正常导通和关断。

其中，滤波电路51为实施例1所述的集成电路的滤波电路，这里不再详述。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (7)

1.一种集成电路的滤波电路，其特征在于，包括：

低电平延时单元，其输入端接收输入信号，用于将接收到的输入信号的下降沿延时后输出，该低电平延时单元包括第一充电开关、第一放电开关、第一电阻和第一电容；所述第一充电开关与输入信号连通，用于将接收到的输入信号的下降沿进行反相输出高电平信号，且所述第一充电开关输出的高电平信号通过第一电阻对第一电容充电；所述第一放电开关与输入信号连通，用于将接收到的输入信号的上升沿进行反相输出低电平信号，并使第一电容的两端与地连通进行放电；

第一滤波单元，与所述低电平延时单元连接，用于滤除脉冲宽度小于所述低电平延时单元延时时间的负脉冲；

高电平延时单元，其输入端接收输入信号，用于将接收到的输入信号的上升沿延时后输出，该高电平延时单元包括第一反相器、第二充电开关、第二放电开关、第二电阻和第二电容；所述第一反相器的输入端与输入信号连通，输出端分别与所述第二充电开关和所述第二放电开关连接；所述第二充电开关，用于将所述第一反相器输出的电平信号的下降沿进行反相输出高电平信号，且所述第二充电开关输出的高电平信号通过第二电阻对第二电容充电；所述第二放电开关，用于将所述第一反相器输出的电平信号的上升沿进行反相输出低电平信号，并使第二电容的两端与地连通进行放电；

第二滤波单元，与所述高电平延时单元连接，用于滤除脉冲宽度小于所述高电平延时单元延时时间的正脉冲；

RS触发器，所述RS触发器的R输入端与所述第二滤波单元的输出端连接，所述RS触发器的S输入端与所述第一滤波单元的输出端连接。

2.根据权利要求1所述的集成电路的滤波电路，其特征在于，所述第一充电开关为一PMOS管，所述PMOS管的栅极接输入信号，源极接高电平，漏极接第一电阻的第一端；

所述第一放电开关为一NMOS管，所述NMOS管的栅极接输入信号，源极接低电平，漏极接第一电阻的第二端；

所述第一电容的第一端分别与所述第一电阻的第二端、所述NMOS管漏极及所述第一滤波单元连接，所述第一电容的第二端接地。

3.根据权利要求1所述的集成电路的滤波电路，其特征在于，所述第二充电开关为一PMOS管，所述PMOS管的栅极接所述第一反相器的输出端，源极接高电平，漏极接第二电阻的第一端；

所述第二放电开关为一NMOS管，所述NMOS管的栅极接所述第一反相器的输出端，源极接低电平，漏极接第二电阻的第二端；

所述第二电容的第一端分别与所述第二电阻的第二端、所述NMOS管漏极及第二滤波单元连接，所述第二电容的第二端接地。

4.根据权利要求1所述的集成电路的滤波电路，其特征在于，所述第一滤波单元包括第二反相器和第五反相器，所述第二反相器输入端与所述低电平延时单元的输出端连接，所述第二反相器的输出端与所述第五反相器的输入端连接，所述第五反相器的输出端与所述RS触发器的S输入端连接。

5.根据权利要求1所述的集成电路的滤波电路，其特征在于，所述第二滤波单元包括第三反相器和第四反相器，所述第三反相器的输入端与所述高电平延时单元的输出端连接，所述第三反相器的输出端与所述第四反相器的输入端连接，所述第四反相器的输出端与所述RS触发器的R输入端连接。

6.根据权利要求1-5任意一项所述的集成电路的滤波电路，其特征在于，还包括第一整形单元，所述第一整形单元包括第六反相器和第七反相器；

所述第六反相器输入端与所述RS触发器的输出端连接，输出端与所述第七反相器输入端连接，所述第七反相器输出端输出与输入信号相位相同的信号。

7.一种集成电路，其特征在于，包括如权利要求1所述的集成电路的滤波电路、窄脉冲产生电路、电平移位电路、窄脉冲检测电路、输出信号处理电路和驱动开关；

所述滤波电路的输入端与输入信号VIN连接，输出端与所述窄脉冲产生电路的输入端连接，所述窄脉冲产生电路的输出端与所述电平移位电路的输入端连接，所述电平移位电路的输出端与所述窄脉冲检测电路的输入端连接，所述窄脉冲检测电路的输出端与所述输出信号处理电路的输入端连接，所述输出信号处理电路的输出端与所述驱动开关连接。