CN107026561B - 栅极驱动电路及方法 - Google Patents

栅极驱动电路及方法 Download PDF

Info

Publication number
CN107026561B
CN107026561B CN201610071350.6A CN201610071350A CN107026561B CN 107026561 B CN107026561 B CN 107026561B CN 201610071350 A CN201610071350 A CN 201610071350A CN 107026561 B CN107026561 B CN 107026561B
Authority
CN
China
Prior art keywords
tube
pipe
predrive
voltage
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610071350.6A
Other languages
English (en)
Other versions
CN107026561A (zh
Inventor
闾建晶
盛欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CRM ICBG Wuxi Co Ltd
Original Assignee
CR Powtech Shanghai Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CR Powtech Shanghai Ltd filed Critical CR Powtech Shanghai Ltd
Priority to CN201610071350.6A priority Critical patent/CN107026561B/zh
Publication of CN107026561A publication Critical patent/CN107026561A/zh
Application granted granted Critical
Publication of CN107026561B publication Critical patent/CN107026561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明提供一种栅极驱动电路及方法，包括：产生非交叠的第一~第二控制信号的死区时间控制模块；得到第二控制信号反信号的第一反相器；产生第三~第四控制信号的延迟模块；得到第三控制信号反信号的第二反相器；钳制预驱动管的栅极电压的钳位模块；以及驱动管。在功率开关管导通过程中，通过钳制预驱动管的栅极电压，使米勒平台时间与电源电压无关。本发明引入一个在预驱动管单独导通时间同步的脉冲，在这个时间内，控制预驱动管的栅极电压钳位在固定电位，使得米勒平台时间、功率开关管漏端的dV/dt及EMI幅度不随电源电压变化，进而容易选取合适的驱动能力。

Description

栅极驱动电路及方法
技术领域
本发明涉及交流转直流控制领域，特别是涉及一种栅极驱动电路及方法。
背景技术
功率MOSFET在交流转直流(AC-DC)转换器中是常用的开关器件。而性能优秀的驱动电路可以为转换器可靠的开关控制、系统高效率及低电磁干扰等做出极大的贡献。转换器高效率一个关键点是功率MOSFET的低开关损耗。而低开关损耗和低电磁干扰(EMI)在原理上是相互制约的。一般来说，驱动能力越强，开关速度越快，则相应的开关损耗越低。较快的开关速度意味着功率MOSFET漏端较高的dV/dt，而较高的dV/dt导致较强的EMI辐射能量。如果减弱驱动能力，EMI固然可以下降，但功率MOSFET的导通和关断速度变慢，电压电流交越损耗变大，转换器的系统效率降低，严重时导致较大发热，带来安全及寿命缩短等问题。因此选取“合适的驱动能力”对栅极驱动电路的设计是极为关键的。
如图1所示为隔离反激式交流转直流转换器1，220V的交流输入通过整流滤波电路11得到直流高压，直流高压连接到变压器T的原边绕组W1的一端，原边绕组W1的另一端接功率开关管M的漏端，功率开关管M的源端通过采样电阻Rcs接地，功率开关管M的栅极接控制芯片12内栅极驱动电路122的输出端GD。副边绕组W2一端接肖特基二极管D2的阳极，另一端和输出的参考地短接，肖特基二极管D2的阴极接输出端，输出端和其参考地间并联电容Cout来滤除高频开关纹波。变压器T的第三绕组W3(通常也叫辅助绕组)的一端接地，另一端接到二极管D1的阳极，二极管的阴极接到芯片VDD端，VDD到地间接电容Cvdd作为旁路电容。在控制芯片12内部，信号处理控制模块121输入采样电压、电流信号，输出开关逻辑控制信号到栅极驱动模块122，栅极驱动模块122输出端连接到功率开关管M的栅极。功率开关管M导通的米勒平台内，功率开关管M的漏端电压迅速下降，贡献了大部分的dV/dt，因此控制EMI即控制米勒平台时间。在传统的栅极驱动电路122中，米勒平台的时间只和电源电压VDD相关，而且是近似平方的关系，由于控制芯片12使用第三绕组W3供电，电源电压VDD随输出电压Vout和功率变化较大，因此，米勒平台的时间随VDD变化相当剧烈，不易于设计选取“合适的驱动能力”，有时低开关损耗和低EMI不得不舍弃一个，栅极驱动电路设计存在极大的挑战。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种栅极驱动电路及方法，用于解决现有技术中“合适的驱动能力”选取困难的问题。
为实现上述目的及其他相关目的，本发明提供一种栅极驱动电路，所述栅极驱动电路至少包括：
死区时间控制模块、延迟模块、第一反相器、钳位模块、第二反相器、主驱动下管、预驱动管以及主驱动上管；
所述死区时间控制模块接收开关逻辑控制信号，根据所述开关逻辑控制信号产生非交叠的第一控制信号及第二控制信号；
所述主驱动下管的栅端接收所述第一控制信号，源端接地，漏端作为输出端；
所述第一反相器连接于所述死区时间控制模块的输出端，对所述第二控制信号进行反相处理；
所述预驱动管的栅端接收所述第二控制信号的反信号，漏端连接电源电压，源端与所述主驱动下管的漏端相连；
所述延迟模块接收所述开关逻辑控制信号，并产生第三控制信号和第四控制信号；
所述第二反相器接收所述第三控制信号，并对所述第三控制信号进行反相处理；
所述主驱动上管接收所述第三控制信号的反信号，漏端连接电源电压，源端与所述主驱动下管的漏端相连；
所述钳位模块的一端连接所述第一反相器的输出端，另一端接地，受所述第四控制信号的控制钳制所述预驱动管的栅极电压，降低电磁干扰的幅度。
优选地，所述栅极驱动电路还包括第一电平移位模块及第二电平移位模块，所述第一电平移位模块连接于所述死区时间控制模块的输入端，用于将输入的开关逻辑控制信号的高电平从第一电位移位到所述电源电压；所述第二电平移位模块连接于所述延迟模块及所述第二反相器之间，用于将所述第三控制信号的高电平从第一电位移位到所述电源电压。
优选地，所述第一反相器及所述第二反相器包括NMOS管、电阻以及PMOS管；NMOS管的源端接地，漏端连接电阻并作为信号输出端，电阻的另一端连接PMOS管的漏端，PMOS管的源端连接电源电压，NMOS管和PMOS管的栅端作为信号输入端。
优选地，所述钳位模块包括稳压管及NMOS管，所述稳压管的阴极连接所述预驱动管的栅端，阳极连接NMOS管的漏端，NMOS管的源端接地，栅端接收所述第四控制信号。
优选地，所述主驱动下管、所述预驱动管及所述主驱动上管为NMOS管。
优选地，所述主驱动上管的尺寸大于所述预驱动管；所述预驱动管为所述功率开关管提供驱动电流；所述主驱动上管快速拉升所述功率开关管的栅极电压，减小导通损耗。
为实现上述目的及其他相关目的，本发明提供一种栅极驱动方法，应用上述栅极驱动电路，所述栅极驱动方法包括：
导通功率开关管：关断主驱动下管，随后导通预驱动管，同时将所述预驱动管的栅极电压钳制于钳制电压处，随着所述功率开关管的栅漏电压上升，所述功率开关管开始导通，随后进入米勒平台，米勒平台结束后解除对所述预驱动管的栅极电压的钳制，所述预驱动管的栅极电压上升，主驱动上管导通，所述功率开关管的栅漏电压迅速上升，所述功率开关管完全导通；
关断功率开关管：关断所述预驱动管及所述主驱动上管，随后导通所述主驱动下管，所述功率开关管的栅漏电压迅速下降，随后进过米勒平台后逐渐下降直至所述功率开关管完全关断。
优选地，通过一脉冲信号使能钳位模块，对所述预驱动管的栅极电压进行钳制，所述脉冲信号的宽度为所述主驱动上管相对于所述预驱动管延迟的导通时间。
优选地，所述钳制电压满足如下关系式：Vthmnh1＜Vset＜VDD，其中，Vthmnh1为预驱动管的阈值电压，Vset为钳制电压，VDD为电源电压。
如上所述，本发明的栅极驱动电路及方法，具有以下有益效果：
本发明的栅极驱动电路及方法中引入一个在预驱动管单独导通时间同步的脉冲，在这个时间内，控制预驱动管的栅极电压钳位在固定电位，即使电源电压变化，预驱动管的驱动电流近似为恒流，米勒平台时间、功率开关管漏端的dV/dt，及相应EMI幅度不随电源电压变化。
附图说明
图1显示为现有技术中的隔离反激式交流转直流转换器示意图。
图2显示为本发明的栅极驱动电路的结构示意图。
图3显示为本发明的栅极驱动方法的波形示意图。
元件标号说明
1 隔离反激式交流转直流转换器
11 整流滤波电路
12 控制芯片
121 信号处理控制模块
122 栅极驱动模块
2 栅极驱动电路
21 第一电平移位模块
22 死区时间控制模块
23 第一反相器
24 延迟模块
25 第二电平移位模块
26 第二反相器
27 钳位模块
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2～图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图2所示，本发明提供一种栅极驱动电路2，所述栅极驱动电路2至少包括：
第一电平移位模块21、死区时间控制模块22、第一反相器23、延迟模块24、第二电平移位模块25、第二反相器26、钳位模块27、主驱动下管MNL、预驱动管MNH1以及主驱动上管MNH2。
如图2所示，所述第一电平移位模块21接收开关逻辑控制信号PWM，将所述开关逻辑控制信号PWM的高电平从第一电位移位到电源电压VDD。
具体地，在本实施例中，所述第一电位低于所述电源电压VDD的电位，设定为5V。
如图2所示，所述死区时间控制模块22连接于所述第一电平移位模块21的输出端，根据所述开关逻辑控制信号PWM产生非交叠的第一控制信号dn及第二控制信号。
具体地，所述第一控制信号dn和所述第二控制信号的反信号up1分别用于控制所述主驱动下管MNL和所述预驱动管MNH1，使所述主驱动下管MNL和所述预驱动管MNH1不同时导通，形成从电源电压VDD到地GND的贯通电流。
如图2所示，所述主驱动下管MNL的栅端接收所述第一控制信号dn、源端接地GND、漏端作为输出端。
具体地，在本实施例中，所述主驱动下管MNL为NMOS管，为所述功率开关管的栅极电压提供下拉的通路。
如图2所示，所述第一反相器23连接于所述死区时间控制模块22的输出端，对所述第二控制信号进行反相处理，得到所述第二控制信号的反信号up1。
具体地，在本实施例中，所述第一反相器23包括第一NMOS管Mn1、第一电阻R1以及第一PMOS管Mp1；所述第一NMOS管Mn1的源端接地GND、漏端连接所述第一电阻R1并作为信号输出端，所述第一电阻R1的另一端连接所述第一PMOS管Mp1的漏端，所述第一PMOS管Mp1的源端连接电源电压VDD；所述第一NMOS管Mn1和所述第一PMOS管Mp1的栅端作为信号输入端，接收所述第二控制信号。所述第一反相器23可以是任意能实现反相功能的电路，不限于本实施例所列举的结构。
如图2所示，所述预驱动管MNH1的栅端接收所述第二控制信号的反信号up1、漏端连接电源电压VDD、源端与所述主驱动下管MNL的漏端相连。
具体地，在本实施例中，所述预驱动管MNH1为NMOS管，为所述功率开关管的提供驱动电流。
如图2所示，所述延迟模块24接收所述开关逻辑控制信号PWM，并产生第三控制信号和第四控制信号onpls。
具体地，所述延迟模块24对所述开关逻辑控制信号PWM进行延迟处理，避免时序混乱。
如图2所示，所述第二电平移位模块25接收所述第三控制信号，并将所述第三控制信号的高电平从第一电位移位到电源电压VDD。
具体地，在本实施例中，所述第一电位低于所述电源电压VDD的电位，设定为5V。
如图2所示，所述第二反相器26接收所述第三控制信号，并对所述第三控制信号进行反相处理，得到所述第三控制信号的反信号up2。
具体地，在本实施例中，所述第二反相器26包括第二NMOS管Mn2、第二电阻R2以及第二PMOS管Mp2；所述第二NMOS管Mn2的源端接地GND、漏端连接所述第二电阻R2并作为信号输出端，所述第二电阻R2的另一端连接所述第二PMOS管Mp2的漏端，所述第二PMOS管Mp2的源端连接电源电压VDD；所述第二NMOS管Mn2和所述第二PMOS管Mp2的栅端作为信号输入端，接收所述第三控制信号。所述第二反相器26可以是任意能实现反相功能的电路，不限于本实施例所列举的结构。
如图2所示，所述主驱动上管MNH2接收所述第三控制信号的反信号up2、漏端连接电源电压VDD、源端与所述主驱动下管MNL的漏端相连。
具体地，在本实施例中，所述主驱动上管MNH2为NMOS管，为所述功率开关管的提供驱动电流。
更具体地，所述主驱动上管MNH2的尺寸大于所述预驱动管MNH1；所述预驱动管MNH1为所述功率开关管提供驱动电流；所述主驱动上管MNH2快速拉升所述功率开关管的栅极电压，减小导通损耗。
如图2所示，所述钳位模块27的一端连接所述第一反相器23的输出端，另一端接地GND，受所述第四控制信号onpls的控制钳制所述预驱动管MNH1的栅极电压，减小电磁干扰的幅度。
具体地，所述钳位模块27包括稳压管D及第三NMOS管Mn3，所述稳压管D的阴极连接所述预驱动管MNH1的栅端、阳极连接所述第三NMOS管Mn3的漏端，所述第三NMOS管Mn3的源端接地GND，栅端接收所述第四控制信号onpls。当所述第四控制信号onpls为高电平时，所述钳位模块27起效，将所述预驱动管MNH1的栅极电压钳制在设定的钳制电压Vset，所述钳制电压Vset满足如下关系式：Vthmnh1＜Vset＜VDD，其中，Vthmnh1为预驱动管MNH1的阈值电压，VDD为电源电压。在本实施例中，所述钳制电压Vset设定为12V，即所述稳压管D为12V的稳压管。
如图3所示，本发明还提供一种栅极驱动方法，在本实施例中，基于所述栅极驱动电路2实现，所述栅极驱动方法包括：
导通功率开关管：关断主驱动下管，随后导通预驱动管，同时将所述预驱动管的栅极电压钳制于钳制电压处，随着所述功率开关管的栅漏电压上升，所述功率开关管开始导通，随后进入米勒平台，米勒平台结束后解除对所述预驱动管的栅极电压的钳制，所述预驱动管的栅极电压上升，主驱动上管导通，所述功率开关管的栅漏电压迅速上升，所述功率开关管完全导通。
具体地，如图2～图3所示，t0时刻，所述开关逻辑控制信号PWM上升沿到来，经过延时在t1时刻得到第一控制信号dn的低电平信号，所述主驱动下管MNL导通，所述功率开关管的栅极电压被下拉到地GND，经过延时在t2时刻，所述第二控制信号的反信号up1和所述第四控制信号onpls的上升沿到来，所述预驱动管MNH1导通，提供驱动电流给所述功率开关管的栅极充电，在此过程中，所述钳位模块27将所述预驱动管MNH1的栅极电压钳制在钳制电压Vset处，所述钳制电压Vset满足如下关系式：Vthmnh1＜Vset＜VDD，其中，Vthmnh1为预驱动管的阈值电压，在本实施例中设定为12V，VDD为电源电压。所述功率开关管的栅漏电压不断上升，当功率开关管的栅漏电压上升到所述功率开关管的阈值电压Vth时，所述功率开关管开始导通。所述功率开关管的栅漏电压继续上升，直至t3时刻，所述功率开关管的栅漏电压达到所述功率开关管的阈值电压Vth和过驱动电压Vod之和时，进入米勒平台，在这个平台内，所述功率开关管的漏端电压迅速下降，驱动电流全部给所述功率开关管的栅漏电容Cgd充电，所述功率开关管的栅源电容Cgs得不到充电电流，因此所述功率开关管的栅漏电压维持在Vth+Vod。此时，所述预驱动管MNH1的栅端驱动电流满足如下关系式：
其中，μn为电子迁移率、Cox为单位面积的栅氧化层电容，为预驱动管的宽长比，Vset为钳制电压，Vthmnh1为预驱动管的阈值电压。米勒平台的时间tm满足如下关系式：
其中，Cgd为功率开关管的栅漏电容，Vd为功率开关管关断时的电压。由此可知米勒平台的时间tm与电源电压VDD无关，是一个稳定的量。当所述功率开关管的漏端电压下降到零后，米勒平台区间结束(t4时刻)，所述第四控制信号onpls变为低电平，所述钳位模块27失效，所述预驱动管MNH1的栅极电压上升至VCC，其中，Vset＜VCC＜VDD。同时，所述第三控制信号的反信号up2跳变为高电平信号，所述主驱动上管MNH2导通，驱动电流变大，所述功率开关管的电压迅速上升到达最高电平(t5时刻)，完成整个开通过程。
更具体地，所述第四控制信号onpls为一脉冲信号，其宽度为所述主驱动上管MNH2相对于所述预驱动管MNH1延迟的导通时间。即所述预驱动管MNH1导通时所述第四控制信号onpls起效，此时所述主驱动上管MNH2关断；所述主驱动上管MNH2导通后，所述第四控制信号onpls失效。
关断功率开关管：关断所述预驱动管及所述主驱动上管，随后导通所述主驱动下管，所述功率开关管的栅漏电压迅速下降，随后进过米勒平台后逐渐下降直至所述功率开关管完全关断。
具体地，如图2～图3所示，所述开关逻辑控制信号PWM下降沿到来，经过延时在t6时刻，所述第二控制信号的反信号up1及所述第三控制信号的反信号up2跳变为低电平，所述预驱动管MNH1及所述主驱动上管MNH2关断，经过延时后在t7时刻，所述第一控制信号dn跳变为高电平，所述主驱动下管MHL导通，所述功率开关管的栅极电压迅速下降，所述功率开关管的栅漏电压下降至达到所述功率开关管的阈值电压Vth和过驱动电压Vod之和时(t8时刻)，进入米勒平台，在t9时刻米勒平台结束，所述功率开关管的栅漏电压下降至所述功率开关管的阈值电压Vth，所述功率开关管开始关断，所述功率开关管的栅漏电压不断下降直至所述功率开关管完全关断。
本发明的保护范围不限于本实施例列举的栅极驱动电路及方法，凡是本领域技术人员利用现有技术对本发明所述方案的变形都包括在本发明的保护范围内。
如上所述，本发明的栅极驱动电路及方法，具有以下有益效果：
本发明的栅极驱动电路及方法中引入一个在预驱动管单独导通时间同步的脉冲，在这个时间内，控制预驱动管的栅极电压钳位在固定电位，即使电源电压变化，预驱动管的驱动电流近似为恒流，米勒平台时间、功率开关管漏端的dV/dt，及相应EMI幅度不随电源电压变化，设计选取“合适的驱动能力”变得更为容易，设计裕量变大。
综上所述，本发明提供一种栅极驱动电路及方法，包括：产生非交叠的第一控制信号及第二控制信号的死区时间控制模块；受第一控制信号控制的主驱动下管；对所述第二控制信号进行反相处理的第一反相器；受第二控制信号的反信号控制的预驱动管；产生第三控制信号和第四控制信号的延迟模块；对第三控制信号进行反相处理的第二反相器；受第三控制信号的反信号控制的主驱动上管；钳制预驱动管的栅极电压的钳位模块。导通功率开关管：关断主驱动下管，随后导通预驱动管，同时将所述预驱动管的栅极电压钳制于钳制电压处，随着所述功率开关管的栅漏电压上升，所述功率开关管开始导通，随后进入米勒平台，米勒平台结束后解除对所述预驱动管的栅极电压的钳制，所述预驱动管的栅极电压上升，主驱动上管导通，所述功率开关管的栅漏电压迅速上升，所述功率开关管完全导通；关断功率开关管：关断所述预驱动管及所述主驱动上管，随后导通所述主驱动下管，所述功率开关管的栅漏电压迅速下降，随后进过米勒平台后逐渐下降直至所述功率开关管完全关断。本发明的栅极驱动电路及方法中引入一个在预驱动管单独导通时间同步的脉冲，在这个时间内，控制预驱动管的栅极电压钳位在固定电位，即使电源电压变化，预驱动管的驱动电流近似为恒流，米勒平台时间、功率开关管漏端的dV/dt，及相应EMI幅度不随电源电压变化。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种栅极驱动电路，为功率开关管提供栅极电压，其特征在于，所述栅极驱动电路至少包括：
死区时间控制模块、延迟模块、第一反相器、钳位模块、第二反相器、主驱动下管、预驱动管以及主驱动上管；
所述死区时间控制模块接收开关逻辑控制信号，根据所述开关逻辑控制信号产生非交叠的第一控制信号及第二控制信号；
所述主驱动下管的栅端接收所述第一控制信号，源端接地，漏端作为输出端；
所述第一反相器连接于所述死区时间控制模块的输出端，对所述第二控制信号进行反相处理；
所述预驱动管的栅端接收所述第二控制信号的反信号，漏端连接电源电压，源端与所述主驱动下管的漏端相连；
所述延迟模块接收所述开关逻辑控制信号，并产生第三控制信号和第四控制信号；
所述第二反相器接收所述第三控制信号，并对所述第三控制信号进行反相处理；
所述主驱动上管接收所述第三控制信号的反信号，漏端连接电源电压，源端与所述主驱动下管的漏端相连；
所述钳位模块的一端连接所述第一反相器的输出端，另一端接地，受所述第四控制信号的控制在所述功率开关管的米勒平台时间钳制所述预驱动管的栅极电压，降低电磁干扰的幅度。
2.根据权利要求1所述的栅极驱动电路，其特征在于：所述栅极驱动电路还包括第一电平移位模块及第二电平移位模块，所述第一电平移位模块连接于所述死区时间控制模块的输入端，用于将输入的开关逻辑控制信号的高电平从第一电位移位到所述电源电压；所述第二电平移位模块连接于所述延迟模块及所述第二反相器之间，用于将所述第三控制信号的高电平从第一电位移位到所述电源电压。
3.根据权利要求1所述的栅极驱动电路，其特征在于：所述第一反相器及所述第二反相器包括NMOS管、电阻以及PMOS管；NMOS管的源端接地，漏端连接电阻并作为信号输出端，电阻的另一端连接PMOS管的漏端，PMOS管的源端连接电源电压，NMOS管和PMOS管的栅端作为信号输入端。
4.根据权利要求1所述的栅极驱动电路，其特征在于：所述钳位模块包括稳压管及NMOS管，所述稳压管的阴极连接所述预驱动管的栅端，阳极连接NMOS管的漏端，NMOS管的源端接地，栅端接收所述第四控制信号。
5.根据权利要求1所述的栅极驱动电路，其特征在于：所述主驱动下管、所述预驱动管及所述主驱动上管为NMOS管。
6.根据权利要求1所述的栅极驱动电路，其特征在于：所述主驱动上管的尺寸大于所述预驱动管；所述预驱动管为所述功率开关管提供驱动电流；所述主驱动上管快速拉升所述功率开关管的栅极电压，减小导通损耗。
7.一种栅极驱动方法，应用如权利要求1～6任意一项所述的栅极驱动电路，其特征在于，所述栅极驱动方法包括：
导通功率开关管：关断主驱动下管，随后导通预驱动管，同时将所述预驱动管的栅极电压钳制于钳制电压处，随着所述功率开关管的栅漏电压上升，所述功率开关管开始导通，随后进入米勒平台，米勒平台结束后解除对所述预驱动管的栅极电压的钳制，所述预驱动管的栅极电压上升，主驱动上管导通，所述功率开关管的栅漏电压迅速上升，所述功率开关管完全导通；
关断功率开关管：关断所述预驱动管及所述主驱动上管，随后导通所述主驱动下管，所述功率开关管的栅漏电压迅速下降，随后进过米勒平台后逐渐下降直至所述功率开关管完全关断。
8.根据权利要求7所述的栅极驱动方法，其特征在于：通过一脉冲信号使能钳位模块，对所述预驱动管的栅极电压进行钳制，所述脉冲信号的宽度为所述主驱动上管相对于所述预驱动管延迟导通的时间。
9.根据权利要求7所述的栅极驱动方法，其特征在于：所述钳制电压满足如下关系式：
Vthmnh1＜Vset＜VDD，
其中，Vthmnh1为预驱动管的阈值电压，Vset为钳制电压，VDD为电源电压。
CN201610071350.6A 2016-02-01 2016-02-01 栅极驱动电路及方法 Active CN107026561B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610071350.6A CN107026561B (zh) 2016-02-01 2016-02-01 栅极驱动电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610071350.6A CN107026561B (zh) 2016-02-01 2016-02-01 栅极驱动电路及方法

Publications (2)

Publication Number Publication Date
CN107026561A CN107026561A (zh) 2017-08-08
CN107026561B true CN107026561B (zh) 2019-07-19

Family

ID=59524520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610071350.6A Active CN107026561B (zh) 2016-02-01 2016-02-01 栅极驱动电路及方法

Country Status (1)

Country Link
CN (1) CN107026561B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110048599B (zh) * 2019-05-28 2024-03-01 苏州力生美半导体有限公司 开关电源驱动电路
CN113364251A (zh) * 2020-03-02 2021-09-07 广东美的白色家电技术创新中心有限公司 驱动电路、功率模块及电器设备
CN111446847B (zh) * 2020-05-18 2024-08-02 华源智信半导体(深圳)有限公司 电源变换器、开关管驱动方法与电源系统
CN113972815B (zh) * 2020-07-24 2024-07-05 茂睿芯（深圳）科技有限公司 双通道栅极驱动电路和双通道栅极驱动芯片
CN112165308B (zh) * 2020-08-20 2023-06-02 上海艾为电子技术股份有限公司 边沿控制电路及其驱动方法和电子设备
CN116339432A (zh) * 2023-03-30 2023-06-27 上海瞻芯电子科技有限公司 恒流控制电路及驱动芯片、电子设备
CN116054610B (zh) * 2023-04-03 2023-06-06 西安致芯微电子有限公司 Ac-dc转换器、控制器、驱动系统及驱动方法
CN116191843B (zh) * 2023-04-26 2023-07-25 广东华芯微特集成电路有限公司 栅极驱动电路架构、控制方法及bldc电机驱动电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5477407B2 (ja) * 2012-02-16 2014-04-23 株式会社デンソー ゲート駆動回路
CN102970015B (zh) * 2012-11-01 2015-01-21 电子科技大学 零死区栅极驱动电路
US8970265B2 (en) * 2013-03-14 2015-03-03 Allegro Microsystems, Llc Systems and methods for driving a load under various power conditions
CN203352444U (zh) * 2013-07-26 2013-12-18 武汉大学 一种高效率降压型dc-dc变换器
CN103929162B (zh) * 2014-04-30 2017-09-26 杭州士兰微电子股份有限公司 栅极驱动电路、功率开关电路以及栅极驱动方法

Also Published As

Publication number Publication date
CN107026561A (zh) 2017-08-08

Similar Documents

Publication Publication Date Title
CN107026561B (zh) 栅极驱动电路及方法
CN102983760B (zh) 反激式开关电源系统及其恒流控制器
CN103795260A (zh) 一种非互补反激有源钳位变换器
CN103944402A (zh) 一种零电压开关的它激式推挽变换器的控制方法及变换器
CN101976940A (zh) 开关电源转换器开关管驱动自举电路
CN103904901A (zh) 一种移相全桥变换电路及控制方法
CN103619095A (zh) Led驱动电路
Wang et al. High performance solid-state switches using series-connected SiC-MOSFETs for high voltage applications
Xue et al. A 99%-efficiency 1-MHz 1.6-kW zero-voltage-switching boost converter using normally-off GaN power transistors and adaptive dead-time controlled gate drivers
CN102291002B (zh) 移相全桥电路的控制方法
CN105337504B (zh) 一种混合桥臂式隔离型双向直流变换器及其控制方法
CN102082563A (zh) Igbt驱动器、信号处理方法、电机控制系统、车辆
CN103595226A (zh) 变压器隔离对称互补驱动电路
Wang et al. Design of high temperature gate driver for SiC MOSFET for EV motor drives
CN109962604A (zh) 具有过零检测功能的驱动电路及过零检测方法
CN208158436U (zh) 一种同步整流反激式直流-直流电源转换装置
CN106100295B (zh) 一种基于电荷保持的开关器件驱动电路
CN203590551U (zh) Led驱动电路
CN203590008U (zh) 变压器隔离对称互补驱动电路
RU2628211C1 (ru) Высокочастотный переключатель для компактного модуля преобразователя энергии
CN211701882U (zh) 一种优化分段及关键阈值反馈同步整流控制电路
CN104617780A (zh) 副边有源箝位电路及正激变换器
CN102664530B (zh) 软开关隔离型开关电容调节器
Persson et al. Appliance motor drive performance improvements using 600V GaN cascode FETs
CN102447378B (zh) 一种缓冲开关电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210114

Address after: 214135 -6, Linghu Avenue, Wuxi Taihu international science and Technology Park, Wuxi, Jiangsu, China, 180

Patentee after: China Resources micro integrated circuit (Wuxi) Co., Ltd

Address before: 9-10 / F, building 4 (i.e. building a), 100 Zixiu Road, Minhang District, Shanghai, 201103

Patentee before: CHINA RESOURCES POWTECH (SHANGHAI) Co.,Ltd.