TWI571040B - 上橋電路 - Google Patents

上橋電路 Download PDF

Info

Publication number
TWI571040B
TWI571040B TW104127103A TW104127103A TWI571040B TW I571040 B TWI571040 B TW I571040B TW 104127103 A TW104127103 A TW 104127103A TW 104127103 A TW104127103 A TW 104127103A TW I571040 B TWI571040 B TW I571040B
Authority
TW
Taiwan
Prior art keywords
transistor
upper bridge
type
signal
voltage
Prior art date
Application number
TW104127103A
Other languages
English (en)
Other versions
TW201709657A (zh
Inventor
秦玉龍
林鑫成
林文新
胡鈺豪
Original Assignee
世界先進積體電路股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 世界先進積體電路股份有限公司 filed Critical 世界先進積體電路股份有限公司
Priority to TW104127103A priority Critical patent/TWI571040B/zh
Priority to US14/981,226 priority patent/US9577506B1/en
Application granted granted Critical
Publication of TWI571040B publication Critical patent/TWI571040B/zh
Publication of TW201709657A publication Critical patent/TW201709657A/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Description

上橋電路
本發明係有關於一種具有升壓電壓之切換式轉換 器及其上橋電路，特別係有關於一種利用改良式電晶體作為升壓二極體之上橋電路及其電路佈局方式。
在切換式轉換器的應用中，往往需要單向開關元 件以及電容的輔助，使得上橋電晶體能夠完全導通。第1圖係顯示一切換式轉換器之上橋電路之方塊圖。如第1圖所示，上橋電路100包括上橋驅動器101、上橋電晶體102、電容103以及單向開關元件104。由於輸入電壓VIN大於供應電壓VS，且上橋電晶體102係為N型電晶體，為了維持上橋電晶體102持續導通，需要利用單向開關元件104以及電容103將升壓電壓VB提升至輸入電壓VIN以及供應電壓VS之和。
此外，單向開關元件104除了需要自供應電壓VS 提供電容103足夠的順向電流，單向開關元件104還用以阻隔升壓後之升壓電壓VB至供應電壓VS之反向電流。因此，我們需要一個有效率且能夠整合至積體電路中的單向開關元件104，用以提升電路效率以及降低製造成本。
有鑑於此，本發明提出一種上橋電路，適用於一 切換式轉換器，包括：一位準移位電路、一上橋驅動電路、一 上橋電晶體、一電容以及一主動式二極體。上述位準移位電路包括一第一電晶體，其中上述第一電晶體接收一第一信號而產生一設定信號。上述上橋驅動電路接收一升壓節點之一升壓電壓以及一浮動參考節點之一浮動參考電壓，並根據上述設定信號，輸出一上橋輸出信號。上述上橋電晶體根據上述上橋輸出信號，將一輸入電壓提供至一浮動參考節點。上述電容耦接於上述升壓節點以及上述浮動參考節點之間。上述主動式二極體將一供應電壓提供至上述升壓節點，其中當上述升壓電壓高於上述供應電壓時，上述主動式二極體根據一控制電壓，將上述供應電壓與上述升壓節點隔離，其中上述主動式二極體更包括一第一第一型井區，其中上述第一第一型井區耦接至上述升壓節點，且上述上橋驅動電路係位於上述第一第一型井區。
根據本發明之一實施例，上述主動式二極體係為 一常開電晶體，其中當上述浮動參考節點耦接至一接地端時，上述常開電晶體根據上述控制電壓，決定上述供應電壓對上述電容充電之一順向電流，使得上述電容儲存之一電壓差，其中當上述輸入電壓提供至上述浮動參考節點時，上述升壓電壓係為上述輸入電壓以及上述電壓差之和，上述常開電晶體更根據上述控制電壓，將上述供應電壓以及上述升壓節點隔離。
根據本發明之一實施例，上述第一電晶體之第一 端輸出上述設定信號，上述第一電晶體之第一端係位於一第二第一型井區，其中一P型隔離環係位於上述第一第一型井區以及上述第二第一型井區之間。
根據本發明之一實施例，上述位準移位電路更包 括一第二電晶體。上述第二電晶體接收一第二信號而產生一重置信號，其中上述上橋驅動電路更根據上述第二信號，控制上述上橋電晶體將上述輸入電壓提供至上述浮動參考節點。
根據本發明之一實施例，上述第二電晶體之第一 端輸出上述重置信號，上述第二電晶體之第一端係位於一第三第一型井區，其中上述第二型隔離環係位於上述第一第一型井區以及上述第三第一型井區之間。
根據本發明之一實施例，上述主動式二極體係為 一第一型常開電晶體，上述第一電晶體以及第二電晶體係為一第一型常閉型電晶體。
根據本發明之一實施例，上述第一型常開電晶體 係為一第一型空乏型電晶體以及一第一型接面場效電晶體之一者，上述第一型常閉型電晶體係為一第一型增強型電晶體。
根據本發明之一實施例，上橋電路更包括一控制 邏輯，上述控制邏輯接收上述供應電壓，並根據一輸入信號產生上述第一信號以及上述第二信號，其中上述第一信號以及上述第二信號係位於上述供應電壓以及上述接地端之一接地位準之間。
根據本發明之一實施例，上述位準移位電路更包 括：一第一電阻性元件以及一第二電阻性元件。上述第一電阻性元件耦接於上述升壓節點以及上述第一電晶體之間，用以產生上述設定信號。上述第二電阻性元件耦接於上述升壓節點以及上述第二電晶體之間，用以產生上述重置信號。上述第一電阻性元件以及上述第二電阻性元件係位於上述第一第一型井 區中。上述上橋驅動電路更包括：一上橋控制電路以及一上橋驅動器。上述上橋控制電路接收上述設定信號以及上述重置信號而產生一上橋驅動信號。上述上橋驅動器根據上述上橋驅動信號，控制上述上橋電晶體將上述輸入電壓提供至上述浮動參考節點。
根據本發明之一實施例，上述上橋驅動器更包 括：一P型電晶體以及一N型電晶體。上述P型電晶體閘極端接收上述上橋驅動信號，源極端耦接至上述升壓節點，汲極端輸出上述上橋輸出信號，其中上述上橋輸出信號用以控制上述上橋電晶體將上述輸入電壓提供至上述浮動參考節點。上述N型電晶體閘極端接收上述上橋驅動信號，源極端耦接至上述浮動參考節點，汲極端輸出上述上橋輸出信號。
100、700‧‧‧上橋電路
101、722‧‧‧上橋驅動器
102、203、740‧‧‧上橋電晶體
103、211、301、401、731‧‧‧電容
104、212‧‧‧單向開關元件
200‧‧‧切換式電路
201‧‧‧控制邏輯
202、720‧‧‧上橋驅動電路
204‧‧‧下橋驅動電路
205‧‧‧下橋電晶體
206、710‧‧‧位準移位電路
210、300、400、730‧‧‧升壓裝置
302‧‧‧蕭特基二極體
402‧‧‧基體絕緣二極體
502‧‧‧主動式二極體
60、732‧‧‧常開電晶體
600‧‧‧半導體基板
602‧‧‧磊晶層
604‧‧‧N型之井區
606‧‧‧P型之主體區
608‧‧‧P型之接觸區
610‧‧‧N型之接觸區
612‧‧‧N型之接觸區
614‧‧‧場絕緣層
616‧‧‧閘極結構
618‧‧‧閘絕緣層
620‧‧‧導電源極電極
622‧‧‧導電閘極電極
624‧‧‧導電汲極電極
626‧‧‧層間介電層
630‧‧‧N+摻雜區
632‧‧‧P+摻雜區
711‧‧‧第一電晶體
712‧‧‧第一電阻性元件
713‧‧‧第二電晶體
714‧‧‧第二電阻性元件
721‧‧‧上橋控制電路
801‧‧‧P型電晶體
802‧‧‧N型電晶體
90‧‧‧佈局結構
900‧‧‧第一裝置
901‧‧‧第一導電電極
902‧‧‧第一P+摻雜層
903‧‧‧第一P型井區
904‧‧‧第一P型埋層
905‧‧‧第一P型磊晶層
906‧‧‧第一閘極導電電極
907‧‧‧第一閘極結構
908‧‧‧第二導電電極
909‧‧‧第一N+摻雜區
910‧‧‧第一P型摻雜區
911、1001‧‧‧第一N型井區
912‧‧‧第一N型深井區
920、1040‧‧‧區塊
930‧‧‧第二裝置
931‧‧‧第三導電電極
932‧‧‧第二P+摻雜層
933‧‧‧第二N+摻雜層
934‧‧‧第二P型井區
935‧‧‧第二P型埋層
936‧‧‧第二P型磊晶層
937‧‧‧第二閘極導電電極
938‧‧‧第二閘極結構
939‧‧‧第四導電電極
940‧‧‧第三N+摻雜區
941‧‧‧第二P型摻雜區
942、1002‧‧‧第二N型井區
943‧‧‧第二N型深井區
950‧‧‧P型隔離環
990‧‧‧P型基板
1000‧‧‧電路佈局
1003‧‧‧第三N型井區
1004‧‧‧第一P型隔離環
1005‧‧‧第二P型隔離環
1010‧‧‧第一半導體裝置
1020‧‧‧第二半導體裝置
1030‧‧‧第三半導體裝置
N1‧‧‧陽極端
N2‧‧‧陰極端
NB‧‧‧升壓節點
NF‧‧‧浮動參考節點
SET‧‧‧設定信號
RST‧‧‧重置信號
SHD‧‧‧上橋驅動信號
SHO‧‧‧上橋輸出信號
SLD‧‧‧下橋驅動信號
SLO‧‧‧下橋輸出信號
SIN‧‧‧輸入信號
S1‧‧‧第一信號
S2‧‧‧第二信號
VB‧‧‧升壓電壓
VC‧‧‧控制電壓
VF‧‧‧浮動參考電壓
VIN‧‧‧輸入電壓
VS‧‧‧供應電壓
第1圖係顯示一切換式轉換器之上橋電路之方塊圖；第2圖係顯示根據本發明之一實施例所述之切換式電路之方塊圖；第3圖係顯示根據本發明之一實施例所述之升壓裝置之電路圖；第4圖係顯示根據本發明之另一實施例所述之升壓裝置之電路圖；第5圖係顯示根據本發明之另一實施例所述之升壓裝置之電路圖；第6圖係顯示依據本發明之一實施例所述之常開電晶體之 剖面圖；第7圖係顯示根據本發明之一實施例所述之第2圖之上橋電路之電路圖；第8圖係顯示根據本發明之一實施例所述之第7圖之上橋驅動器722之電路圖；第9圖係顯示根據本發明之一實施例所述之第7圖之位準移位電路710、上橋驅動電路720、以及常開電晶體732之佈局結構之剖面圖；以及第10圖係顯示根據本發明之一實施例所述之第7圖之位準移位電路710、上橋驅動電路720、以及常開電晶體732之電路佈局之示意圖。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特例舉一較佳實施例，並配合所附圖式，來作詳細說明如下：以下將介紹係根據本發明所述之較佳實施例。必須要說明的是，本發明提供了許多可應用之發明概念，在此所揭露之特定實施例，僅是用於說明達成與運用本發明之特定方式，而不可用以侷限本發明之範圍。
第2圖係顯示根據本發明之一實施例所述之切換式電路之方塊圖。如第2圖所示，切換式電路200包括控制邏輯201、上橋驅動電路202、上橋電晶體203、下橋驅動電路204、下橋電晶體205、位準移位電路206以及升壓裝置210，其中輸入電壓VIN係大於供應電壓VS。根據本發明之一實施例，上橋 驅動電路202、上橋電晶體203、位準移位電路206以及升壓裝置210係對應至第1圖之上橋電路100。
根據本發明之一實施例，切換式電路200係為一半 橋驅動電路(half bridge driver)；根據本發明之另一實施例，切換式電路200係為切換式降壓轉換器；根據本發明之其他實施例，切換式電路200係為其他切換式電路，其中輸入電壓VIN係大於供應電壓VS。
如第2圖所示，控制邏輯201接收供應電壓VS之供 應，並根據輸入信號SIN產生第一信號S1以及第二信號S2至位準移位電路206。位準移為電路206操作於升壓電壓VB以及接地端之接地電壓之間，並將位於供應電壓VS以及接地電壓之間的第一信號S1以及第二信號S2，轉換至位於升壓電壓VB以及浮動參考電壓VF之間的設定信號SET以及重置信號RST。
上橋驅動電路202接收升壓節點NB之升壓電壓VB 以及浮動參考節點NF之浮動參考電壓VF之供應，並根據轉換之設定信號SET以及重置信號RST而產生上橋輸出信號SHO，用以控制上橋電晶體203將輸入電壓VIN提供至浮動參考節點NF。根據本發明之一實施例，上橋輸出信號SHO之電壓位準係位於上述升壓電壓VB以及上述浮動參考電壓VF之間。
控制邏輯201更產生下橋驅動信號SLD至下橋驅動 電路204。下橋驅動電路204接收供應電壓VS之供應，並根據下橋驅動信號SLD而產生下橋輸出信號SLO，用以控制下橋電晶體205，用以控制下橋電晶體205之動作。根據本發明之一實施例，當下橋驅動電路204利用下橋輸出信號SLO而控制下橋電 晶體205導通時，上橋驅動電路202利用上橋輸出信號SHO控制上橋電晶體203不導通，浮動參考節點NF係經由下橋電晶體205而耦接至接地端，使得浮動參考電壓VF係為0V。上橋驅動電路202以及下橋驅動電路204，將於下文中加以詳細說明。
根據本發明之另一實施例，當下橋驅動電路204控 制下橋電晶體205不導通時，上橋驅動電路202控制上橋電晶體203導通而將輸入電壓VIN提供至浮動參考節點NF，使得浮動參考電壓VF係等於輸入電壓VIN。由於上橋電晶體203以及下橋電晶體205係為相同的元件，為了維持上橋電晶體203與下橋電晶體205皆具有相同的閘極-源極跨壓，因此利用升壓裝置210將升壓電壓VB升壓至供應電壓VS以及輸入電壓VIN之和。
如第2圖所示，升壓裝置210包括電容211以及單向 開關元件212。電容211耦接於升壓節點NB以及浮動參考節點NF之間。單向開關元件212耦接於供應電壓VS以及升壓節點NB之間，根據本發明之一實施例，當升壓電壓VB小於供應電壓VS時，單向開關元件212將供應電壓VS提供至升壓節點NB。
根據本發明之另一實施例，當升壓電壓VB高於供 應電壓VS時，單向開關元件212將供應電壓VS與升壓節點NB隔離，以避免過高的升壓電壓VB回灌至供應電壓VS，而將其他的電路損毀。升壓裝置210將於下文中，詳細說明。
第3圖係顯示根據本發明之一實施例所述之升壓 裝置之電路圖。如第3圖所示，升壓裝置300包括電容301以及蕭特基二極體302，其中蕭特基二極體302包括陽極端N1以及陰極端N2。陽極端N1接收供應電壓VS，陰極端N2耦接至升壓節 點NB。與第2圖相比，單向開關元件212替換為蕭特基二極體302。
根據本發明之一實施例，當浮動參考節點NF耦接 至接地端時，供應電壓VS大於升壓電壓VB，蕭特基二極體302導通，使得供應電壓VS對電容301充電，電容301儲存之電壓差係為供應電壓VS。當輸入電壓VIN經由第2圖之上橋電晶體203提供至浮動參考節點NF時，浮動參考節點VF係等於輸入電壓VIN。由於電容301儲存之電壓差係為供應電壓VS，使得升壓電壓VB係為供應電壓VS以及輸入電壓VIN之和。
為了增加蕭特基二極體302對電容301之順向電 流，蕭特基二極體302之金屬以及摻雜層之接觸面積需要增加，然而增加了金屬以及摻雜層之接觸面積後，蕭特基二極體302之反向電流隨之增加，使得當升壓電壓VB大於供應電壓VS時，蕭特基二極體302無法有效隔離升壓電壓VB以及供應電壓VS。因此，儘管蕭特基二極體302能夠作為單向開關元件212之應用，但是由於蕭特基二極體302本身物理特性的限制，而使得蕭特基二極體302的效能有所限制。
第4圖係顯示根據本發明之另一實施例所述之升 壓裝置之電路圖。如第4圖所示，升壓裝置400包括電容401以及基體絕緣二極體402，其中基體絕緣二極體402包括陽極端N1以及陰極端N2，其中陽極端N1接收供應電壓VS，陰極端N2耦接至升壓節點NB。與第2圖相比，單向開關元件212替換為基體絕緣二極體402。
儘管基體絕緣二極體402能夠提供較蕭特基二極 體302更好的隔離效果，但是由於基體絕緣二極體402係位於P型基體之上，在基體絕緣二極體402順向導通的時候，供應電壓VS提供至電容401的順向電流中，有部份的電流會經由P型基體流失而造成功率損耗。
第5圖係顯示根據本發明之另一實施例所述之升 壓裝置之電路圖。如第5圖所示，升壓裝置500包括電容501以及主動式二極體502，其中主動式二極體502耦接於供應電壓VS以及升壓節點NB之間，並接收控制電壓VC之控制。與第2圖相比，單向開關元件212替換為主動式二極體502。
根據本發明之一實施例，主動式二極體502係為一 N型空乏型電晶體。根據本發明之另一實施例，主動式二極體502係為N型接面場效電晶體。根據本發明之另一實施例，主動式二極體502亦可為一P型空乏型電晶體或一P型接面場效電晶體。根據本發明之其他實施例，主動式二極體502係為目前已經發明以及尚未發明的常開(normally-ON)電晶體。
第6圖係顯示依據本發明之一實施例所述之常開 電晶體之剖面圖。常開電晶體60為一N型裝置，且包括P型之一半導體基板600與設置於此半導體基板600上之一磊晶層(epitaxial layer)602。根據本發明之另一實施例，常開電晶體60係為一P型裝置，在此N型裝置僅用以說明之用。於磊晶層602上設置有一閘極結構616與一場絕緣層614。閘絕緣層618係設置於閘極結構616與場絕緣層614之間。閘絕緣層618之一部延伸並覆蓋了場絕緣層614之一部。
再者，於閘極結構616之兩側之磊晶層602內分 別設置有P型之主體區606與N型之井區604。N型之井區604係設置於半導體基板600與磊晶層602兩者之內。P型之接觸區608與鄰近之N型之接觸區610共同形成了位於主體區606內之一源極區。N型之接觸區612形成了位於井區604內之一汲極區。再者，於井區604內設置有一P+摻雜區632且其朝向主體區606延伸至井區604之外。常開電晶體60更包括堆疊於P+摻雜區632上之一N+摻雜區630。N+摻雜區630亦設置於井區604內且朝向主體區606延伸至井區604之外。於部分實施例中，此些N+摻雜區630與P+摻雜區632可經過延伸而交疊於主體區606之一部，但未接觸源極區608/610。於部分實施例中，N+摻雜區630以及P+摻雜區632可延伸至井區604之外但並未交疊於主體區606。
再者，常開電晶體60更包括電性連結於P型接觸 區608與N型接觸區610之一導電源極電極620。一導電汲極電極624係電性連結於N型接觸區612。一導電閘極電極622係電性連結於閘極結構616。藉由層間介電層626的設置以覆蓋導電源極電極620、導電閘極電極622以及導電汲極電極624。
第7圖係顯示根據本發明之一實施例所述之第2圖 之上橋電路之電路圖。如第7圖所示，上橋電路700包括位準移位電路710、上橋驅動電路720、升壓裝置730以及上橋電晶體740。根據本發明之一實施例，第7圖所示之位準移位電路710以及上橋驅動電路720僅用以舉例說明本發明，亦可為用以接收第2圖之第一信號S1以及第二信號S2而驅動第2圖之上橋電 晶體203之其他任意的電路。
根據本發明之一實施例，位準移位電路710包括第 一電晶體711、第一電阻性元件712、第二電晶體713以及第二電阻性元件714，其中一電晶體711以及第二電晶體712係為常閉型電晶體。根據本發明之一實施例，第一電晶體711以及第二電晶體712係為N型增強型電晶體。根據本發明之另一實施例，第一電晶體711以及第二電晶體712係為P型增強型電晶體，並且位準移為電路710必須對應修改，在此僅以N型電晶體用以說明之用。
第一電晶體711以及第一電阻性元件712根據第2 圖之控制邏輯201所發出之第一信號S1，產生設定信號SET，其中設定信號SET之高邏輯位準係為升壓電壓VB，低邏輯位準係為浮動參考電壓VF。同樣的，第二電晶體713以及第二電阻性元件714根據第2圖之控制邏輯201所發出之第二信號S2，產生重置信號RST，其中重置信號RST之高邏輯位準係為升壓電壓VB，低邏輯位準係為浮動參考電壓VF。
上橋驅動電路720接收升壓電壓VB以及浮動參考 電壓VF之供應，更包括上橋控制電路721以及上橋驅動器722。 上橋控制電路721根據位準移位電路710所產生之設定信號SET以及重置信號RST，產生上橋驅動信號SHD。上橋驅動器722根據上橋驅動信號SHD，產生上橋輸出信號SHO，上述上橋輸出信號SHO用以控制上橋電晶體740將輸入電壓VIN提供至浮動參考節點NF。
升壓裝置730用以將升壓電壓VB升壓至供應電壓 VS以及輸入電壓VIN之和，其中升壓裝置730包括電容731以及常開電晶體732。常開電晶體732包括陽極端N1以及陰極端N2，陽極端N1用以接收供應電壓VS而陰極端N2耦接至升壓節點NB。常開電晶體732更根據控制電壓VC，控制供應電壓VS對電容731之順向電流，當升壓電壓VB高於供應電壓VS時，常開電晶體732也根據控制電壓VC控制升壓電壓VB對供應電壓VS之反向電流。
第8圖係顯示根據本發明之一實施例所述之第7圖 之上橋驅動器722之電路圖。如第8圖所示，上橋驅動器800包括P型電晶體801以及N型電晶體802。P型電晶體801之閘極端接收上橋驅動信號SHD，源極端耦接至升壓節點NB，汲極端輸出上橋輸出信號SHO。N型電晶體802之閘極端接收上橋驅動信號SHD，源極端耦接至浮動參考節點NF，汲極端輸出上橋輸出信號SHO。
第9圖係顯示根據本發明之一實施例所述之第7圖 之位準移位電路710、上橋驅動電路720、以及常開電晶體732之佈局結構之剖面圖。根據本發明之一實施例，佈局結構90係以第一電晶體711以及第二電晶體712係為N型增強型電晶體，而常開電晶體732係為N型空乏型電晶體為例所示之剖面圖。根據本發明之另一實施例，第一電晶體711以及第二電晶體712亦可為P型增強型電晶體，而常開電晶體732亦可為P型空乏型電晶體。如第9圖所示，佈局結構90包括第7圖之位準移位電路710、上橋驅動電路720以及常開電晶體732。
如第9圖所示，第一裝置900以及第二裝置930皆位 於P型基板990之上，第一裝置900包括第一導電電極901、第一P+摻雜層902、第一P型井區903、第一P型埋層904、第一P型磊晶層(epitaxial layer)905、第一閘極導電電極906、第一閘極結構907、第二導電電極908、第一N+摻雜區909、第一P型摻雜區(PTOP)910、第一N型井區911以及第一N型深井區912。
如第9圖所示，第一P型磊晶層905以及第一N型深 井區912設置於P型基板990之上，第一P型埋層904設置於第一P型磊晶層905之上，且第一P型井區903設置於第一P型埋層904之上。第一P+摻雜層902設置於第一P型井區903之上且耦接至第一導電電極901。第一閘極導電電極906耦接至第一閘極結構907。第一N型井區911設置於第一N型深井區912之上，第一N+摻雜區909以及第一P型摻雜區910係設置於第一N型井區911之上，並且第一N+摻雜區909耦接至第二導電電極908，其中第一P型摻雜區910用以降低表面電場。
根據本發明之一實施例，第一裝置900對應至第7 圖之常開電晶體732。因此，第一導電電極901係為第7圖之常開電晶體732之陽極端N1，用以接收供應電壓VS，第二導電電極908係為第7圖之常開電晶體732之陰極端N2，用以耦接至升壓節點NB，第一閘極導電電極906用以接收控制電壓VC。
由於第二導電電極908係耦接至升壓節點NB，因此 第7圖之上橋驅動電路720以及位準移位電路710之第一電阻性元件712以及第二電阻性元件714皆位於第一N型井區911中，亦即區塊920內。根據本發明之另一實施例，區塊920內亦可放置用以接收第2圖之第一信號S1以及第二信號S2而驅動第2圖之 上橋電晶體203之其他任意的電路。
第二裝置930包括第三導電電極931、第二P+摻雜 層932、第二N+摻雜層933、第二P型井區934、第二P型埋層935、第二P型磊晶層936、第二閘極導電電極937、第二閘極結構938、第四導電電極939、第三N+摻雜區940、第二P型摻雜區(PTOP)941、第二N型井區942以及第二N型深井區943。
第二裝置930與第一裝置900之差異在於，第二P+ 摻雜層932以及第二N+摻雜層933設置於第二P型井區934之上，且第二P+摻雜層932以及第二N+摻雜層933相互相鄰。根據本發明之一實施例，第二裝置930對應至第7圖之第一電晶體711。因此，第三導電電極931係為第7圖之第一電晶體711之源極端而耦接至接地端，第四導電電極939係為第7圖之第一電晶體711之汲極端，用以輸出設定信號SET。第二閘極導電電極937係為第一電晶體711之閘極端，用以接收第一信號S1。
根據本發明之另一實施例，第二裝置930對應至第 7圖之第二電晶體713。因此，第三導電電極931係為第7圖之第二電晶體713之源極端而耦接至接地端，第四導電電極939係為第7圖之第二電晶體713之汲極端，用以輸出重置信號RST。第二閘極導電電極937係為第二電晶體713之閘極端，用以接收第二信號S2。
根據本發明之一實施例，由於第二導電電極908以 及第四導電電極939係位於不同電位，因此P型隔離環940係位於第一N型井區911與第二N型井區942之間以及第一N型深井區912與第二N型深井區943之間，用以隔離第一N型井區911以 及第二N型井區942，且隔離第一N型深井區912以及第二N型深井區943。
第10圖係顯示根據本發明之一實施例所述之第7 圖之位準移位電路710、上橋驅動電路720、以及常開電晶體732之電路佈局之示意圖。如第10圖所示，電路佈局1000包括第一N型井區1001、第二N型井區1002、第三N型井區1003、第一P型隔離環1004以及第二P型隔離環1005，其中第一半導體裝置1010對應至第7圖之常開電晶體732，第二半導體裝置1020對應至第7圖之第一電晶體711，第三半導體裝置1030對應至第7圖之第二電晶體713。
根據本發明之一實施例，由於第一半導體裝置 1010對應至常開電晶體732，因此第一N型井區1001對應至第9圖之第一N型井區911，且耦接至第7圖之升壓節點NB。由於第10圖係為俯視圖，因此第9圖之第一N型深井區912被第一N型井區1001覆蓋而不在此顯示。
第一N型井區1001之區塊1010係對應至第9圖之區 塊920，根據本發明之一實施例，區塊1010用以放置第7圖之第7圖之上橋驅動電路720以及位準移位電路710之第一電阻性元件712以及第二電阻性元件714。根據本發明之另一實施例，區塊920內亦可放置用以接收第2圖之第一信號S1以及第二信號S2而驅動第7圖之上橋電晶體740之其他任意的電路。
根據本發明之一實施例，由於第一半導體裝置 1020係對應至第7圖之第一電晶體711且第二半導體裝置1030係對應至第7圖之第二電晶體713，並且第9圖之第二裝置930係 為第一電晶體711或第二電晶體713，因此第二N型井區1002係對應至第一電晶體711之第二N型井區942，而第三N型井區1003係對應至第二電晶體713之第二N型井區942。
根據本發明之一實施例，第一P型隔離環1004用以 隔離第一N型井區1001以及第二N型井區1002，第二P型隔離環1005用以隔離第一N型井區1001以及第三N型井區1003。也就是，第一P型隔離環1004用以隔離對應至常開電晶體732之陰極端N1之第一N型井區1001以及對應至第一電晶體711之汲極端之第二N型井區1002；第二P型隔離環1005用以隔離對應至常開電晶體732之陰極端N1之第一N型井區1001以及對應至第二電晶體713之汲極端之第三N型井區1003。
根據本發明之一實施例，電路佈局1000係為一圓 形。根據本發明之另一實施例，電路佈局1000係為一矩形。根據本發明之其他實施例，電路佈局1000係為任意之幾何圖形。
由於第2圖之單向開關元件212為蕭特基二極體以 及基體絕緣二極體時，單向開關元件212一直無法整合至積體電路中。當單向開關元件212利用常開電晶體實現時，單向開關元件212即可與上橋驅動電路202以及位準移位電路206整合於積體電路中。
根據本發明之一實施例，當單向開關元件212係為 N型空乏型電晶體或N型接面場效電晶體時，上橋驅動電路202以及部份的位準移位電路206可放置於單向開關元件212之N型井區，使得上橋電路之電路佈局並不會因此而增加面積，因此製造成本得以降低。此外，使用常開電晶體之單向開關元件212 能夠以控制電壓VC調整順向電流，電路效能亦隨之提升。
以上敘述許多實施例的特徵，使所屬技術領域中具有通常知識者能夠清楚理解本說明書的形態。所屬技術領域中具有通常知識者能夠理解其可利用本發明揭示內容為基礎以設計或更動其他製程及結構而完成相同於上述實施例的目的及/或達到相同於上述實施例的優點。所屬技術領域中具有通常知識者亦能夠理解不脫離本發明之精神和範圍的等效構造可在不脫離本發明之精神和範圍內作任意之更動、替代與潤飾。
90‧‧‧佈局結構
900‧‧‧第一裝置
901‧‧‧第一導電電極
902‧‧‧第一P+摻雜層
903‧‧‧第一P型井區
904‧‧‧第一P型埋層
905‧‧‧第一P型磊晶層
906‧‧‧第一閘極導電電極
907‧‧‧第一閘極結構
908‧‧‧第二導電電極
909‧‧‧第一N+摻雜區
910‧‧‧第一P型摻雜區
911‧‧‧第一N型井區
912‧‧‧第一N型深井區
920‧‧‧區塊
930‧‧‧第二裝置
931‧‧‧第三導電電極
932‧‧‧第二P+摻雜層
933‧‧‧第二N+摻雜層
934‧‧‧第二P型井區
935‧‧‧第二P型埋層
936‧‧‧第二P型磊晶層
937‧‧‧第二閘極導電電極
938‧‧‧第二閘極結構
939‧‧‧第四導電電極
940‧‧‧第三N+摻雜區
941‧‧‧第二P型摻雜區
942‧‧‧第二N型井區
943‧‧‧第二N型深井區
950‧‧‧P型隔離環
990‧‧‧P型基板

Claims (10)

  1. 一種上橋電路，適用於一切換式轉換器，包括：一位準移位電路，包括一第一電晶體，其中上述第一電晶體接收一第一信號而產生一設定信號；一上橋驅動電路，接收一升壓節點之一升壓電壓以及一浮動參考節點之一浮動參考電壓，並根據上述設定信號，輸出一上橋輸出信號；一上橋電晶體，根據上述上橋輸出信號，將一輸入電壓提供至一浮動參考節點；一電容，耦接於上述升壓節點以及上述浮動參考節點之間；以及一主動式二極體，將一供應電壓提供至上述升壓節點，其中當上述升壓電壓高於上述供應電壓時，上述主動式二極體根據一控制電壓，將上述供應電壓與上述升壓節點隔離，其中上述主動式二極體更包括一第一第一型井區，其中上述第一第一型井區耦接至上述升壓節點，且上述上橋驅動電路係位於上述第一第一型井區。
  2. 如申請專利範圍第1項所述之上橋電路，其中上述主動式二極體係為一常開電晶體，其中當上述浮動參考節點耦接至一接地端時，上述常開電晶體根據上述控制電壓，決定上述供應電壓對上述電容充電之一順向電流，使得上述電容儲存之一電壓差，其中當上述輸入電壓提供至上述浮動參考節點時，上述升壓電壓係為上述輸入電壓以及上述電壓差之和，上述常開電晶體更根據上述控制電壓，將上述 供應電壓以及上述升壓節點隔離。
  3. 如申請專利範圍第1項所述之上橋電路，其中上述第一電晶體之第一端輸出上述設定信號，上述第一電晶體之第一端係位於一第二第一型井區，其中一第二型隔離環係位於上述第一第一型井區以及上述第二第一型井區之間。
  4. 如申請專利範圍第3項所述之上橋電路，其中上述位準移位電路更包括：一第二電晶體，接收一第二信號而產生一重置信號，其中上述上橋驅動電路更根據上述第二信號，控制上述上橋電晶體將上述輸入電壓提供至上述浮動參考節點。
  5. 如申請專利範圍第4項所述之上橋電路，其中上述第二電晶體之第一端輸出上述重置信號，上述第二電晶體之第一端係位於一第三第一型井區，其中上述第二型隔離環係位於上述第一第一型井區以及上述第三第一型井區之間。
  6. 如申請專利範圍第5項所述之上橋電路，其中上述主動式二極體係為一第一型常開電晶體，其中上述第一電晶體以及第二電晶體係為一第一型常閉型電晶體。
  7. 如申請專利範圍第6項所述之上橋電路，其中上述第一型常開電晶體係為一第一型空乏型電晶體以及一第一型接面場效電晶體之一者，上述第一型常閉型電晶體係為一第一型增強型電晶體。
  8. 如申請專利範圍第5項所述之上橋電路，更包括：一控制邏輯，接收上述供應電壓，並根據一輸入信號產生上述第一信號以及上述第二信號，其中上述第一信號以及 上述第二信號係位於上述供應電壓以及一接地端之一接地位準之間。
  9. 如申請專利範圍第6項所述之上橋電路，其中上述位準移位電路更包括：一第一電阻性元件，耦接於上述升壓節點以及上述第一電晶體之間，用以產生上述設定信號；以及一第二電阻性元件，耦接於上述升壓節點以及上述第二電晶體之間，用以產生上述重置信號，其中上述第一電阻性元件以及上述第二電阻性元件係位於上述第一第一型井區中，其中上述上橋驅動電路更包括：一上橋控制電路，接收上述設定信號以及上述重置信號而產生一上橋驅動信號；以及一上橋驅動器，根據上述上橋驅動信號，控制上述上橋電晶體將上述輸入電壓提供至上述浮動參考節點。
  10. 如申請專利範圍第9項所述之上橋電路，其中上述上橋驅動器更包括：一P型電晶體，閘極端接收上述上橋驅動信號，源極端耦接至上述升壓節點，汲極端輸出上述上橋輸出信號，其中上述上橋輸出信號用以控制上述上橋電晶體將上述輸入電壓提供至上述浮動參考節點；以及一N型電晶體，閘極端接收上述上橋驅動信號，源極端耦接至上述浮動參考節點，汲極端輸出上述上橋輸出信號。
TW104127103A 2015-08-20 2015-08-20 上橋電路 TWI571040B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104127103A TWI571040B (zh) 2015-08-20 2015-08-20 上橋電路
US14/981,226 US9577506B1 (en) 2015-08-20 2015-12-28 High-side circuits with modified diode and layout placement thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104127103A TWI571040B (zh) 2015-08-20 2015-08-20 上橋電路

Publications (2)

Publication Number Publication Date
TWI571040B true TWI571040B (zh) 2017-02-11
TW201709657A TW201709657A (zh) 2017-03-01

Family

ID=58017798

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104127103A TWI571040B (zh) 2015-08-20 2015-08-20 上橋電路

Country Status (2)

Country Link
US (1) US9577506B1 (zh)
TW (1) TWI571040B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI618243B (zh) * 2017-06-23 2018-03-11 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US10229907B1 (en) 2017-09-08 2019-03-12 Vanguard International Semiconductor Corporation Semiconductor device and method for manufacturing the same
TWI778333B (zh) * 2019-01-30 2022-09-21 台達電子工業股份有限公司 封裝結構以及製造方法
CN111049382B (zh) * 2019-12-31 2021-09-14 广州金升阳科技有限公司 Buck控制电路及其控制方法
CN111415932B (zh) * 2020-03-30 2022-10-04 电子科技大学 高压自举二极管复合器件结构
US20240106318A1 (en) * 2022-09-22 2024-03-28 Qualcomm Incorporated High-side n-type power transistor gate driving techniques without a bootstrap capacitor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200845544A (en) * 2007-05-08 2008-11-16 Richtek Technology Corp Charging circuit for bootstrap capacitor and integrated driver circuit using same
TW201145775A (en) * 2010-06-07 2011-12-16 Richtek Technology Corp Control circuit of switching regulator and control method thereof and transistor device therefor
US20130002313A1 (en) * 2004-01-28 2013-01-03 Renesas Electronics Corporation Switching power supply device and a semiconductor integrated circuit
TW201424233A (zh) * 2012-12-06 2014-06-16 Anpec Electronics Corp 靴帶式直流至直流轉換器
TW201505341A (zh) * 2013-07-19 2015-02-01 Upi Semiconductor Corp 電源轉換器的驅動器及其驅動控制方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353345B1 (en) * 2000-04-04 2002-03-05 Philips Electronics North America Corporation Low cost half bridge driver integrated circuit with capability of using high threshold voltage DMOS
JP4397602B2 (ja) * 2002-05-24 2010-01-13 三菱電機株式会社 半導体装置
KR101578782B1 (ko) * 2009-04-23 2015-12-21 페어차일드코리아반도체 주식회사 전력 반도체 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130002313A1 (en) * 2004-01-28 2013-01-03 Renesas Electronics Corporation Switching power supply device and a semiconductor integrated circuit
TW200845544A (en) * 2007-05-08 2008-11-16 Richtek Technology Corp Charging circuit for bootstrap capacitor and integrated driver circuit using same
TW201145775A (en) * 2010-06-07 2011-12-16 Richtek Technology Corp Control circuit of switching regulator and control method thereof and transistor device therefor
TW201424233A (zh) * 2012-12-06 2014-06-16 Anpec Electronics Corp 靴帶式直流至直流轉換器
TW201505341A (zh) * 2013-07-19 2015-02-01 Upi Semiconductor Corp 電源轉換器的驅動器及其驅動控制方法

Also Published As

Publication number Publication date
US9577506B1 (en) 2017-02-21
US20170054357A1 (en) 2017-02-23
TW201709657A (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
TWI571040B (zh) 上橋電路
US9673319B2 (en) Power semiconductor transistor with improved gate charge
JP2009021461A (ja) 半導体装置
JP2004047937A5 (zh)
TW201409666A (zh) 三維高壓閘極驅動器積體電路及其製備方法
US9369038B2 (en) Semiconductor integrated circuit and power supply circuit
CN105702668B (zh) 同步开关变换器及用于同步开关变换器的集成半导体开关器件
TW201616602A (zh) 半導體元件及其操作方法以及抑制漏電的結構
JP2009206284A (ja) 半導体装置
TWI566509B (zh) 切換式轉換器以及升壓裝置
JP2007288774A (ja) 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
US9093523B2 (en) Switching element and a diode being connected to a power source and an inductive load
JP2012124207A (ja) 半導体装置
JP6413467B2 (ja) 半導体装置
TW201824539A (zh) 高電壓積體電路的高電壓終端結構
CN106487220B (zh) 切换式转换器以及升压装置
CN106663658B (zh) 半导体集成电路
US6798181B2 (en) Voltage supply circuit for reducing power loss through a ground connection
US8294215B2 (en) Low voltage power supply
CN110556373A (zh) 整流器器件
CN111969050B (zh) 半导体装置及其驱动方法
KR100902596B1 (ko) 반도체 소자와 그의 제조방법 및 반도체 소자를 이용한변압회로
CN106487206B (zh) 上桥电路
CN110767751B (zh) 功率半导体器件
JP2009111112A (ja) 可変容量ダイオード