CN111969050B - 半导体装置及其驱动方法 - Google Patents

半导体装置及其驱动方法 Download PDF

Info

Publication number
CN111969050B
CN111969050B CN202010411873.7A CN202010411873A CN111969050B CN 111969050 B CN111969050 B CN 111969050B CN 202010411873 A CN202010411873 A CN 202010411873A CN 111969050 B CN111969050 B CN 111969050B
Authority
CN
China
Prior art keywords
region
voltage
drain
gate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010411873.7A
Other languages
English (en)
Other versions
CN111969050A (zh
Inventor
田中贯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111969050A publication Critical patent/CN111969050A/zh
Application granted granted Critical
Publication of CN111969050B publication Critical patent/CN111969050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供降低了尾电流的半导体装置。半导体装置(3)具有第1结型场效应晶体管(5)。第1结型场效应晶体管(5)包含第1导电型的漂移层(21)、第1导电型的第1源极区域(27a)、第2导电型的第1栅极区域(25a)、第1导电型的第1漏极区域(28a)、第2导电型的半导体区域(36)、以及控制电极(38)。第1源极区域(27a)设置于半导体区域(36)中。控制电极(38)与半导体区域(36)电连接。

Description

半导体装置及其驱动方法
技术领域
本发明涉及半导体装置及其驱动方法。
背景技术
日本特表平11-501500号公报(专利文献1)公开了具有自举电容器、结型场效应晶体管(JFET)的半桥驱动电路。该JFET包含n阱区域、作为n+区域的源极区域、作为n+区域的漏极区域、以及作为p+区域的栅极区域。源极区域、栅极区域及漏极区域设置于n阱区域内。JFET的漏极区域与自举电容器连接。
发明内容
在专利文献1所公开的结型场效应晶体管中产生尾电流。本发明就是鉴于上述课题而提出的，其目的在于，提供降低了尾电流的半导体装置及其驱动方法。
本发明的半导体装置具有第1结型场效应晶体管。第1结型场效应晶体管包含第1导电型的漂移层、第1导电型的第1源极区域、与第1导电型不同的第2导电型的第1栅极区域、第1导电型的第1漏极区域、以及第2导电型的半导体区域。第1栅极区域、第1漏极区域和半导体区域形成于漂移层的第1主面内且彼此远离。第1源极区域形成于漂移层的第1主面内，并且设置于半导体区域中。第1栅极区域设置于第1源极区域和第1漏极区域之间且远离与第1主面相反侧的漂移层的第2主面。
本发明的半导体装置的驱动方法具有：在施加于第1漏极电极的漏极电压小于施加于第1源极电极的源极电压时，在控制电极施加比漏极电压小的第1控制电压，使第1源极区域和漂移层之间产生穿通。本发明的半导体装置的驱动方法还具有：在漏极电压比源极电压大时，在控制电极施加与源极电压相等的第2控制电压。
通过结合附图进行理解的、与本发明相关的以下的详细说明，会使本发明的上述及其它目的、特征、方案以及优点变得明确。
附图说明
图1是实施方式1涉及的半导体装置的一个应用例即半导体开关元件的驱动电路的电路图。
图2是实施方式1涉及的半导体装置的概略平面图。
图3是实施方式1及实施方式2涉及的半导体装置的图2及图15所示的剖面线III-III处的概略部分放大剖面图。
图4是实施方式1及实施方式2涉及的半导体装置的图2及图15所示的剖面线IV-IV处的概略部分放大剖面图。
图5(A)是表示实施方式1及对比例的与半导体装置电连接的自举电容器的电压(自举电压)的波形的图。图5(B)是表示实施方式1及对比例的半导体装置的漏极电压Vd的波形的图。
图6是实施方式1及对比例的半导体装置的漏极电压Vd的波形的图5(B)的区域VI的概略局部放大图。
图7是表示对比例的半导体装置(Vg<Vd<Vso)的动作的图。
图8是表示对比例的半导体装置(Vg<Vso<Vd<Vd1)的动作的图。
图9是表示对比例的半导体装置(Vg<Vso<Vd1≤Vd)的动作的图。
图10是表示实施方式1的半导体装置(Vg<Vd<Vso、Vd≤VBSCU且Vp<Vd)的动作的图。
图11是表示实施方式1的半导体装置(Vg<VBSCU<Vd<Vso且Vp＝Vd)的动作的图。
图12是表示实施方式1的半导体装置(Vg<Vso<Vd<Vd1且Vp＝Vso)的动作的图。
图13是表示实施方式1的半导体装置(Vg<Vso<Vd1≤Vd且Vp＝Vso)的动作的图。
图14是表示实施方式1及对比例的在半导体装置流动的电流I与Vd之间的关系的图。
图15是实施方式2涉及的半导体装置的概略平面图。
图16是实施方式2涉及的半导体装置所包含的第1结型场效应晶体管的概略局部放大平面图。
图17是实施方式2涉及的半导体装置所包含的第2结型场效应晶体管的概略局部放大平面图。
图18是实施方式2涉及的半导体装置(Vg<Vso<Vd1≤Vd且Vp＝Vso)的图15所示的剖面线XVIII-XVIII处的概略部分放大剖面图。
具体实施方式
下面，对本发明的实施方式进行说明。另外，对相同的结构标注相同的参照标号，不重复其说明。
实施方式1.
参照图1，对实施方式1的半导体装置3(参照图2至图4)的一个应用例即开关元件(高电位侧开关元件16、低电位侧开关元件17)的驱动电路1进行说明。
高电位侧开关元件16和低电位侧开关元件17也可以彼此半桥连接。高电位侧开关元件16及低电位侧开关元件17例如为绝缘栅型双极晶体管(IGBT)或金属氧化物半导体场效应晶体管(MOSFET)。也可以是二极管16d与高电位侧开关元件16并联连接。也可以是二极管17d与低电位侧开关元件17并联连接。
驱动电路1包含具有接地电压(0V)的接地7、具有电源电压VCC的电源8、电阻9、结型场效应晶体管(第1结型场效应晶体管5及第2结型场效应晶体管6)、逻辑电路11、电平转换器12、高电位侧栅极驱动器13、低电位侧栅极驱动器14、以及自举电容器15。
逻辑电路11与接地7、电源8连接。电源电压VCC和接地电压被供给至逻辑电路11。电平转换器12和低电位侧栅极驱动器14与逻辑电路11连接。高电位侧栅极驱动器13与电平转换器12连接。高电位侧栅极驱动器13包含VB端子、VS端子、以及VHO端子。VB端子的电压例如为高电位侧浮动电源绝对电压VB。VS端子的电压例如为高电位侧浮动电源偏移电压VS。VB端子的电压和VS端子的电压之间的电压差(VB-VS)例如为高电位侧浮动电源电压。VHO端子的电压例如为高电位侧输出电压VHO。低电位侧栅极驱动器14包含VLO端子。VLO端子的电压例如为低电位侧输出电压VLO。
结型场效应晶体管(第1结型场效应晶体管5及第2结型场效应晶体管6)的源极电极S(第1源极电极32a及第2源极电极32b)经由电阻9与电源8连接。电源电压VCC经由电阻9被供给至结型场效应晶体管(第1结型场效应晶体管5及第2结型场效应晶体管6)的源极电极S。
结型场效应晶体管(第1结型场效应晶体管5及第2结型场效应晶体管6)的漏极电极D(第1漏极电极33a及第2漏极电极33b)与自举电容器15电连接。自举电容器15与高电位侧栅极驱动器13的VB端子、VS端子连接。高电位侧栅极驱动器13的VB端子和VS端子之间的电位差为自举电容器15的电压(自举电压VBSC)。高电位侧栅极驱动器13的VHO端子与高电位侧开关元件16的栅极电极连接。高电位侧输出电压VHO被施加于高电位侧开关元件16的栅极电极。
低电位侧栅极驱动器14的VLO端子与低电位侧开关元件17的栅极电极连接。低电位侧输出电压VLO被施加于低电位侧开关元件17的栅极电极。低电位侧栅极驱动器14将低电位侧输出电压VLO供给至低电位侧开关元件17的栅极电极，对低电位侧开关元件17进行控制。
在低电位侧开关元件17为接通状态时，结型场效应晶体管(第1结型场效应晶体管5及第2结型场效应晶体管6)为接通状态，对自举电容器15进行充电。高电位侧开关元件16为断开状态。在低电位侧开关元件17为断开状态时，结型场效应晶体管(第1结型场效应晶体管5及第2结型场效应晶体管6)为断开状态。自举电容器15进行放电。高电位侧栅极驱动器13基于自举电压VBSC输出高电位侧输出电压VHO。高电位侧栅极驱动器13将高电位侧输出电压VHO供给至高电位侧开关元件16的栅极电极，使高电位侧开关元件16的栅极进行动作。高电位侧开关元件16为接通状态。
参照图2至图4，对本实施方式的半导体装置3进行说明。半导体装置3主要具有第1结型场效应晶体管5。也可以是半导体装置3还具有第2结型场效应晶体管6。
如图3所示，第1结型场效应晶体管5包含第1导电型的漂移层21、第1导电型的第1源极区域27a、与第1导电型不同的第2导电型的第1栅极区域25a、第1导电型的第1漏极区域28a、以及第2导电型的半导体区域36。在本实施方式中，第1导电型为n型，第2导电型为p型。也可以是第1导电型为p型，第2导电型为n型。漂移层21、第1源极区域27a、第1栅极区域25a、第1漏极区域28a及半导体区域36是由硅、氮化镓、碳化硅那样的半导体材料形成的。
漂移层21也可以设置于第2导电型的半导体衬底20之上。漂移层21设置于半导体衬底20之上是指漂移层21与半导体衬底20接触、或漂移层21设置于半导体衬底20的上方。漂移层21具有第1主面21a、与第1主面21a相反侧的第2主面21b。例如，第1主面21a可以远离半导体衬底20，且第2主面21b可以接近半导体衬底20。在漂移层21的第1主面21a的俯视观察时，第2导电型的外周层22设置于漂移层21的外周。外周层22也可以设置于半导体衬底20之上。
第1漏极区域28a形成于漂移层21内。第1漏极区域28a形成于漂移层21的第1主面21a内。第1漏极区域28a远离漂移层21的第2主面21b。
半导体区域36形成于漂移层21内。半导体区域36形成于漂移层21的第1主面21a内。半导体区域36远离漂移层21的第2主面21b。
第1源极区域27a形成于漂移层21的第1主面21a内。第1源极区域27a设置于半导体区域36中。第1源极区域27a被半导体区域36包围。第1源极区域27a远离漂移层21的第2主面21b。
第1栅极区域25a形成于漂移层21内。第1栅极区域25a形成于漂移层21的第1主面21a内。第1栅极区域25a设置于第1源极区域27a(半导体区域36)与第1漏极区域28a之间。
第1栅极区域25a远离漂移层21的第2主面21b。在漂移层21的第2主面21b与第1栅极区域25a之间形成第1导电型的沟道区域21c。沟道区域21c为处于第1源极区域27a和第1漏极区域28a之间，并且处于漂移层21的第2主面21b和第1栅极区域25a之间的漂移层21的一部分。沟道区域21c的宽度(沟道宽度)是通过漂移层21的第2主面21b和第1栅极区域25a之间的间隔给出的。
第1栅极区域25a、第1漏极区域28a和半导体区域36彼此远离。第1栅极区域25a、第1漏极区域28a和第1源极区域27a(半导体区域36)彼此远离。也可以在漂移层21的第1主面21a之上设置绝缘膜30。绝缘膜30例如为二氧化硅膜或氮化硅膜。
第1结型场效应晶体管5还包含第1源极电极32a、第1栅极电极31a、第1漏极电极33a、以及控制电极38。第1源极电极32a与第1源极区域27a电连接。第1源极电极32a也可以将绝缘膜30贯穿。第1栅极电极31a与第1栅极区域25a电连接。第1栅极电极31a也可以将绝缘膜30贯穿，与设置于第1栅极区域25a中的第2导电型的第1栅极接触区域26a连接。第1漏极电极33a与第1漏极区域28a电连接。第1漏极电极33a也可以将绝缘膜30贯穿。
控制电极38与半导体区域36电连接。控制电极38也可以将绝缘膜30贯穿，与设置于半导体区域36中的第2导电型的接触区域37连接。
如图4所示，第2结型场效应晶体管6包含漂移层21、第1导电型的第2源极区域27b、第2导电型的第2栅极区域25b、以及第1导电型的第2漏极区域28b。第2源极区域27b、第2栅极区域25b、第2漏极区域28b是由硅、氮化镓、碳化硅那样的半导体材料形成的。
第2漏极区域28b形成于漂移层21内。第2漏极区域28b形成于漂移层21的第1主面21a内。第2漏极区域28b远离漂移层21的第2主面21b。
第2源极区域27b形成于漂移层21内。第2源极区域27b形成于漂移层21的第1主面21a内。第2源极区域27b远离漂移层21的第2主面21b。
第2栅极区域25b形成于漂移层21内。第2栅极区域25b形成于漂移层21的第1主面21a内。第2栅极区域25b设置于第2源极区域27b与第2漏极区域28b之间。第2栅极区域25b、第2漏极区域28b和第2源极区域27b彼此远离。
第2栅极区域25b远离漂移层21的第2主面21b。在漂移层21的第2主面21b与第2栅极区域25b之间形成第1导电型的沟道区域21d。沟道区域21d为处于第2源极区域27b和第2漏极区域28b之间，且处于漂移层21的第2主面21b和第2栅极区域25b之间的漂移层21的一部分。沟道区域21d的宽度(沟道宽度)是通过漂移层21的第2主面21b和第2栅极区域25b之间的间隔给出的。
半导体区域36被选择性地设置于第1结型场效应晶体管5及第2结型场效应晶体管6中的第1结型场效应晶体管5。半导体区域36没有设置于第2结型场效应晶体管6。半导体区域36远离第2结型场效应晶体管6。半导体区域36远离第2源极区域27b。
第2结型场效应晶体管6还包含第2源极电极32b、第2栅极电极31b、以及第2漏极电极33b。第2源极电极32b与第2源极区域27b电连接。第2源极电极32b也可以将绝缘膜30贯穿。第2栅极电极31b与第2栅极区域25b电连接。第2栅极电极31b也可以将绝缘膜30贯穿，与设置于第2栅极区域25b中的第2导电型的第2栅极接触区域26b连接。第2漏极电极33b与第2漏极区域28b电连接。第2漏极电极33b也可以将绝缘膜30贯穿。
第2结型场效应晶体管6与第1结型场效应晶体管5并联地配置。半导体装置3也可以具有多个第1结型场效应晶体管5、多个第2结型场效应晶体管6。第1结型场效应晶体管5的数量也可以与第2结型场效应晶体管6的数量相等。第1结型场效应晶体管5的数量也可以比第2结型场效应晶体管6的数量多。第1结型场效应晶体管5的数量也可以比第2结型场效应晶体管6的数量少。也可以交替地配置多个第1结型场效应晶体管5和多个第2结型场效应晶体管6。
第1栅极区域25a和第2栅极区域25b彼此连接，形成栅极区域25(参照图2)。第1栅极区域25a为第1结型场效应晶体管5所包含的栅极区域25的第1部分。第2栅极区域25b为第2结型场效应晶体管6所包含的栅极区域25的第2部分。在漂移层21的第1主面21a的俯视观察时，栅极区域25将漂移层21区分为与第1源极区域27a及第2源极区域27b接近的第1漂移层部分、与第1漏极区域28a及第2漏极区域28b接近的第2漂移层部分。在漂移层21的第1主面21a的俯视观察时，栅极区域25也可以具有闭环的形状。
第1栅极接触区域26a和第2栅极接触区域26b彼此连接，形成栅极接触区域26(参照图2)。第1栅极区域26a为第1结型场效应晶体管5所包含的栅极接触区域26的第1部分。第2栅极区域25b为第2结型场效应晶体管6所包含的栅极接触区域26的第2部分。在漂移层21的第1主面21a的俯视观察时，栅极接触区域26将漂移层21区分为与第1源极区域27a及第2源极区域27b接近的第1漂移层部分、与第1漏极区域28a及第2漏极区域28b接近的第2漂移层部分。在漂移层21的第1主面21a的俯视观察时，栅极接触区域26也可以具有闭环的形状。
第1漏极区域28a和第2漏极区域28b彼此连接，形成漏极区域28(参照图2)。第1漏极区域28a为第1结型场效应晶体管5所包含的漏极区域28的第1部分。第2漏极区域28b为第2结型场效应晶体管6所包含的漏极区域28的第2部分。在漂移层21的第1主面21a的俯视观察时，漏极区域28也可以具有闭环的形状。在漂移层21的第1主面21a的俯视观察时，漏极区域28也可以配置于栅极区域25的内侧。在漂移层21的第1主面21a的俯视观察时，第1源极区域27a、第2源极区域27b、半导体区域36、接触区域37也可以配置于栅极区域25的外侧。
如图2所示，半导体装置3还具有与第1漏极区域28a接近的高电位侧区域23、与第1源极区域27a接近的低电位侧区域24。高电位侧区域23包含高电位侧栅极驱动器13(参照图1)。低电位侧区域24包含低电位侧栅极驱动器14(参照图1)。
在漂移层21的第1主面21a的俯视观察时，高电位侧区域23也可以配置于漏极区域28的内侧。在漂移层21的第1主面21a的俯视观察时，高电位侧区域23也可以被漏极区域28包围。在漂移层21的第1主面21a的俯视观察时，高电位侧区域23也可以被漂移层21包围。在漂移层21的第1主面21a的俯视观察时，高电位侧区域23也可以被栅极区域25包围。在漂移层21的第1主面21a的俯视观察时，低电位侧区域24也可以配置于漂移层21的外侧。
在漂移层21的第1主面21a的俯视观察时，第1结型场效应晶体管5及第2结型场效应晶体管6也可以配置于高电位侧区域23和低电位侧区域24之间。在漂移层21的第1主面21a的俯视观察时，高电位侧区域23也可以配置于第1结型场效应晶体管5及第2结型场效应晶体管6的内侧。在漂移层21的第1主面21a的俯视观察时，高电位侧区域23也可以被第1结型场效应晶体管5和第2结型场效应晶体管6包围。在漂移层21的第1主面21a的俯视观察时，低电位侧区域24也可以配置于第1结型场效应晶体管5及第2结型场效应晶体管6的外侧。
参照图5至图14，一边与对比例的半导体装置进行比较，一边对本实施方式的半导体装置3的驱动方法及作用进行说明。
如图7至图9所示，对比例的半导体装置具有与本实施方式的半导体装置3相同的结构，但在以下方面不同。对比例的半导体装置仅具有第2结型场效应晶体管6，不具有第1结型场效应晶体管5。即，对比例的半导体装置不具有第2导电型的半导体区域36、接触区域37、控制电极38。就对比例的半导体装置而言，在漂移层21的第1主面21a的俯视观察时，第2源极区域27b、第2源极电极32b、第2栅极区域25b、第2栅极接触区域26b、第2栅极电极31b、第2漏极区域28b及第2漏极电极33b各自具有闭环的形状。
在对比例的半导体装置的一个例子中，在第2栅极电极31b施加0V的栅极电压Vg。在第2源极电极32b施加比栅极电压Vg大的源极电压Vso。在第2漏极电极33b施加比栅极电压Vg大的漏极电压Vd。
如图7所示，首先，在第2漏极电极33b施加比源极电压Vso小且比栅极电压Vg大的漏极电压Vd。由于源极电压Vso比漏极电压Vd大，因此电流I从第2源极区域27b流向第2漏极区域28b(充电电流ICHG)(图14的状态A及状态B)。充电电流ICHG流入与第2漏极电极33b电连接的自举电容器15。自举电容器15被充电。自举电容器15的电压(自举电压VBSC)上升(参照图5(A))，漏极电压Vd也上升(参照图5(B))。
如图5所示，在自举电容器15的充电完成，低电位侧开关元件17从接通状态切换为断开状态，并且高电位侧开关元件16从断开状态切换为接通状态时，自举电容器15的基准电压迅速地上升为高电位侧浮动电源偏移电压VS。因此，与自举电容器15电连接的结型场效应晶体管(第1结型场效应晶体管5及第2结型场效应晶体管6)的漏极电极D(第1漏极电极33a及第2漏极电极33b)的漏极电压Vd也迅速地上升。
如图9所示，漏极电压Vd上升，超过源极电压Vso而变得大于或等于Vd1。在由第1导电型的漂移层21和第2导电型的第2栅极区域25b形成的pn结施加大的反向偏置电压。在第1导电型的漂移层21和第2导电型的第2栅极区域25b之间形成的耗尽区域40b在漂移层21扩展。由于漏极电压Vd大于或等于Vd1，因此耗尽区域40b在整个沟道区域21d扩展开。Vd1为耗尽区域40b到达漂移层21的第2主面21b时的漏极电压Vd。这样，将第2源极区域27b和第2漏极区域28b之间的电流I的流动截断(图14的状态D)。
但是，如图8所示，存在漏极电压Vd比源极电压Vso大且比Vd1小的期间T(图6)。在该期间T中，耗尽区域40b没有到达漂移层21的第2主面21b。由于漏极电压Vd比源极电压Vso大，因此电流I(尾电流It)从第2漏极区域28b流向第2源极区域27b(图14的状态C)。就对比例的半导体装置而言，在期间T(图6)中，产生大的通断损耗。
相对于此，就本实施方式的半导体装置3而言，与对比例相比第2结型场效应晶体管6的数量或面积减少，并且还设置有第1结型场效应晶体管5。在半导体装置3的一个例子中，在第1栅极电极31a及第2栅极电极31b施加0V的栅极电压Vg。在第1源极电极32a及第2源极电极32b施加比栅极电压Vg大的源极电压Vso。在第1漏极电极33a及第2漏极电极33b施加比栅极电压Vg大的漏极电压Vd。本实施方式的半导体装置3所包含的第2结型场效应晶体管6与对比例的半导体装置所包含的第2结型场效应晶体管6相同地进行动作。相对于此，本实施方式的半导体装置3所包含的第1结型场效应晶体管5如下所述进行动作。
如图10所示，首先，在第1漏极电极33a施加比源极电压Vso小且比栅极电压Vg大的漏极电压Vd。在控制电极38施加比漏极电压Vd小的控制电压Vp。在由第1导电型的漂移层21和第2导电型的半导体区域36形成的pn结施加反向偏置电压。在第1导电型的漂移层21和第2导电型的半导体区域36之间形成的耗尽区域41在半导体区域36扩展。并且，在由第1导电型的第1源极区域27a和第2导电型的半导体区域36形成的pn结施加反向偏置电压。在第1导电型的第1源极区域27a和第2导电型的半导体区域36之间形成的耗尽区域42在半导体区域36扩展。
耗尽区域41和耗尽区域42彼此连接，在第1源极区域27a和漂移层21之间产生穿通。因此，电流I(充电电流ICHG)从第1源极区域27a通过沟道区域21c流向第1漏极区域28a(图14的状态A)。充电电流ICHG流入与第1漏极电极33a电连接的自举电容器15。自举电容器15被充电。自举电容器15的电压(自举电压VBSC)上升(参照图5(A))，漏极电压Vd也上升(参照图5(B))。
如图5所示，在自举电容器15的充电完成，低电位侧开关元件17从接通状态切换为断开状态，高电位侧开关元件16从断开状态切换为接通状态时，自举电容器15的基准电压迅速地上升为高电位侧浮动电源偏移电压VS。因此，与自举电容器15电连接的结型场效应晶体管(第1结型场效应晶体管5及第2结型场效应晶体管6)的漏极电极D(第1漏极电极33a及第2漏极电极33b)的漏极电压Vd也迅速地上升。
如图11所示，漏极电压Vd上升，变得小于源极电压Vso且超过自举下限电压VBSCU。此时，也可以在控制电极38施加与漏极电压Vd相等的控制电压Vp(图14的状态B)。自举下限电压VBSCU为能够实现高电位侧开关元件16(参照图1)中的正常栅极动作的自举电容器15的电压(自举电压VBSC)的下限。根据以下理由，在漏极电压Vd小于源极电压Vso且超过自举下限电压VBSCU时，通过使控制电压Vp从小于漏极电压Vd变化为漏极电压Vd，能够以更短的时间，从状态A(图10及图14)转变为状态C(图12及图14)。
状态A(图10及图14)中的控制电压Vp(<Vd)与状态C(图12及图14)中的控制电压Vp(＝Vso)之间的差大，从状态A(图10及图14)中的控制电压Vp(<Vd)直接切换为状态C(图12及图14)中的控制电压Vp(＝Vso)要花费长的时间。相对于此，状态A(图10及图14)中的控制电压Vp(<Vd)与状态B(图11及图14)中的控制电压Vp(＝Vd)之间的差更小。状态B(图11及图14)中的控制电压Vp(＝Vd)与状态C(图12及图14)中的控制电压Vp(＝Vso)之间的差更小。因此，能够以更短的时间，从状态A(图10及图14)中的控制电压Vp(<Vd)切换为状态B(图11及图14)中的控制电压Vp(＝Vd)。能够以更短的时间，从状态B(图11及图14)中的控制电压Vp(＝Vd)切换为状态C(图12及图14)中的控制电压Vp(＝Vso)。
另外，根据以下理由，在漏极电压Vd小于源极电压Vso且超过自举下限电压VBSCU时，在控制电极38施加与漏极电压Vd相等的控制电压Vp也没有问题。
由于控制电压Vp与漏极电压Vd相等，因此没有在形成于第1导电型的漂移层21和第2导电型的半导体区域36之间的pn结施加反向偏置电压。耗尽区域41几乎没有在半导体区域36扩展。在形成于第1导电型的第1源极区域27a和第2导电型的半导体区域36之间的pn结施加的反向偏置电压减少。半导体区域36处的耗尽区域42的扩展少于状态A(参照图10及图14)中的耗尽区域42的扩展。耗尽区域41与耗尽区域42彼此远离，消除了第1源极区域27a和漂移层21之间的穿通。
在形成于第1导电型的第1源极区域27a和第2导电型的半导体区域36之间的pn结施加反向偏置电压。因此，该pn结阻止在第1源极区域27a和第1漏极区域28a之间流动电流I。自举电压VBSC没有进一步上升。但是，漏极电压Vd超过自举下限电压VBSCU。因此，利用超过自举下限电压VBSCU的自举电压VBSC，能够实现高电位侧开关元件16(参照图1)中的正常的栅极动作。
如图12所示，漏极电压Vd进一步上升，变得比源极电压Vso大且比Vd1小(图6所示的期间T)。此时，控制电压Vp与源极电压Vso相等(图14的状态C)。在形成于第1导电型的漂移层21和第2导电型的半导体区域36之间的pn结施加的反向偏置电压减少。半导体区域36处的耗尽区域41的扩展少于状态A(参照图10及图14)中的耗尽区域41的扩展。没有在形成于第1导电型的第1源极区域27a和第2导电型的半导体区域36之间的pn结施加反向偏置电压。耗尽区域42几乎没有在半导体区域36扩展。耗尽区域41与耗尽区域42彼此远离，不会产生第1源极区域27a和漂移层21之间的穿通。
在形成于第1导电型的漂移层21和第2导电型的半导体区域36之间的pn结施加反向偏置电压。因此，该pn结阻止尾电流It从第1漏极区域28a流向第1源极区域27a(图14的状态C)。本实施方式的半导体装置能够使期间T(参照图6)中产生的通断损耗降低。
如图13所示，漏极电压Vd进一步上升，超过源极电压Vso而变得大于或等于Vd1。在由第1导电型的漂移层21和第2导电型的第2栅极区域25b形成的pn结施加大的反向偏置电压。在第1导电型的漂移层21和第2导电型的第1栅极区域25a之间形成的耗尽区域40a在漂移层21扩展。由于漏极电压Vd大于或等于Vd1，因此耗尽区域40a在整个沟道区域21c扩展开。Vd1为耗尽区域40a到达漂移层21的第2主面21b时的漏极电压Vd。这样，将第1源极区域27a和第1漏极区域28a之间的电流I的流动截断(图14的状态D)。
并且，在图13及图14所示的状态D中，在形成于第1导电型的漂移层21和第2导电型的半导体区域36之间的pn结施加反向偏置电压。因此，该pn结也阻止在第1源极区域27a和第1漏极区域28a之间流动电流I。
对本实施方式的半导体装置3及其驱动方法的效果进行说明。
本实施方式的半导体装置3具有第1结型场效应晶体管5。第1结型场效应晶体管5包含第1导电型的漂移层21、第1导电型的第1源极区域27a、与第1导电型不同的第2导电型的第1栅极区域25a、第1导电型的第1漏极区域28a、第2导电型的半导体区域36。第1结型场效应晶体管5还包含第1源极电极32a、第1栅极电极31a、第1漏极电极33a、控制电极38。第1源极电极32a与第1源极区域27a电连接。第1栅极电极31a与第1栅极区域25a电连接。第1漏极电极33a与第1漏极区域28a电连接。控制电极38与半导体区域36电连接。第1栅极区域25a、第1漏极区域28a和半导体区域36形成于漂移层21的第1主面21a内且彼此远离。第1源极区域27a形成于漂移层21的第1主面21a内，并且设置于半导体区域36中。第1栅极区域25a设置于第1源极区域27a和第1漏极区域28a之间且远离与第1主面21a相反侧的漂移层21的第2主面21b。
即使施加于第1漏极电极33a的漏极电压Vd比施加于第1源极电极32a的源极电压Vso大且小于Vd1，也在形成于第1导电型的漂移层21和第2导电型的半导体区域36之间的pn结施加反向偏置电压。该pn结在漏极电压Vd比源极电压Vso大且小于Vd1的期间T(图6)中，阻止尾电流It从第1漏极区域28a流向第1源极区域27a。半导体装置3能够降低尾电流It。
本实施方式的半导体装置3还具有与第1结型场效应晶体管5并联地配置的第2结型场效应晶体管6。第2结型场效应晶体管6包含漂移层21、第1导电型的第2源极区域27b、第2导电型的第2栅极区域25b、第1导电型的第2漏极区域28b。第2结型场效应晶体管6包含第2源极电极32b、第2栅极电极31b、第2漏极电极33b。第2源极电极32b与第2源极区域27b电连接。第2栅极电极31b与第2栅极区域25b电连接。第2漏极电极33b与第2漏极区域28b电连接。第2源极区域27b、第2栅极区域25b和第2漏极区域28b形成于漂移层21的第1主面21a内且彼此远离。第2栅极区域25b设置于第2源极区域27b和第2漏极区域28b之间且远离漂移层21的第2主面21b。半导体区域36被选择性地设置于第1结型场效应晶体管5及第2结型场效应晶体管6中的第1结型场效应晶体管5。
这样，不包含第2导电型的半导体区域36的第2结型场效应晶体管6与第1结型场效应晶体管5并联地配置。因此，半导体装置3的接通电阻减少。
就本实施方式的半导体装置3而言，第1栅极区域25a和第2栅极区域25b彼此连接，形成栅极区域25。在漂移层21的第1主面21a的俯视观察时，栅极区域25将漂移层21区分为与第1源极区域27a及第2源极区域27b接近的第1漂移层部分、与第1漏极区域28a及第2漏极区域28b接近的第2漂移层部分。因此，半导体装置3能够降低尾电流It。
本实施方式的半导体装置3还具有与第1漏极区域28a接近的高电位侧区域23、与第1源极区域27a接近的低电位侧区域24。高电位侧区域23包含高电位侧栅极驱动器13，在低电位侧区域24包含低电位侧栅极驱动器14。因此，能够在半导体装置3紧凑地集成第1结型场效应晶体管5、高电位侧栅极驱动器13。
本实施方式的半导体装置3的驱动方法具有：在施加于第1漏极电极33a的漏极电压Vd小于施加于第1源极电极32a的源极电压Vso时，在控制电极38施加比漏极电压Vd小的第1控制电压(控制电压Vp)，使第1源极区域27a和漂移层21之间产生穿通。本实施方式的半导体装置3的驱动方法具有：在漏极电压Vd比源极电压Vso大时，在控制电极38施加与源极电压Vso相等的第2控制电压(控制电压Vp)。
即使施加于第1漏极电极33a的漏极电压Vd比施加于第1源极电极32a的源极电压Vso大且小于Vd1，也在形成于第1导电型的漂移层21和第2导电型的半导体区域36之间的pn结施加反向偏置电压。该pn结在漏极电压Vd比源极电压Vso大且小于Vd1的期间T(图6)中，阻止尾电流It从第1漏极区域28a流向第1源极区域27a。本实施方式的半导体装置3的驱动方法能够降低尾电流It。另外，在漏极电压Vd小于源极电压Vso时，在第1源极区域27a和漂移层21之间产生穿通。因此，在漏极电压Vd小于源极电压Vso时，本实施方式的半导体装置3的驱动方法能够使电流I(充电电流ICHG)从第1源极区域27a流向第1漏极区域28a。
本实施方式的半导体装置3的驱动方法具有：在施加于第1漏极电极33a的漏极电压Vd小于施加于第1源极电极32a的源极电压Vso且小于或等于自举下限电压VBSCU时，在控制电极38施加比漏极电压Vd小的第1控制电压(控制电压Vp)，使第1源极区域27a和漂移层21之间产生穿通。本实施方式的半导体装置3的驱动方法具有：在漏极电压Vd小于源极电压Vso且超过自举下限电压VBSCU时，在控制电极38施加与漏极电压Vd相等的第3控制电压(控制电压Vp)。本实施方式的半导体装置3的驱动方法具有：在漏极电压Vd比源极电压Vso大时，在控制电极38施加与源极电压Vso相等的第2控制电压(控制电压Vp)。高电位侧栅极驱动器13与自举电容器15、高电位侧开关元件16(参照图1)电连接。自举电容器15与第1漏极电极33a电连接。自举下限电压VBSCU为能够实现高电位侧开关元件16(参照图1)中的正常栅极动作的自举电容器15的电压的下限。
因此，在漏极电压Vd比源极电压Vso大且小于Vd1的期间T(图6)中，阻止了尾电流It从第1漏极区域28a流向第1源极区域27a。本实施方式的半导体装置3的驱动方法能够降低尾电流It。在漏极电压Vd小于源极电压Vso且小于或等于自举下限电压VBSCU时，本实施方式的半导体装置3的驱动方法能够使电流I(充电电流ICHG)从第1源极区域27a流向第1漏极区域28a。并且，本实施方式的半导体装置3的驱动方法能够以更短的时间，将施加于控制电极38的控制电压Vp从比漏极电压Vd小的第1控制电压切换为与源极电压Vso相等的第2控制电压。根据本实施方式的半导体装置3的驱动方法，半导体装置3能够以更短的时间进行驱动，能够以更高的频率进行工作。
实施方式2.
参照图15至图18，对实施方式2的半导体装置3b进行说明。本实施方式的半导体装置3b主要具有第1结型场效应晶体管5b、第2结型场效应晶体管6b。本实施方式的第1结型场效应晶体管5b及第2结型场效应晶体管6b具有与实施方式1的第1结型场效应晶体管5及第2结型场效应晶体管6相同的结构，但主要在以下方面不同。
如图15所示，就第1结型场效应晶体管5b及第2结型场效应晶体管6b而言，第1栅极区域25a与第2栅极区域25b通过漂移层21而彼此远离。如图16所示，从第1漏极区域28a流向第1源极区域27a的电流I(充电电流ICHG)不仅通过处于第1栅极区域25a的下方的漂移层21，还通过处于第1栅极区域25a和第2栅极区域25b之间的漂移层21。因此，半导体装置3b(第1结型场效应晶体管5b)的接通电阻减少。
如图15及图17所示，在漂移层21的第1主面21a的俯视观察时，第2栅极区域25b将第2源极区域27b包围。在第2栅极区域25b延伸至漂移层21的外缘的情况下，第2栅极区域25b至少将第2源极区域27b的三侧包围。在第2栅极区域25b没有延伸至漂移层21的外缘的情况下，第2栅极区域25b将第2源极区域27b的四侧包围。因此，在漏极电压Vd大于或等于Vd1时，将第2源极区域27b与漏极区域28(第1漏极区域28a及第2漏极区域28b)之间的电流I的流动截断。
此外，在漏极电压Vd大于或等于Vd1时，在形成于第1导电型的漂移层21和第2导电型的半导体区域36之间的pn结施加反向偏置电压。该pn结阻止在第1源极区域27a和第1漏极区域28a之间流动电流I。因此，第1栅极区域25a也可以不将第1源极区域27a(半导体区域36)包围。在本实施方式的变形例中，第1栅极区域25a也可以将第1源极区域27a(半导体区域36)包围。
如图18所示，彼此相邻的第1栅极区域25a与第2栅极区域25b之间的间隔G小于漂移层21的第2主面21b与第1栅极区域25a之间的间隔(即，沟道区域21c的宽度)的两倍，且小于漂移层21的第2主面21b与第2栅极区域25b之间的间隔(即，沟道区域21d的宽度)的两倍。因此，在漏极电压Vd大于或等于Vd1时，耗尽区域40a、40b在整个沟道区域21c、21d扩展开，在第1栅极区域25a与第2栅极区域25b之间的整个漂移层21扩展开。在漏极电压Vd大于或等于Vd1时，将源极区域(第1源极区域27a及第2源极区域27b)与漏极区域28(第1漏极区域28a及第2漏极区域28b)之间的电流I的流动截断。
本实施方式的半导体装置3b的驱动方法与实施方式1的半导体装置3的驱动方法相同。本实施方式的半导体装置3b的驱动方法与实施方式1的半导体装置3的驱动方法的效果相同。
对本实施方式的半导体装置3b的效果进行说明。
就本实施方式的半导体装置3b而言，第1栅极区域25a和第2栅极区域25b彼此远离。在漂移层21的第1主面21a的俯视观察时，第2栅极区域25b将第2源极区域27b包围。因此，半导体装置3b(第1结型场效应晶体管5b)的接通电阻减少。在漏极电压Vd大于或等于Vd1时，将第2源极区域27b与漏极区域28(第1漏极区域28a及第2漏极区域28b)之间的电流I的流动截断。
就本实施方式的半导体装置3b而言，彼此相邻的第1栅极区域25a与第2栅极区域25b之间的第1间隔(间隔G)小于漂移层21的第2主面21b与第1栅极区域25a之间的第2间隔(即，沟道区域21c的宽度)的两倍，且小于漂移层21的第2主面21b与第2栅极区域25b之间的第3间隔(即，沟道区域21d的宽度)的两倍。因此，在漏极电压Vd大于或等于Vd1时，将源极区域(第1源极区域27a及第2源极区域27b)与漏极区域28(第1漏极区域28a及第2漏极区域28b)之间的电流I的流动截断。
针对本发明的实施方式进行了说明，但应当认为本次公开的实施方式在所有方面都只是例示，并不是限制性的内容。本发明的范围由权利要求书表示，旨在包含与权利要求书等同的含义以及范围内的全部变更。

Claims (8)

1.一种半导体装置，其具有第1结型场效应晶体管，
所述第1结型场效应晶体管包含第1导电型的漂移层、所述第1导电型的第1源极区域、与所述第1导电型不同的第2导电型的第1栅极区域、所述第1导电型的第1漏极区域、所述第2导电型的半导体区域、与所述第1源极区域电连接的第1源极电极、与所述第1栅极区域电连接的第1栅极电极、与所述第1漏极区域电连接的第1漏极电极、以及与所述半导体区域电连接的控制电极，
所述第1栅极区域、所述第1漏极区域和所述半导体区域形成于所述漂移层的第1主面内且彼此远离，
所述第1源极区域形成于所述漂移层的所述第1主面内且设置于所述半导体区域中，
所述第1栅极区域设置于所述第1源极区域和所述第1漏极区域之间且远离与所述第1主面相反侧的所述漂移层的第2主面。
2.根据权利要求1所述的半导体装置，其中，
还具有与所述第1结型场效应晶体管并联地配置的第2结型场效应晶体管，
所述第2结型场效应晶体管包含所述漂移层、所述第1导电型的第2源极区域、所述第2导电型的第2栅极区域、所述第1导电型的第2漏极区域、与所述第2源极区域电连接的第2源极电极、与所述第2栅极区域电连接的第2栅极电极、与所述第2漏极区域电连接的第2漏极电极，
所述第2源极区域、所述第2栅极区域和所述第2漏极区域形成于所述漂移层的所述第1主面内且彼此远离，
所述第2栅极区域设置于所述第2源极区域和所述第2漏极区域之间且远离所述漂移层的所述第2主面，
所述半导体区域被选择性地设置于所述第1结型场效应晶体管及所述第2结型场效应晶体管中的所述第1结型场效应晶体管。
3.根据权利要求2所述的半导体装置，其中，
所述第1栅极区域和所述第2栅极区域彼此连接，形成栅极区域，
在所述漂移层的所述第1主面的俯视观察时，所述栅极区域将所述漂移层区分为与所述第1源极区域及所述第2源极区域接近的第1漂移层部分、与所述第1漏极区域及所述第2漏极区域接近的第2漂移层部分。
4.根据权利要求2所述的半导体装置，其中，
所述第1栅极区域和所述第2栅极区域彼此远离，
在所述漂移层的所述第1主面的俯视观察时，所述第2栅极区域将所述第2源极区域包围。
5.根据权利要求4所述的半导体装置，其中，
彼此相邻的所述第1栅极区域与所述第2栅极区域之间的第1间隔小于所述漂移层的所述第2主面与所述第1栅极区域之间的第2间隔的两倍，且小于所述漂移层的所述第2主面与所述第2栅极区域之间的第3间隔的两倍。
6.根据权利要求1至5中任一项所述的半导体装置，其中，
还具有：
与所述第1漏极区域接近的高电位侧区域；以及
与所述第1源极区域接近的低电位侧区域，
所述高电位侧区域包含高电位侧栅极驱动器，
在所述低电位侧区域包含低电位侧栅极驱动器。
7.一种半导体装置的驱动方法，其为权利要求1至6中任一项记载的所述半导体装置的驱动方法，具有：
在施加于所述第1漏极电极的漏极电压小于施加于所述第1源极电极的源极电压时，在所述控制电极施加比所述漏极电压小的第1控制电压，使所述第1源极区域和所述漂移层之间产生穿通；以及
在所述漏极电压比所述源极电压大时，在所述控制电极施加与所述源极电压相等的第2控制电压。
8.一种半导体装置的驱动方法，其为权利要求6记载的所述半导体装置的驱动方法，具有：
在施加于所述第1漏极电极的漏极电压小于施加于所述第1源极电极的源极电压且小于或等于自举下限电压时，在所述控制电极施加比所述漏极电压小的第1控制电压，使所述第1源极区域和所述漂移层之间产生穿通；
在所述漏极电压小于所述源极电压且超过所述自举下限电压时，在所述控制电极施加与所述漏极电压相等的第3控制电压；以及
在所述漏极电压比所述源极电压大时，在所述控制电极施加与所述源极电压相等的第2控制电压，
所述高电位侧栅极驱动器与自举电容器、高电位侧开关元件电连接，
所述自举电容器与所述第1漏极电极电连接，
所述自举下限电压为能够实现所述高电位侧开关元件中的正常栅极动作的所述自举电容器的电压的下限。
CN202010411873.7A 2019-05-20 2020-05-15 半导体装置及其驱动方法 Active CN111969050B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-094325 2019-05-20
JP2019094325A JP7034119B2 (ja) 2019-05-20 2019-05-20 半導体装置及びその駆動方法

Publications (2)

Publication Number Publication Date
CN111969050A CN111969050A (zh) 2020-11-20
CN111969050B true CN111969050B (zh) 2023-12-22

Family

ID=73052613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010411873.7A Active CN111969050B (zh) 2019-05-20 2020-05-15 半导体装置及其驱动方法

Country Status (4)

Country Link
US (1) US11355650B2 (zh)
JP (1) JP7034119B2 (zh)
CN (1) CN111969050B (zh)
DE (1) DE102020112511A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557662B2 (en) * 2020-11-02 2023-01-17 Texas Instruments Incorporated Junction field effect transistor on silicon-on-insulator substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322738A (en) * 1980-01-21 1982-03-30 Texas Instruments Incorporated N-Channel JFET device compatible with existing bipolar integrated circuit processing techniques
JP2006196789A (ja) * 2005-01-14 2006-07-27 Nikon Corp 接合型電界効果トランジスタ及びその製造方法、並びに固体撮像素子
CN101266974A (zh) * 2007-03-13 2008-09-17 三菱电机株式会社 对充电对象元件供给充电电流的半导体器件
CN101512739A (zh) * 2006-12-18 2009-08-19 住友电气工业株式会社 横向结型场效应晶体管
CN105226101A (zh) * 2014-06-30 2016-01-06 无锡华润上华半导体有限公司 结型场效应晶体管及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666280A (en) 1993-05-07 1997-09-09 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode
JP2002190480A (ja) * 2000-12-20 2002-07-05 Rohm Co Ltd 半導体装置
US6740907B2 (en) * 2002-10-04 2004-05-25 Rohm Co., Ltd. Junction field-effect transistor
US9240402B2 (en) * 2008-02-13 2016-01-19 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US9202692B2 (en) * 2013-12-19 2015-12-01 Texas Instruments Incorporated High voltage depletion mode N-channel JFET
JP7009854B2 (ja) * 2017-09-11 2022-01-26 富士電機株式会社 起動素子、スイッチング電源回路の制御ｉｃ及びスイッチング電源回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322738A (en) * 1980-01-21 1982-03-30 Texas Instruments Incorporated N-Channel JFET device compatible with existing bipolar integrated circuit processing techniques
JP2006196789A (ja) * 2005-01-14 2006-07-27 Nikon Corp 接合型電界効果トランジスタ及びその製造方法、並びに固体撮像素子
CN101512739A (zh) * 2006-12-18 2009-08-19 住友电气工业株式会社 横向结型场效应晶体管
CN101266974A (zh) * 2007-03-13 2008-09-17 三菱电机株式会社 对充电对象元件供给充电电流的半导体器件
CN105226101A (zh) * 2014-06-30 2016-01-06 无锡华润上华半导体有限公司 结型场效应晶体管及其制造方法

Also Published As

Publication number Publication date
DE102020112511A1 (de) 2020-11-26
JP7034119B2 (ja) 2022-03-11
CN111969050A (zh) 2020-11-20
JP2020191318A (ja) 2020-11-26
US11355650B2 (en) 2022-06-07
US20200373437A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
US9595602B2 (en) Switching device for power conversion and power conversion device
JP5454146B2 (ja) 逆導通半導体素子の駆動方法と半導体装置及び給電装置
US10008919B2 (en) Semiconductor device
US9548370B2 (en) Transistor device with integrated gate-resistor
US6897492B2 (en) Power device with bi-directional level shift circuit
US9431392B2 (en) Electronic circuit having adjustable transistor device
KR20010015835A (ko) 반도체 장치
US20080230834A1 (en) Semiconductor apparatus having lateral type MIS transistor
US6759692B1 (en) Gate driver with level shift circuit
JP4971848B2 (ja) 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
JP2013220016A (ja) ハイサイド・ゲートドライバ、スイッチングチップ及び電力装置
US6638808B1 (en) Method of manufacturing gate driver with level shift circuit
CN111969050B (zh) 半导体装置及其驱动方法
US9064953B2 (en) Semiconductor device including a drift zone and a drift control zone
GB2295052A (en) Integrated circuits
US7071516B2 (en) Semiconductor device and driving circuit for semiconductor device
KR101505313B1 (ko) 반도체 장치 및 그것을 이용한 반도체 집적 회로 장치
US7554157B2 (en) Lateral SOI component having a reduced on resistance
CN106663658A (zh) 半导体集成电路
US20070279119A1 (en) Gate driving device for driving insulated gate bipolar transistor and method of driving the same
CN113035952A (zh) 半导体装置及集成电路
CN110767651A (zh) 功率半导体器件
CN110767751B (zh) 功率半导体器件
JPH01251755A (ja) サイリスタ
US20130161737A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant