JP2013220016A - ハイサイド・ゲートドライバ、スイッチングチップ及び電力装置 - Google Patents

Abstract

【課題】ハイサイド・ゲートドライバ、スイッチングチップ及び電力装置を提供する。
【解決手段】ハイサイド・ノーマリーオンスイッチをターンオフさせるために提供された第１ローレベル駆動電源、第１ローレベル駆動電源とハイサイド・ノーマリーオンスイッチのゲートとの間に直列に連結された保護素子、及び第１スイッチング素子を含むハイサイド・ゲートドライバとこれを含む電力装置を提供する。また、同じ構造で具現されたハイサイド・ノーマリーオンスイッチ、追加ノーマリーオンスイッチ及びローサイド・ノーマリーオンスイッチを含むスイッチングチップを提供する。
【選択図】図１

Description

本発明は、ハイサイド・ゲートドライバ、スイッチングチップ及び電力装置に係わり、さらに詳細には、保護素子を含むハイサイド・ゲートドライバ、スイッチングチップ及び電力装置に関する。

最近、主電源を供給されて、各素子に必要な電圧に変換または分配する電力半導体が電子機器に採用されている。電力半導体は、シリコン基盤の半導体を利用して製造されるか、または窒化ガリウム(ＧａＮ)や炭化ケイ素(ＳｉＣ)などの化合物半導体に基づいたＧａＮトランジスタやＳｉＣトランジスタで具現される。

ハイサイド・ゲートドライバには、出力端子に高いレベルの電圧が印加される。したがって、ハイサイド・ノーマリーオンスイッチをターンオン／オフさせるためには、ハイサイド・ノーマリーオンスイッチのゲートに出力端子の電圧に相応する高いレベルの電圧が印加されねばならない。このような高いレベルの電圧は、周辺スイッチング素子の破壊(ｂｒｅａｋｄｏｗｎ)現象を引き起こす恐れがある。

本発明が解決しようとする課題は、周辺スイッチング素子の破壊現象を防止できるハイサイド・ゲートドライバ、スイッチングチップ及び電力装置を提供することである。

前記課題を達成するために、本発明の一態様によるハイサイド・ゲートドライバが提供される。前記ハイサイド・ゲートドライバは、ハイサイド・ノーマリーオンスイッチ(ｈｉｇｈ ｓｉｄｅ ｎｏｒｍａｌｌｙ−ｏｎ ｓｗｉｔｃｈ)を制御でき、前記ハイサイド・ノーマリーオンスイッチをターンオフさせるために提供された第１ローレベル駆動電源、前記第１ローレベル駆動電源と前記ハイサイド・ノーマリーオンスイッチのゲートとの間に直列に連結された保護素子及び第１スイッチング素子を含む。

前記ハイサイド・ゲートドライバの一例によれば、前記保護素子の抵抗値は、前記第１スイッチング素子の抵抗値より５０倍ないし１００倍ほど大きい。

前記ハイサイド・ゲートドライバの他例によれば、前記保護素子は、追加ノーマリーオンスイッチを含む。この時、前記追加ノーマリーオンスイッチの平面視での面積は、前記ハイサイド・ノーマリーオンスイッチの平面視での面積の１／１０ないし１／１００である。

前記ハイサイド・ゲートドライバの他例によれば、前記追加ノーマリーオンスイッチのゲートに印加された電圧は、前記追加ノーマリーオンスイッチの臨界電圧より高い。例えば、前記追加ノーマリーオンスイッチのゲートは、接地端子と連結される。

前記ハイサイド・ゲートドライバの他例によれば、前記追加ノーマリーオンスイッチのゲートは、前記第１ローレベル駆動電源と連結される。

前記ハイサイド・ゲートドライバの他例によれば、前記追加ノーマリーオンスイッチ及び前記ハイサイド・ノーマリーオンスイッチは、同じ構造で具現される。前記同じ構造は、窒化ガリウム(ＧａＮ)トランジスタ、炭化ケイ素(ＳｉＣ)トランジスタ及び絶縁ゲート型バイポーラトランジスタ(Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ)の中で選択された一つを含む。

前記ハイサイド・ゲートドライバの他例によれば、前記ハイサイド・ゲートドライバは、前記保護素子と第２ローレベル駆動電源との間に連結された第２スイッチング素子をさらに含み、前記第２ローレベル駆動電源の電圧は、前記第１ローレベル駆動電源の電圧より高い。

前記ハイサイド・ゲートドライバの他例によれば、前記ハイサイド・ノーマリーオンスイッチをターンオフさせる間に、前記第１スイッチング素子は、前記第２スイッチング素子がターンオンされた後にターンオンされるように構成される。

本発明の一態様による電力装置が提供される。前記電力装置は、出力端子と連結されたソース、ハイレベル供給電源と連結されたドレイン及びゲートを含むハイサイド・ノーマリーオンスイッチと、前記ハイサイド・ノーマリーオンスイッチを制御するためのハイサイド・ゲートドライバと、を含み、前記ハイサイド・ゲートドライバは、前記ハイサイド・ノーマリーオンスイッチをターンオフさせるために提供された第１ローレベル駆動電源、前記第１ローレベル駆動電源と前記ハイサイド・ノーマリーオンスイッチのゲートとの間に直列に連結された保護素子及び第１スイッチング素子を含む。

前記電力装置の一例によれば、前記ハイサイド・ゲートドライバは、前記ハイサイド・ノーマリーオンスイッチをターンオンさせるために提供されたハイレベル駆動電源と、前記ハイレベル駆動電源と前記ハイサイド・ノーマリーオンスイッチのゲートとの間に連結された第３スイッチング素子と、をさらに含む。

前記電力装置の他例によれば、前記ハイサイド・ゲートドライバは、前記ハイレベル駆動電源と前記ハイサイド・ノーマリーオンスイッチのソースとの間に連結された容量性素子をさらに含む。

前記電力装置の他例によれば、前記電力装置は、ローレベル供給電源と連結されたソース、前記出力端子と連結されたドレイン及びゲートを含むローサイド・ノーマリーオンスイッチと、前記ローサイド・ノーマリーオンスイッチを制御するためのローサイド・ゲートドライバと、をさらに含む。

本発明の他の態様による電力装置が提供される。前記電力装置は、出力端子と連結されたソース、ハイレベル供給電源と連結されたドレイン及びゲートを含むハイサイド・ノーマリーオンスイッチと、前記ハイサイド・ノーマリーオンスイッチをターンオンさせるために提供されたハイレベル駆動電源と、前記ハイサイド・ノーマリーオンスイッチをターンオフさせるために提供された第１ローレベル駆動電源と、前記ハイサイド・ノーマリーオンスイッチのゲートと連結された追加ノーマリーオンスイッチと、前記第１ローレベル駆動電源と前記追加ノーマリーオンスイッチとの間に連結された第１スイッチング素子と、を含む。

前記電力装置の一例によれば、前記電力装置は、前記ハイサイド・ノーマリーオンスイッチのゲートの電圧を低下させるために提供された第２ローレベル駆動電源と、前記第２ローレベル駆動電源と前記追加ノーマリーオンスイッチとの間に連結された第２スイッチング素子と、をさらに含み、前記第２ローレベル駆動電源の電圧は、前記第１ローレベル駆動電源の電圧より高い。

本発明の一態様によるスイッチングチップが提供される。前記スイッチングチップは、出力端子と連結されたソース、ハイレベル供給電源と連結されたドレイン及びゲートを含むハイサイド・ノーマリーオンスイッチと、前記ハイサイド・ノーマリーオンスイッチのゲートと連結された追加ノーマリーオンスイッチと、ローレベル供給電源と連結されたソース、前記出力端子と連結されたドレイン及びゲートを含むローサイド・ノーマリーオンスイッチと、を含み、前記ハイサイド・ノーマリーオンスイッチ、前記追加ノーマリーオンスイッチ及び前記ローサイド・ノーマリーオンスイッチは、同じ構造で具現される。

前記スイッチングチップの一例によれば、前記追加ノーマリーオンスイッチの平面視での面積は、前記ハイサイド・ノーマリーオンスイッチの平面視での面積の１／１０ないし１／１００である。

本発明によるハイサイド・ゲートドライバ及びこれを含む電力装置は、ハイサイド・ノーマリーオンスイッチのゲートと連結された追加保護素子(例えば、ノーマリーオンスイッチ)を含む。したがって、ハイサイド・ノーマリーオンスイッチのゲートに印加された高いレベルの電圧が、前記保護素子にほぼ印加され、それにより、周辺スイッチング素子に高いレベルの電圧が印加されて発生する破壊現象が防止される。

本発明によるハイサイド・ゲートドライバ及びこれを含む電力装置は、ハイサイド・ノーマリーオンスイッチと同じ構造で具現された追加ノーマリーオンスイッチが、保護素子として形成される。したがって、同じ工程を行うことによって、ハイサイド・ノーマリーオンスイッチ、ローサイド・ノーマリーオンスイッチ及び追加ノーマリーオンスイッチが具現され、追加的な工程なしにも保護素子が具現される。さらに、追加ノーマリーオンスイッチの場合、その具現において、狭い面積(例えば、ハイサイド・ノーマリーオンスイッチの平面視での面積の１／１０ないし１／１００)だけを必要とするため、スイッチングチップの面積の増大がほぼ不要である。

本発明の実施形態による電力装置を概略的に示すブロック図である。 本発明の一実施形態による電力装置を概略的に示すブロック図である。 本発明の一実施形態による電力装置を概略的に示すブロック図である。 本発明の他の実施形態による電力装置を概略的に示すブロック図である。 本発明の他の実施形態による電力装置を概略的に示すブロック図である。 本発明のさらに他の実施形態による電力装置を概略的に示すブロック図である。 図６の電力装置のうち、ローサイド・ノーマリーオンスイッチ及びローサイド・ゲートドライバを示す回路図である。 図６の電力装置のうち、ローサイド・ノーマリーオンスイッチ、ハイサイド・ノーマリーオンスイッチ及び追加ノーマリーオンスイッチを示す回路図である。 図６の電力装置の動作を示すタイミング図である。 本発明のさらに他の実施形態による電力装置を概略的に示すブロック図である。 図１０の電力装置の動作を示すタイミング図である。 本発明の追加ノーマリーオンスイッチの一具現例を示す工程断面図である。 本発明の実施形態によるスイッチングチップを含む電力装置を概略的に示すブロック図である。 本発明の実施形態によるスイッチングチップの製造方法を概略的に示すフローチャートである。

以下、添付した図面を参照して、本発明による望ましい実施形態を詳細に説明する。しかし、本発明は、後述する実施形態に限定されず、異なる多様な形態に具現され、単に本実施形態は、本発明の開示を完全にし、当業者に発明の範囲を完全に知らせるために提供される。図面で、構成要素は、説明の便宜上、その大きさが誇張されている。

後述する本発明の実施形態で利用される用語は、当該技術分野で通常的に知られた意味を有する。例えば、少なくとも一つは、最小限一つ、すなわち、一つまたはそれ以上の数を意味し、一つまたは複数とも同じ意味として使われる。

図１は、本発明の実施形態による電力装置を概略的に示すブロック図である。

図１を参照すれば、電力装置は、ローサイド・ノーマリーオンスイッチ(ＬＳ：Ｌｏｗ ｓｉｄｅ ｎｏｒｍａｌｌｙ ｏｎ Ｓｗｉｔｃｈ)、ローサイド・ゲートドライバ(ＬＧＤ：Ｌｏｗ ｓｉｄｅ Ｇａｔｅ Ｄｒｉｖｅ)、ハイサイド・ノーマリーオンスイッチ(ＨＳ：Ｈｉｇｈ ｓｉｄｅ ｎｏｒｍａｌｌｙ ｏｎ Ｓｗｉｔｃｈ)及びハイサイド・ゲートドライバ(ＨＧＤ：Ｈｉｇｈ ｓｉｄｅ Ｇａｔｅ Ｄｒｉｖｅ)を含む。

ローサイド・ノーマリーオンスイッチＬＳは、ローレベル供給電源(例えば、グラウンド)と連結されたソース、出力端子ＯＵＴと連結されたドレイン及びローサイド・ゲートドライバＬＧＤと連結されたゲートを含む。ローサイド・ノーマリーオンスイッチＬＳがターンオンされることによって、出力端子ＯＵＴの電圧がローレベル供給電源の電圧(例えば、０Ｖ)に低下する。

ローサイド・ゲートドライバＬＧＤは、ローサイド・ノーマリーオンスイッチＬＳを制御するように構成される。さらに具体的に、ローサイド・ゲートドライバＬＧＤは、ハイレベル駆動電源＋ＶＤＤＬ及びローレベル駆動電源−ＶＳＳＬから電圧(例えば、パルス電圧)を印加されて、ローサイド・ノーマリーオンスイッチＬＳをターンオンまたはターンオフさせるように構成される。

ハイサイド・ノーマリーオンスイッチＨＳは、出力端子ＯＵＴと連結されたソース、ハイレベル供給電源ＶＳと連結されたドレイン、及びハイサイド・ゲートドライバＨＧＤと連結されたゲートを含む。ハイサイド・ノーマリーオンスイッチＨＳがターンオンされることによって、出力端子ＯＵＴの電圧がハイレベル供給電源ＶＳの電圧に上昇する。

ハイサイド・ゲートドライバＨＧＤは、ハイサイド・ノーマリーオンスイッチＨＳを制御するように構成される。さらに具体的に、ハイサイド・ゲートドライバＨＧＤは、ハイレベル駆動電源＋ＶＤＤＨ、第１ローレベル駆動電源−ＶＳＳＨ１、保護素子ＰＤ及び第１スイッチング素子ＳＷ１を含む。

ハイレベル駆動電源＋ＶＤＤＨは、ハイサイド・ノーマリーオンスイッチＨＳをターンオンさせるために提供される。さらに具体的に、ハイサイド・ゲートドライバＨＧＤは、ハイレベル駆動電源＋ＶＤＤＨから高いレベルの電圧を受信して、ハイサイド・ノーマリーオンスイッチＨＳをターンオンさせるように構成される。ハイサイド・ノーマリーオンスイッチＨＳをターンオンさせるための構成については、図６でさらに詳細に説明する。

第１ローレベル駆動電源−ＶＳＳＨ１は、ハイサイド・ノーマリーオンスイッチＨＳをターンオフさせるために提供される。さらに具体的に、ハイサイド・ゲートドライバＨＧＤは、第１ローレベル駆動電源−ＶＳＳＨ１から低いレベルの電圧を受信して、ハイサイド・ノーマリーオンスイッチＨＳをターンオフさせるように構成される。

保護素子ＰＤ及び第１スイッチング素子ＳＷ１は、第１ローレベル駆動電源−ＶＳＳＨ１とハイサイド・ノーマリーオンスイッチＨＳのゲートとの間に直列に連結される。さらに具体的に、保護素子ＰＤは、ハイサイド・ノーマリーオンスイッチＨＳと連結されてもよく、第１スイッチング素子ＳＷ１は、第１ローレベル駆動電源−ＶＳＳＨ１と保護素子ＰＤとの間に連結されてもよい。

デプレッション型トランジスタ(Ｄｅｐｌｅｔｉｏｎ−ｔｙｐｅ Ｔｒａｎｓｉｓｔｏｒ)のようなノーマリーオンスイッチが完全にターンオフされるためには、前記ノーマリーオンスイッチのゲートに負電圧が印加されねばならない。ハイサイド・ゲートドライバＨＧＤは、第１ローレベル駆動電源−ＶＳＳＨ１から負電圧を受信して、前記負電圧をハイサイド・ノーマリーオンスイッチＨＳに伝達でき、それにより、ハイサイド・ノーマリーオンスイッチＨＳが完全にターンオフされる。前記負電圧の伝達を調節するために、第１スイッチング素子ＳＷ１がハイサイド・ノーマリーオンスイッチＨＳのゲートと第１ローレベル駆動電源−ＶＳＳＨ１との間に連結される。第１スイッチング素子ＳＷ１は、ＩＮ_Ｎ信号を受信してターンオンされ、それにより、ハイサイド・ノーマリーオンスイッチＨＳのゲートに、第１ローレベル駆動電源−ＶＳＳＨ１の電圧(すなわち、負電圧)が印加される。

ハイサイド・ノーマリーオンスイッチＨＳがターンオフされる前、出力端子ＯＵＴには、高いレベルの電圧(例えば、４００Ｖ以上の電圧)が印加された状態である。したがって、ハイサイド・ノーマリーオンスイッチＨＳのゲートにも、出力端子ＯＵＴの電圧に相応する高いレベルの電圧が印加された状態である。この場合、ハイサイド・ノーマリーオンスイッチＨＳをターンオフさせるために、第１スイッチング素子ＳＷ１をターンオンさせる場合、ハイサイド・ノーマリーオンスイッチＨＳのゲートに印加された前記高いレベルの電圧によって、第１スイッチング素子ＳＷ１の破壊現象が発生する恐れがある。

本発明の技術的思想によるハイサイド・ゲートドライバＨＧＤ及びこれを含む電力装置は、第１スイッチング素子ＳＷ１とハイサイド・ノーマリーオンスイッチＨＳのゲートとの間に連結された保護素子ＰＤを含む。保護素子ＰＤの抵抗値は、第１スイッチング素子ＳＷ１の抵抗値より約５０倍ないし１００倍大きい。したがって、ハイサイド・ノーマリーオンスイッチＨＳのゲートに印加された前記高いレベルの電圧は、第１スイッチング素子ＳＷ１と直列に連結された保護素子ＰＤにほぼ印加され、それにより、第１スイッチング素子ＳＷ１に高いレベルの電圧が印加されて発生する破壊現象が防止される。

保護素子ＰＤは、任意の高い抵抗を有する構造物で具現され、例えば、高い抵抗値を有するノーマリーオンスイッチで具現される。ノーマリーオンスイッチを利用して保護素子ＰＤを具現した例が、図２及び図３に示される。

図２及び図３は、本発明の一実施形態による電力装置を概略的に示したブロック図である。

図２及び図３を参照すれば、電力装置は、ローサイド・ノーマリーオンスイッチＬＳ、ローサイド・ゲートドライバＬＧＤ、ハイサイド・ノーマリーオンスイッチＨＳ、及びハイサイド・ゲートドライバＨＧＤを含む。これらの構成要素に関する説明は、図１で説明した通りであるので、以下では省略する。

図１に示された保護素子ＰＤは、追加ノーマリーオンスイッチＡＳを含む。追加ノーマリーオンスイッチＡＳは、第１スイッチング素子ＳＷ１とハイサイド・ノーマリーオンスイッチＨＳとの間に連結される。追加ノーマリーオンスイッチＡＳのゲートには、追加ノーマリーオンスイッチＡＳの臨界電圧より高い電圧が印加される。例えば、追加ノーマリーオンスイッチＡＳの臨界電圧は、−５Ｖである。この場合、図２に示したように、追加ノーマリーオンスイッチＡＳのゲートは、接地端子と連結される。

選択的に、追加ノーマリーオンスイッチＡＳのゲートは、追加ノーマリーオンスイッチＡＳのソース／ドレインと連結される。さらに具体的に、図３に示したように、追加ノーマリーオンスイッチＡＳのゲートは、追加ノーマリーオンスイッチＡＳのソース／ドレインのうち、第１スイッチング素子のドレインと連結されたソース／ドレイン(すなわち、第１ローレベル駆動電源−ＶＳＳＨ１方向のソース／ドレイン)と連結される。この場合、追加ノーマリーオンスイッチＡＳは、高い抵抗値を有するダイオード素子として機能できる。

図２及び図３に示した追加ノーマリーオンスイッチＡＳは、ハイサイド・ノーマリーオンスイッチＨＳ及び／またはローサイド・ノーマリーオンスイッチＬＳと同じ構造で具現される。前記同じ構造は、窒化ガリウム(ＧａＮ)トランジスタ、炭化ケイ素(ＳｉＣ)トランジスタ及び絶縁ゲート型バイポーラトランジスタのうち選択された一つを含む。この場合、追加ノーマリーオンスイッチＡＳは、ハイサイド・ノーマリーオンスイッチＨＳ及びまたはローサイド・ノーマリーオンスイッチＬＳを形成する工程を行う間に形成される。

本発明の技術的思想によるハイサイド・ゲートドライバＨＧＤ及びこれを含む電力装置は、第１スイッチング素子ＳＷ１と第１ローレベル駆動電源−ＶＳＳＨ１との間に連結された追加ノーマリーオンスイッチＡＳを含む。追加ノーマリーオンスイッチＡＳは、ハイサイド・ノーマリーオンスイッチＨＳ及び／またはローサイド・ノーマリーオンスイッチＬＳを形成する間に形成される。したがって、別途の追加工程なしにも保護素子が具現される。

追加ノーマリーオンスイッチＡＳは、ハイサイド・ノーマリーオンスイッチＨＳ及び／またはローサイド・ノーマリーオンスイッチＬＳに比べて、小さい面積を有する。例えば、追加ノーマリーオンスイッチＡＳの平面視での面積は、前記ハイサイド・ノーマリーオンスイッチの平面視での面積の１／１０ないし１／１００である。したがって、半導体チップの面積を大きく占めなくとも、保護素子が具現される。

図４は、本発明の他の実施形態による電力装置を概略的に示したブロック図である。この実施形態による電力装置は、図２の実施形態による電力装置の変形例である。以下、実施形態の間の重複説明は、省略する。

図４を参照すれば、ハイサイド・ゲートドライバＨＧＤは、第２ローレベル駆動電源−ＶＳＳＨ２及び第２スイッチング素子ＳＷ２をさらに含む。

第２ローレベル駆動電源−ＶＳＳＨ２は、ハイサイド・ノーマリーオンスイッチＨＳのゲートの電圧を低下させるために提供される。さらに具体的に、ハイサイド・ゲートドライバＨＧＤは、第２ローレベル駆動電源−ＶＳＳＨ２から第１ローレベル駆動電源−ＶＳＳＨ１の電圧より高いレベルの電圧(例えば、０Ｖ)を受信して、ハイサイド・ノーマリーオンスイッチＨＳのゲートの電圧を低下させるように構成される。

第２スイッチング素子ＳＷ２は、第２ローレベル駆動電源−ＶＳＳＨ２と保護素子(例えば、追加ノーマリーオンスイッチＡＳ)との間に連結される。第２スイッチング素子ＳＷ２は、ＩＮ_Ｇ信号を受信してターンオンされ、それにより、ハイサイド・ノーマリーオンスイッチのゲートに、第２ローレベル駆動電源−ＶＳＳＨ２の電圧(例えば、０Ｖ)が印加される。

ハイサイド・ノーマリーオンスイッチＨＳをターンオフさせるために、第１スイッチング素子ＳＷ１は、第２スイッチング素子ＳＷ２がターンオンされた後にターンオンされるように構成される。さらに具体的に、ハイサイド・ノーマリーオンスイッチＨＳをターンオフさせるために、まず第２スイッチング素子ＳＷ２がターンオンされる。第２ローレベル駆動電源−ＶＳＳＨ２と連結された第２スイッチング素子ＳＷ２がターンオンされることによって、ハイサイド・ノーマリーオンスイッチＨＳのゲートが、第１ローレベル駆動電源−ＶＳＳＨ１の電圧より高いレベルの電圧(例えば、０Ｖ)に低下する。

以後、第２スイッチング素子ＳＷ２がターンオフされ、第１スイッチング素子ＳＷ１がターンオンされる。第１ローレベル駆動電源−ＶＳＳＨ１と連結された第１スイッチング素子ＳＷ１がターンオンされることによって、ハイサイド・ノーマリーオンスイッチＨＳのゲートが、第１ローレベル駆動電源−ＶＳＳＨ１の電圧に対応する負電圧(例えば、−１５Ｖ)に低下する。

前述したように、デプレッション型トランジスタのようなノーマリーオンスイッチが完全にターンオフされるためには、ゲートに負電圧が印加されねばならず、特に、ハイサイド・ゲートドライバの場合、高い電圧が印加されるので、安定性が要求される。一方、負電圧は、外部から印加された正電圧(Ｐｏｓｉｔｉｖｅ ｖｏｌｔａｇｅ)に基づいて具現されるため、前記負電圧の変動(ｖａｒｉａｔｉｏｎ)が発生する恐れがある。このような負電圧の変動は、ハイサイド・ゲートドライバの安定性を低下させる問題を発生させる。

本発明の技術的思想によるハイサイド・ゲートドライバＨＧＤ及びこれを含む電力装置は、第１ローレベル駆動電源−ＶＳＳＨ１の電圧(すなわち、負電圧)より高い電圧(例えば、０Ｖ)を提供する第２ローレベル駆動電源−ＶＳＳＨ２と保護素子ＰＤとの間に連結された第２スイッチング素子ＳＷ２をさらに含む。したがって、ハイサイド・ノーマリーオンスイッチＨＳをターンオフさせるために、まず第２スイッチング素子ＳＷ２がターンオンされて、ハイサイド・ノーマリーオンスイッチＨＳの電圧を変動のない電圧(例えば、０Ｖ)に安定的に低下させ、以後に第１スイッチング素子ＳＷ１がターンオンされて、ハイサイド・ノーマリーオンスイッチＨＳの電圧を負電圧に低下させる。したがって、ハイサイド・ゲートドライバＨＧＤの安定性が改善され、結果的に、電力装置の性能が改善される。

図１ないし図４で、実施形態がハーフ・ブリッジ・インバータ(Ｈａｌｆ−Ｂｒｉｄｇｅ Ｉｎｖｅｒｔｅｒ)を基にして示されて説明されたが、本発明は、これに制限されない。例えば、図５に示したように、本発明の実施形態によるハイサイド・ゲートドライバＨＧＤ及びこれを含む電力装置は、フル・ブリッジ・インバータ(Ｆｕｌｌ−Ｂｒｉｄｇｅ Ｉｎｖｅｒｔｅｒ)でも具現される。

図５を参照すれば、フル−ブリッジインバータに具現された電力装置は、第１ローサイド・ノーマリーオンスイッチＬＳ１、第１ローサイド・ゲートドライバＬＧＤ１、第１ハイサイド・ノーマリーオンスイッチＨＳ１及び第１ハイサイド・ゲートドライバＨＧＤ１を含む。これらの構成要素に関する説明は、図１で説明した通りであるので、以下省略する。さらに、電力装置は、第２ローサイド・ノーマリーオンスイッチＬＳ２、第２ローサイド・ゲートドライバＬＧＤ２、第２ハイサイド・ノーマリーオンスイッチＨＳ２及び第２ハイサイド・ゲートドライバＨＧＤ２をさらに含む。

図５では、保護素子ＰＤ,ＰＤ’及び第１スイッチング素子ＳＷ１,ＳＷ１’を含む第１ハイサイド・ゲートドライバＨＧＤ１及び第２ハイサイド・ゲートドライバＨＧＤ２のみが示されたが、本発明は、これに制限されない。例えば、図５に示した保護素子ＰＤ,ＰＤ’は、図２ないし図４に示したように、追加ノーマリーオンスイッチでも具現される。

図６は、本発明のさらに他の実施形態による電力装置を概略的に示したブロック図である。この実施形態による電力装置は、図２の実施形態による電力装置の変形例である。

図６を参照すれば、電力装置は、ローサイド・ノーマリーオンスイッチＬＳ、ローサイド・ゲートドライバＬＧＤ、ハイサイド・ノーマリーオンスイッチＨＳ及びハイサイド・ゲートドライバＨＧＤを含む。これらの構成要素は、図１及び図２で説明した通りであるので、重複説明は省略する。

ローサイド・ゲートドライバＬＧＤは、ハイレベル駆動電源＋ＶＤＤＬの電圧及びローレベル駆動電源の電圧を印加されて、ローサイド・ノーマリーオンスイッチＬＳを制御するように構成される。さらに具体的に、ローサイド・ゲートドライバＬＧＤの増幅器Ａは、ＩＮ_Ｌ信号を受信して、ハイレベル駆動電源＋ＶＤＤＬの電圧とローレベル駆動電源−ＶＳＳＬの電圧との間にスイング(ｓｗｉｎｇ)する電圧を生成して、ローサイド・ノーマリーオンスイッチＬＳのゲートに伝達する。

ハイサイド・ゲートドライバＨＧＤは、ハイレベル駆動電源＋ＶＤＤＨの電圧及び第１ローレベル駆動電源−ＶＳＳＨ１の電圧を印加されて、ハイサイド・ノーマリーオンスイッチＨＳを制御するように構成される。さらに具体的に、ハイサイド・ゲートドライバＨＧＤは、図２で説明したような追加ノーマリーオンスイッチＡＳ及び第１スイッチング素子ＳＷ１を含む。また、ハイサイド・ゲートドライバＨＧＤは、第３スイッチング素子ＳＷ３及び容量性素子ＣＡＰを含む。

第３スイッチング素子ＳＷ３は、ハイレベル駆動電源＋ＶＤＤＨとハイサイド・ノーマリーオンスイッチＨＳのゲートとの間に連結される。さらに具体的に、ハイサイド・ノーマリーオンスイッチＨＳをターンオンさせるために、第３スイッチング素子ＳＷ３が提供される。第３スイッチング素子ＳＷ３がターンオンされることによって、ハイレベル駆動電源＋ＶＤＤＨの電圧(例えば、１５Ｖ)がハイサイド・ノーマリーオンスイッチＨＳのゲートに伝達される。したがって、ハイサイド・ノーマリーオンスイッチＨＳがターンオンされる。

容量性素子ＣＡＰは、ハイレベル駆動電源＋ＶＤＤＨとハイサイド・ノーマリーオンスイッチＨＳのソースとの間に連結される。さらに具体的に、ハイサイド・ノーマリーオンスイッチＨＳをさらに完璧にターンオンさせるために、容量性素子ＣＡＰが提供される。容量性素子ＣＡＰは、高い電圧(例えば、４００Ｖ)を保存でき、したがって、第３スイッチング素子ＳＷ３のターンオンによって、前記高い電圧(例えば、４００Ｖ)とハイレベル駆動電源＋ＶＤＤＨの電圧(例えば、１５Ｖ)とが合わせられた電圧がハイサイド・ノーマリーオンスイッチＨＳのゲートに伝達される。したがって、出力端子ＯＵＴの電圧が上昇しても、ハイサイド・ノーマリーオンスイッチＨＳの安定したターンオン状態が維持される。

図７は、図６の電力装置のうち、ローサイド・ノーマリーオンスイッチＬＳとローサイド・ゲートドライバＬＧＤを示した回路図である。図８は、図６の電力装置のうち、ローサイド・ノーマリーオンスイッチＬＳ、ハイサイド・ノーマリーオンスイッチＨＳ及び追加ノーマリーオンスイッチＡＳを示した回路図である。

図７を参照すれば、ローサイド・ノーマリーオンスイッチＬＳのソースが、ロー供給電源(例えば、グラウンド)と連結されているため、ローサイド・ノーマリーオンスイッチＬＳのゲートに高いレベルの電圧を印加せずにも、ローサイド・ノーマリーオンスイッチＬＳがターンオン／オフされる。したがって、ローサイド・ノーマリーオンスイッチＬＳの制御のためのローサイド・ゲートドライバＬＧＤは、ＤＣ−ＤＣコンバータに具現され、ＤＣ−ＤＣコンバータのスイング幅は、出力端子ＯＵＴの電圧に相応する高いレベルの電圧に上昇される必要がない。したがって、相対的に低いローサイド・ゲートドライバＬＧＤのハイレベル駆動電源＋ＶＤＤＨの電圧(例えば、１５Ｖ)及びローレベル駆動電源の電圧(例えば、−１５Ｖ)が要求されるだけであるので、前記電圧によって周辺スイッチング素子の破壊現象は、発生しない。

しかし、ハイサイド・ゲートドライバＨＧＤの場合、前述したように、出力端子ＯＵＴに高いレベルの電圧が印加される。したがって、ハイサイド・ノーマリーオンスイッチＨＳをターンオン／オフさせるためには、ハイサイド・ノーマリーオンスイッチＨＳのゲートに、出力端子ＯＵＴの電圧に相応する高いレベルの電圧が印加されねばならない。このような高いレベルの電圧は、周辺スイッチング素子の破壊現象を引き起こす。

図８を参照すれば、本発明の技術的思想によるハイサイド・ゲートドライバＨＧＤ及びこれを含む電力装置は、ハイサイド・ノーマリーオンスイッチＨＳのゲートと連結された追加ノーマリーオンスイッチＡＳを含む。ハイサイド・ノーマリーオンスイッチＨＳの抵抗値は、周辺スイッチング素子の抵抗値より約５０倍ないし１００倍大きい。したがって、ハイサイド・ノーマリーオンスイッチＨＳのゲートに印加された前記高いレベルの電圧は、追加ノーマリーオンスイッチＡＳにほぼ印加され、それにより、周辺スイッチング素子に高いレベルの電圧が印加されて発生する破壊現象が防止される。

また、本発明の技術的思想によるハイサイド・ゲートドライバＨＧＤ及びこれを含む電力装置は、ハイサイド・ノーマリーオンスイッチＨＳと同じ構造で具現された追加ノーマリーオンスイッチＡＳが、保護素子として形成される。したがって、同じ工程を行うことによって、ハイサイド・ノーマリーオンスイッチＨＳ、ローサイド・ノーマリーオンスイッチＬＳ及び追加ノーマリーオンスイッチＡＳが具現され、追加的な工程なしにも、保護素子が具現される。さらに、追加ノーマリーオンスイッチＡＳの場合、その具現において、狭い面積(例えば、ハイサイド・ノーマリーオンスイッチの平面視での面積の１／１０ないし１／１００)だけを必要とするため、スイッチングチップの面積の増大がほぼ不要である。ハイサイド・ノーマリーオンスイッチＨＳ、ローサイド・ノーマリーオンスイッチＬＳ及び追加ノーマリーオンスイッチＡＳが、同じ工程を利用して単一スイッチングチップで具現された例については、図１３で後述する。

図９は、図６の電力装置の動作を示すタイミング図である。

図６及び図９を参照すれば、まず出力端子ＯＵＴに電力を供給するために、ローサイド・ノーマリーオンスイッチＬＳをターンオフさせ、ハイサイド・ノーマリーオンスイッチＨＳをターンオンさせる動作が示される。

ＩＮ_Ｌ信号は、ロー状態に遷移される。したがって、ローサイド・ノーマリーオンスイッチＬＳは、ターンオフされる。以後、ＩＮ_Ｈ信号がロー状態に遷移され、それにより、第３スイッチング素子ＳＷ３がターンオンされる。第３スイッチング素子ＳＷ３のターンオンによって、ハイレベル駆動電源＋ＶＤＤＨの電圧(例えば、１５Ｖ)がハイサイド・ノーマリーオンスイッチＨＳのゲートに伝達され、したがって、ハイサイド・ノーマリーオンスイッチＨＳがターンオンされて、出力端子ＯＵＴの電圧が上昇する。容量性素子ＣＡＰが高い電圧(例えば４００Ｖ)を保存でき、第３スイッチング素子ＳＷ３のターンオンによって、前記高い電圧(例えば、４００Ｖ)とハイレベル駆動電源＋ＶＤＤＨの電圧(例えば、１５Ｖ)とが合わせられた電圧が、ハイサイド・ノーマリーオンスイッチＨＳのゲートに伝達されるのは、前述した通りである。

次いで、ローサイド・ノーマリーオンスイッチＬＳをターンオンさせ、ハイサイド・ノーマリーオンスイッチＨＳをターンオフさせる動作が行われる。

まず、ＩＮ_Ｈ信号がハイ状態に遷移される。したがって、第３スイッチング素子ＳＷ３がターンオフされ、ハイレベル駆動電源＋ＶＤＤＨの電圧が、ハイサイド・ノーマリーオンスイッチＨＳのゲートに伝達されない。次いで、ＩＮ_Ｎ信号がハイ状態に遷移される。したがって、第１スイッチング素子ＳＷ１がターンオンされ、第１ローレベル駆動電源−ＶＳＳＨ１によって、ハイサイド・ノーマリーオンスイッチＨＳのゲートに保存された高いレベルの電圧(及び電荷)が放電される。前記放電によって、ハイサイド・ノーマリーオンスイッチＨＳが完全にターンオフされる。追加ノーマリーオンスイッチＡＳが、前記放電の間に第１スイッチング素子ＳＷ１の破壊を防止できるのは、前述した通りである。一方、ローサイド・ノーマリーオンスイッチＬＳをターンオンさせるために、ＩＮ_Ｌ信号がハイ状態に遷移される。ローサイド・ノーマリーオンスイッチＬＳがターンオンされるにつれて、出力端子ＯＵＴの電圧が低下する。

図１０は、本発明のさらに他の実施形態による電力装置を概略的に示したブロック図である。この実施形態による電力装置は、図６の実施形態による電力装置の変形例である。

図６の電力装置で、第２スイッチング素子ＳＷ２が付加された構成の電力装置が、図１０に示される。第２スイッチング素子ＳＷ２は、図４で説明したように、第２ローレベル駆動電源−ＶＳＳＨ２と追加ノーマリーオンスイッチＡＳとの間に連結される。第２スイッチング素子ＳＷ２は、ＩＮ_Ｇ信号を受信してターンオンされ、それにより、ハイサイド・ノーマリーオンスイッチのゲートに第２ローレベル駆動電源−ＶＳＳＨ２の電圧(例えば、０Ｖ)が印加される。

図１１は、図１０の電力装置の動作を示すタイミング図である。

図１０及び図１１を参照すれば、まず、出力端子ＯＵＴに電力を供給するために、ローサイド・ノーマリーオンスイッチＬＳをターンオフさせ、ハイサイド・ノーマリーオンスイッチＨＳをターンオンさせる動作が示される。前記動作は、図９で説明した通りであるので、以下で重複説明は、省略する。

次いで、ローサイド・ノーマリーオンスイッチＬＳをターンオンさせ、ハイサイド・ノーマリーオンスイッチＨＳをターンオフさせる動作が行われる。

まず、ＩＮ_Ｈ信号がハイ状態に遷移される。したがって、第３スイッチング素子ＳＷ３がターンオフされ、ハイレベル駆動電源＋ＶＤＤＨの電圧が、ハイサイド・ノーマリーオンスイッチＨＳのゲートに伝達されない。一方、ローサイド・ノーマリーオンスイッチＬＳをターンオンさせるために、ＩＮ_Ｌ信号がハイ状態に遷移される。ローサイド・ノーマリーオンスイッチＬＳがターンオンされることによって、出力端子ＯＵＴの電圧が低下する。

次いで、ＩＮ_Ｇ信号がハイ状態に遷移される。したがって、第２スイッチング素子ＳＷ２がターンオンされ、第２ローレベル駆動電源−ＶＳＳＨ２によって、ハイサイド・ノーマリーオンスイッチＨＳのゲートに保存された高いレベルの電圧(及び電荷)が放電される。前記放電以後に、ＩＮ_Ｇ信号は、ロー状態に遷移され、ＩＮ_Ｎ信号がハイ状態に遷移される。したがって、第１スイッチング素子ＳＷ１がターンオンされ、第１ローレベル駆動電源−ＶＳＳＨ１によって、ハイサイド・ノーマリーオンスイッチＨＳのゲートに保存された高いレベルの電圧(及び電荷)が完全に放電される。

ハイサイド・ノーマリーオンスイッチＨＳをターンオフさせるために、まず第２スイッチング素子ＳＷ２がターンオンされ、次いで、第１スイッチング素子ＳＷ１がターンオンされる。前述したように、ハイサイド・ノーマリーオンスイッチＨＳが完全にターンオフされるためには、ゲートに負電圧が印加されねばならない。前記負電圧は、外部から印加された正電圧に基づいて具現されるため、負電圧の変動が発生し、このような負電圧の変動は、ハイサイド・ゲートドライバＨＧＤの安定性を低下させる問題を発生させる。

図１１において、動作によるハイサイド・ゲートドライバＨＧＤ及びこれを含む電力装置は、ハイサイド・ノーマリーオンスイッチＨＳをターンオフさせるために、まず第２スイッチング素子ＳＷ２がターンオンされて、ハイサイド・ノーマリーオンスイッチＨＳの電圧を変動のない電圧(例えば、０Ｖ)に安定的に低下させ、次いで、第１スイッチング素子ＳＷ１がターンオンされて、ハイサイド・ノーマリーオンスイッチＨＳの電圧を負電圧に低下させる。したがって、ハイサイド・ゲートドライバＨＧＤの安定性が改善され、結果的に、電力装置の性能が改善される。

図１２は、本発明の追加ノーマリーオンスイッチの一具現例を示す工程断面図である。

図１２を参照すれば、保護素子の一例である追加ノーマリーオンスイッチＡＳは、半導体基板ＡＳ_１及びこれに積層される下部半導体層ＡＳ_２、チャネル層ＡＳ_３、上部半導体層ＡＳ_４及び一つ以上の電極を含む。前記一つ以上の電極は、ソース電極ＡＳ_５、ゲート電極ＡＳ_６及びドレイン電極ＡＳ_７を含む。

ソース電極ＡＳ_５、ゲート電極ＡＳ_６及びドレイン電極ＡＳ_７は、上部半導体層ＡＳ_４上に相互離隔して形成され、それぞれ導電性物質を含む。また、下部半導体層ＡＳ_２及び上部半導体層ＡＳ_４は、相異なるバンドギャップを有する物質を含み、一例として、下部半導体層ＡＳ_２は、ＧａＮ、ＧａＡｓ、ＩｎＮなどの物質を含み、上部半導体層ＡＳ_４は、ＡｌＧａＮ、ＡｌＧａＡｓ、ＡｌＩｎＮなどの物質を含む。下部半導体層ＡＳ_２と上部半導体層ＡＳ_４とのバンドギャップの差によって、下部半導体層ＡＳ_２と上部半導体層ＡＳ_４との接合面に、２次元電子ガス(２ＤＥＧ：２ Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ)層が誘導され、誘導された２次元電子ガス層がチャネル層ＡＳ_３として動作できる。

前述したように、保護素子の一例である追加ノーマリーオンスイッチＡＳは、ハイサイド・ノーマリーオンスイッチ及び／またはローサイド・ノーマリーオンスイッチと同じ構造で具現される。したがって、ハイサイド・ノーマリーオンスイッチ及び／またはローサイド・ノーマリーオンスイッチも、ノーマリーオンスイッチＡＳのように、下部半導体層、チャネル層及び上部半導体層を含む。

図１３は、本発明の実施形態によるスイッチングチップＳＣを含む電力装置を概略的に示したブロック図である。この実施形態による電力装置は、図２の実施形態による電力装置が実際に具現された実施形態である。以下、図２の説明と重複する説明は、省略する。

図１３を参照すれば、ハイサイド・ノーマリーオンスイッチＨＳ、ローサイド・ノーマリーオンスイッチＬＳ及び追加ノーマリーオンスイッチＡＳは、同じ工程を利用して、単一のスイッチングチップＳＣに具現される。したがって、スイッチングチップＳＣは、同じ構造で具現されたハイサイド・ノーマリーオンスイッチＨＳ、ローサイド・ノーマリーオンスイッチＬＳ及び追加ノーマリーオンスイッチＡＳを含む。前記同じ工程を通じてスイッチングチップＳＣを製造する方法は、図１４で後述する。

図２に示した電力装置の構成要素のうち、スイッチングチップＳＣに具現された構成要素(例えば、ハイサイド・ノーマリーオンスイッチＨＳ、ローサイド・ノーマリーオンスイッチＬＳ及び追加ノーマリーオンスイッチＡＳ)を除いた残りの構成要素(例えば、第１スイッチング素子ＳＷ１を含むハイサイド・ゲートドライバＨＧＤ及びローサイド・ゲートドライバＬＧＤ)は、ドライバチップＤＣで具現される。

スイッチングチップＳＣ及びドライバチップＤＣは、モジュールボードＭＢ上に搭載され、ワイヤＷ１,Ｗ２のような配線部材を通じて連結される。例えば、ワイヤＷ１を通じて第１スイッチング素子ＳＷ１と追加ノーマリーオンスイッチＡＳとが電気的に連結され、ワイヤＷ２を通じてローサイド・ゲートドライバＬＧＤとローサイド・ノーマリーオンスイッチＬＳとが連結される。

図１４は、本発明の実施形態によるスイッチングチップの製造方法を概略的に示したフローチャートである。図１４に示したスイッチングチップの製造方法は、図１３のスイッチングチップＳＣを製造するための方法の一例である。

図１３及び図１４を参照すれば、ノーマリーオンスイッチを形成するための活性領域が形成される(Ｓ１１０)。次いで、ハイサイド・ノーマリーオンスイッチＨＳ、ローサイド・ノーマリーオンスイッチＬＳ及び追加ノーマリーオンスイッチＡＳを同時に形成する(Ｓ１２０)。ハイサイド・ノーマリーオンスイッチＨＳ、ローサイド・ノーマリーオンスイッチＬＳ及び追加ノーマリーオンスイッチＡＳを同時に形成するための工程が行われることによって、図１２に示した構造で具現された追加ノーマリーオンスイッチＡＳ(図１２)と、前記構造と同じ構造を有するハイサイド・ノーマリーオンスイッチと、ローサイド・ノーマリーオンスイッチとが具現される。次いで、配線層を形成する(Ｓ１３０)。

本発明の技術的思想によるスイッチングチップは、ハイサイド・ノーマリーオンスイッチ及び／またはローサイド・ノーマリーオンスイッチを形成する間に形成される追加ノーマリーオンスイッチを含む。したがって、別途の追加工程なしにも、保護素子が具現される。また、このような追加ノーマリーオンスイッチは、ハイサイド・ノーマリーオンスイッチ及び／またはローサイド・ノーマリーオンスイッチに比べて、小さい面積を有し、スイッチングチップの面積を大きく占めずとも、保護素子が具現される。

本発明を明確に理解させるために、添付した図面の各部位の形状は、例示的なものであると理解せねばならない。図示された形状以外の多様な形状に変形されることに注意せねばならない。図面に記載された同じ番号は、同じ要素を表す。

前述した本発明は、前述した実施形態及び添付した図面に限定されず、当業者ならば、本発明の技術的思想を逸脱しない範囲内で多様な置換、変形及び変更が可能であるということが分かるであろう。

本発明は、電源関連の技術分野に好適に適用可能である。

ＶＳ ハイレベル供給電源
ＨＳ ハイサイド・ノーマリーオンスイッチ
ＬＳ ローサイド・ノーマリーオンスイッチ
ＯＵＴ 出力端子
ＬＧＤ ローサイド・ゲートドライバ
ＨＧＤ ハイサイド・ゲートドライバ
ＰＤ 保護素子
＋ＶＤＤＨ ハイレベル駆動電源
−ＶＳＳＨ１ 第１ローレベル駆動電源
＋ＶＤＤＬ ハイレベル駆動電源
−ＶＳＳＬ ローレベル駆動電源
ＳＷ１ 第１スイッチング素子

Claims (19)

1. ハイサイド・ノーマリーオンスイッチ(ｈｉｇｈ ｓｉｄｅ ｎｏｒｍａｌｌｙ−ｏｎ ｓｗｉｔｃｈ)を制御するように構成されたハイサイド・ゲートドライバであって、
   第１ローレベル駆動電源を受信するように構成された第１スイッチング素子と、
   前記第１スイッチング素子と前記ハイサイド・ノーマリーオンスイッチのゲートとの間に直列に連結された保護素子と、を含み、
   前記保護素子は、前記第１スイッチング素子に印加された電圧を低下させるように構成されることを特徴とするハイサイド・ゲートドライバ。
2. 前記保護素子の抵抗値は、前記第１スイッチング素子の抵抗値より約５０倍ないし１００倍大きいことを特徴とする請求項１に記載のハイサイド・ゲートドライバ。
3. 前記保護素子は、追加ノーマリーオンスイッチを含むことを特徴とする請求項１に記載のハイサイド・ゲートドライバ。
4. 前記追加ノーマリーオンスイッチの平面視での面積は、前記ハイサイド・ノーマリーオンスイッチの平面視での面積の１／１０ないし１／１００であることを特徴とする請求項３に記載のハイサイド・ゲートドライバ。
5. 前記追加ノーマリーオンスイッチは、前記追加ノーマリーオンスイッチの臨界電圧より高い電圧を受信するように構成されたゲートを含むことを特徴とする請求項３に記載のハイサイド・ゲートドライバ。
6. 前記追加ノーマリーオンスイッチの前記ゲートは、接地端子と連結されることを特徴とする請求項５に記載のハイサイド・ゲートドライバ。
7. 前記追加ノーマリーオンスイッチのゲートは、前記追加ノーマリーオンスイッチのソース／ドレインと連結されることを特徴とする請求項３に記載のハイサイド・ゲートドライバ。
8. 前記追加ノーマリーオンスイッチ及び前記ハイサイド・ノーマリーオンスイッチは、同じ構造で具現されることを特徴とする請求項３に記載のハイサイド・ゲートドライバ。
9. 前記同じ構造は、窒化ガリウム(ＧａＮ)トランジスタ、炭化ケイ素(ＳｉＣ)トランジスタ及び絶縁ゲート型バイポーラトランジスタ(Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ)のうち選択された一つを含むことを特徴とする請求項８に記載のハイサイド・ゲートドライバ。
10. 前記保護素子と第２ローレベル駆動電源との間に連結された第２スイッチング素子をさらに含み、前記第２ローレベル駆動電源の電圧は、前記第１ローレベル駆動電源の電圧より高いことを特徴とする請求項１に記載のハイサイド・ゲートドライバ。
11. 前記ハイサイド・ノーマリーオンスイッチをターンオフさせる間に、前記第１スイッチング素子は、前記第２スイッチング素子がターンオンされた後にターンオンされるように構成されることを特徴とする請求項１０に記載のハイサイド・ゲートドライバ。
12. 出力端子と連結されたソース、ハイレベル供給電源と連結されたドレイン及びゲートを含むハイサイド・ノーマリーオンスイッチであって、前記ハイサイド・ノーマリーオンスイッチは、第１ローレベル駆動信号に応答してターンオフされるように構成されたハイサイド・ノーマリーオンスイッチと、
    前記ハイサイド・ノーマリーオンスイッチを制御するように構成されたハイサイド・ゲートドライバと、を含み、
    前記ハイサイド・ゲートドライバは、第１ローレベル駆動電源を受信するように構成された第１スイッチング素子と、
    前記第１スイッチング素子と前記ハイサイド・ノーマリーオンスイッチの前記ゲートとの間に直列に連結された保護素子と、を含み、
    前記保護素子は、前記第１スイッチング素子に印加された電圧を低下させるように構成されることを特徴とする電力装置。
13. 前記ハイサイド・ゲートドライバは、
    ハイレベル駆動電源と前記ハイサイド・ノーマリーオンスイッチのゲートとの間に連結された追加スイッチング素子をさらに含み、
    前記追加スイッチング素子は、前記ハイサイド・ノーマリーオンスイッチをターンオンさせるために、第１ハイレベル駆動信号を前記ハイサイド・ノーマリーオンスイッチに選択的に提供するように構成されることを特徴とする請求項１２に記載の電力装置。
14. 前記ハイサイド・ゲートドライバは、前記ハイレベル駆動電源と前記ハイサイド・ノーマリーオンスイッチのソースとの間に連結された容量性素子をさらに含むことを特徴とする請求項１３に記載の電力装置。
15. ローレベル供給電源と連結されたソース、前記出力端子と連結されたドレイン及びゲートを含むローサイド・ノーマリーオンスイッチと、
    前記ローサイド・ノーマリーオンスイッチを制御するように構成されたローサイド・ゲートドライバと、をさらに含むことを特徴とする請求項１２に記載の電力装置。
16. 出力端子と連結されたソース、ハイレベル供給電源と連結されたドレイン及びゲートを含むハイサイド・ノーマリーオンスイッチであって、前記ゲートは、ハイレベル駆動電源によって提供された信号に応答して前記ハイサイド・ノーマリーオンスイッチをスイッチオンさせ、第１ローレベル駆動電源によって提供された信号に応答して前記ハイサイド・ノーマリーオンスイッチをスイッチオフさせるように構成されたハイサイド・ノーマリーオンスイッチと、
    前記第１ローレベル駆動電源を受信するように構成された第１スイッチング素子と、
    前記第１スイッチング素子と前記ハイサイド・ノーマリーオンスイッチの前記ゲートとの間に連結された追加ノーマリーオンスイッチと、を含み、
    前記追加ノーマリーオンスイッチは、前記第１スイッチング素子に印加された電圧を低下させるように構成されることを特徴とする電力装置。
17. 第２ローレベル駆動電源と前記追加ノーマリーオンスイッチとの間に連結された第２スイッチング素子をさらに含み、
    前記第２ローレベル駆動電源の電圧は、前記第１ローレベル駆動電源の電圧より高いことを特徴とする請求項１６に記載の電力装置。
18. 出力端子と連結されたソース、ハイレベル供給電源と連結されたドレイン及びゲートを含むハイサイド・ノーマリーオンスイッチと、
    前記ハイサイド・ノーマリーオンスイッチのゲートと連結された追加ノーマリーオンスイッチと、
    ローレベル供給電源と連結されたソース、前記出力端子と連結されたドレイン及びゲートを含むローサイド・ノーマリーオンスイッチと、を含み、
    前記ハイサイド・ノーマリーオンスイッチ、前記追加ノーマリーオンスイッチ及び前記ローサイド・ノーマリーオンスイッチは、同じ構造で具現されることを特徴とするスイッチングチップ。
19. 前記追加ノーマリーオンスイッチの平面視での面積は、前記ハイサイド・ノーマリーオンスイッチの平面視での面積の１／１０ないし１／１００であることを特徴とする請求項１８に記載のスイッチングチップ。

Images