CN110767751B - 功率半导体器件 - Google Patents

功率半导体器件 Download PDF

Info

Publication number
CN110767751B
CN110767751B CN201910666400.9A CN201910666400A CN110767751B CN 110767751 B CN110767751 B CN 110767751B CN 201910666400 A CN201910666400 A CN 201910666400A CN 110767751 B CN110767751 B CN 110767751B
Authority
CN
China
Prior art keywords
region
semiconductor device
power semiconductor
terminal
conductive path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910666400.9A
Other languages
English (en)
Other versions
CN110767751A (zh
Inventor
埃迪·黄
尼古拉斯·A·M·科佩尔
马特加兹·罗兹曼
斯蒂芬·D·伍德
章剑峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruineng Semiconductor Technology Co ltd
Original Assignee
Ruineng Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruineng Semiconductor Technology Co ltd filed Critical Ruineng Semiconductor Technology Co ltd
Publication of CN110767751A publication Critical patent/CN110767751A/zh
Application granted granted Critical
Publication of CN110767751B publication Critical patent/CN110767751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明提供一种功率半导体器件，包括：具有单极传导结构和双极传导结构的半导体衬底、第一端子和第二端子。单极传导结构包括第一传导类型的第一区、第二区和第三区，其中，第二区的掺杂浓度低于第一区和第三区的掺杂浓度。双极传导结构包括形成在与第一传导类型相反的第二传导类型的第四区和第二区之间的P‑N结、第一端子和第二端子。单极传导结构可操作以提供第一传导路径。双极传导结构可操作以提供第二传导路径。第一传导路径在功率半导体器件的导通状态期间，以第一频率接通和断开，并且第二传导路径在第一传导路径的断开阶段期间，以高传导率模式操作，和在第一传导路径的导通阶段期间，以低传导率模式操作。

Description

功率半导体器件
技术领域
本发明涉及功率半导体器件。更具体地，但非排他地，本发明涉及用于功率电子应用的同步整流器。
背景技术
功率半导体器件是用于功率电子应用的半导体器件。这种器件也被称为功率器件。通常，功率器件具有超过20V的额定电压(即，器件在其主端子之间的断开(OFF)状态下必须承受的电位差)，并且在其导通(ON)状态期间传导超过100mA。更常见的是，功率器件的额定值高于60V且高于1A。这些值使功率器件与低压器件非常不同，低压器件的工作电压通常低于5V，传导电流通常低于1mA，更常见的是在μA或低于μA的范围内。功率器件和其他类型器件(例如低压或射频(RF)器件)之间的另一个区别是功率器件主要以大信号工作并且工作方式类似开关。在高压或功率放大器中发现了例外情况，其包括主要用于线性操作的专用功率晶体管。功率半导体器件在其导通状态下承载大约10A至3000A量级的电流，并且在其断开状态下阻断大约100V至10000V量级的电压并不罕见。通常使用的功率半导体器件包括功率二极管、半导体闸流管、双极结型晶体管(BJT)、功率金属氧化物半导体场效应晶体管(MOSFET)、以及绝缘栅双极晶体管(IGBT)。
功率半导体器件通常用作功率电子应用中的开关或整流器。整流器是将周期性地反转方向的交流电(AC)转换为仅在一个方向上流动的直流电(DC)的器件。为了实现这一功能，在整流器上施加特定极性的电压时，整流器通常在导通状态工作，从而允许电流沿与电压极性相对应的方向流过整流器，并且当在整流器两端施加相反极性的电压(即，反向偏置电压)时，整流器在断开状态工作，从而阻止电流流过整流器。整流器的额定电压必须高于反向偏置电压的大小，这样整流器在反向偏置电压下不会发生故障。
P-N或肖特基二极管是常用的整流器。在低压DC-DC转换器中使用MOSFET作为同步整流器来代替P-N或肖特基二极管是常见的。同步整流意味着MOSFET被主动导通，以允许电流在一个方向上、但是主动断开以阻止电流在另一个方向上流动。P-N和肖特基二极管在其传导I-V特性中具有拐点电压，对于P-N二极管的最小电压降约为0.7V，或对于肖特基二极管的电压降约为0.5V。在输出电压小于5V的低压转换器中，用作整流器的P-N或肖特基二极管的0.5V至0.7V电压降水平表示不可接受的效率损失。电压降也可以称为整流器的“导通状态电压”。相比之下，当用作同步整流器时，MOSFET具有电阻导通状态特性，而没有拐点电压。如果为特定电路状况选择具有低导通电阻(RDS(on))的MOSFET，则可以使这种同步整流器的导通状态电压尽可能低。出于该原因，MOSFET通常用作低压转换器中的同步整流器，其需要高效率和低功率损耗。
对于高压功率电子应用中的整流(例如AC电源整流)，使用MOSFET作为同步整流器几乎不常见。这是因为MOSFET的导通电阻随额定电压迅速增加。例如，对于10A的250V电源整流，为了实现远低于P-N二极管可实现的0.7V导通状态电压的导通状态电压，需要使用额定电压为600V-800V和导通电阻显著低于70mΩ的MOSFET。使用所谓的超级结结构或化合物半导体(诸如碳化硅(SiC)和氮化镓(GaN))可以实现这种导通电阻水平。然而，SiC和GaN半导体器件制造起来非常昂贵。出于该原因，将MOSFET用作电源整流或其他高压功率电子应用的同步整流器，仍局限于非常专业的应用。
因此，需要一种成本效益的功率半导体器件，其可用作高压功率电子应用中的整流器，并且还提供低导通状态电压和高效率。
本发明的一个目的是提供这种成本效益的功率半导体器件。
发明内容
根据本发明的第一方面，提供一种功率半导体器件，包括：半导体衬底，其包括：单极传导结构，包括第一传导类型的第一区、第一传导类型的第二区和第一传导类型的第三区，其中，第二区的掺杂浓度低于第一区和第三区的掺杂浓度；以及双极传导结构，包括形成在与第一传导类型相反的第二传导类型的第四区和第二区之间的P-N结；第一端子以及第二端子。所述单极传导结构可操作，以使用至少第一区、第二区和第三区，在第一端子和第二端子之间提供第一传导路径。双极传导结构可操作以使用第四区、P-N结、第二区和第三区，在第一端子和第二端子之间提供第二传导路径。第一传导路径被配置为在功率半导体器件的导通状态期间，在施加控制信号的情况下，以第一频率接通和断开，以及第二传导路径被配置为在第一传导路径的断开阶段期间，以高传导率模式操作，和在第一传导路径的导通阶段期间，以低传导率模式操作。
通过在同一半导体衬底上提供双极传导结构和单极传导结构，其二者共享设计用于实现高电压额定值的公共低掺杂第二区，并且通过由单极传导结构提供的第一传导路径和由双极传导结构以第一频率提供的第二传导路径的交替传导，在第一传导路径的断开阶段期间，双极传导结构的导通允许在第一传导路径导通阶段期间，单极传导结构的导通状态电压减小。因此，有利地，该器件可以实现平均导通状态电压，该平均导通状态电压低于双极传导结构的导通状态电压和单极传导结构的原始导通状态电压中的每一个。因此，该器件可以实现高效率和低功率损耗。
可以理解的是，术语“端子”可与“电极”互换使用。
应当理解，单极传导结构是指在电子传导期间，仅使用一种类型的电荷载流子的半导体结构。例如，MOSFET和肖特基二极管是单极传导结构。因为所涉及的电荷载流子是多数载流子，所以单极传导结构也可以称为多数载流子传导结构。
第一传导路径可以是电阻传导路径。
双极传导结构是指在电子传导期间使用两种类型的电荷载流子(即电子和空穴)的半导体结构。例如，双极结型晶体管(BJT)、半导体闸流管、IGBT和P-N结二极管是双极传导结构。因为在双极传导结构的传导期间涉及多数和少数载流子，所以双极传导结构也可以称为少数载流子传导结构。
术语“低传导率模式”指的是在P-N结上施加低于正向阈值电压的正向偏置电压的情况，并且术语“高传导率模式”指的是正向偏置电压高于在P-N结上施加正向阈值电压的情况。一般而言，在低传导率模式期间通过P-N结的电流水平远低于在高传导率模式期间的电流水平。因此，P-N结也可以被认为在低传导率模式期间被“关闭”。
第二区可被配置为当所述第二传导路径以高传导率模式操作时，由于载流子从所述第四区注入到所述第二区中，而接收传导率调制。
所述第一传导路径可基本上与所述第二传导路径平行。
由于双极传导结构的传导，这种平行布置允许单极传导结构具有传导率调制的益处，而不会将双极传导结构的拐点电压引入器件的整个导通状态的传导特性。
所述功率半导体器件可操作以具有导通状态和断开状态，在所述导通状态期间，电流使用所述第一传导路径和第二传导路径中的至少一个，在所述第一端子和第二端子之间流动，在所述断开状态期间，电流不在第一端子和第二端子之间流动。
功率半导体器件可以是同步整流器。功率半导体器件可以在所述第一端子和第二端子之间施加第一极性的电压时，可以在导通状态下操作，并且可以在所述第一端子和第二端子之间施加第二极性的电压时，可以在断开状态下操作，第二极性与第一极性相反。
控制信号可以与施加在第一端子和第二端子之间的电压的极性同步。
半导体衬底可以是单片硅衬底。第一至第四区可以是掺杂有不同类型和/或不同杂质水平的硅衬底的区。
第三区可以具有第一表面和与第一表面相对的第二表面。第二端子可以电联接到第三区的第二表面。
第二区可以设置在第三区的第一表面上。
第二区可以具有第一表面和与第一表面相对并面向第三区的第二表面。
第一区可以设置在与第二区的第一表面相邻。
第四区可以设置在第二区内。在示例中，第四区可以与第二区的第一表面相邻地设置。可替代地，第四区可以设置在位于第二区内的至少一个沟槽的壁的周围。
所述第一传导路径的所述导通阶段的持续时间可被配置为比在功率半导体器件的导通状态期间，所述第一传导路径的所述断开阶段的持续时间长。
在所述控制信号的至少一个周期内所述第一传导路径的所述导通阶段的持续时间可短于通过与第二区的多数载流子复合，一部分注入的载流子消失的持续时间。
注入的载流子的比例可以是注入的载流子的很大一部分。任选地，该部分可以具有的值在50％至95％之间。
在使用中，第一端子和第二端子可以被配置为连接到第二频率的AC电压，以便对AC电压进行整流，并且第一频率可以高于第二频率。
第一频率可以比第二频率高至少两倍。第一频率可以在10KHz到1MHz之间。
所述单极传导结构可包括金属氧化物半导体(MOS)栅极结构。所述MOS栅极结构可包括设置在所述第一区和第二区之间的所述第二传导类型的沟道区；和栅极电极，用于在沟道区中产生电场，以反转沟道区的传导类型，从而在第一区和第二区之间形成传导沟道。
靠近P-N结的第四区的一部分的掺杂浓度可以具有高于沟道区的掺杂浓度。
所述栅极电极可被配置为接收所述控制信号以接通和断开所述传导沟道，从而接通和断开所述第一传导路径。
功率半导体器件还可包括可连接在所述第一端子和所述第一区之间的开关。所述开关可被配置为接收所述控制信号以接通和断开所述第一传导路径。
所述第一区可与所述第二区直接接触。所述功率半导体器件还可包括可连接在所述第一端子和所述第一区之间的开关。开关可被配置为接收控制信号，以接通和断开第一传导路径。
功率半导体器件可以包括电连接到第四区的第一电极部分、和电连接到第一区的第二电极部分。术语“电极部分”可与术语“金属化接触”互换使用。第一电极部分可以与第二电极部分间隔开。开关可以电连接在第一端子和第二电极部分之间。第一电极部分可以电连接到第一端子。
开关可以是低压开关。应当理解，术语“低压开关”意味着开关的额定电压(例如，小于20V)低于功率半导体器件的额定电压。
开关可以形成在与半导体衬底分开的另一半导体衬底上。半导体衬底和另一半导体衬底可以封装在单个封装中。
第四区可包括彼此间隔开的多个第四子区。第四子区中的至少一些可以可操作地连接到第一端子并且与第二区形成P-N结。
第四子区可以以一定距离彼此间隔开，该距离被配置成使得在将第二极性的电压应用到所述第一端子和第二端子时，第二区内、对应于相邻第四子区的P-N结的耗尽区共同夹断第一传导路径。
所述第一区可包括彼此间隔开的至少一个第一子区，以及所述至少一个第一子区可设置在所述第四子区中的相邻子区之间。所述至少一个第一子区可以与第四子区的临近子区间隔开。
功率半导体器件还可以包括设置在第二区内的沟槽。第四子区中的至少一个可以与沟槽的至少一个壁相邻设置。
功率半导体器件还可以包括电连接到第四子区中的至少一个的金属化接触。金属化接触可以可操作地连接到第一端子，并且金属化接触的至少一部分可以设置在沟槽内。
可替代地，所述第一区可包括彼此间隔开的至少一个第一子区，所述至少一个第一子区可设置在所述第四子区中的一个内，并且具有与第四子区中的一个的边界基本对齐的边界，使得至少一个第一子区与第二区直接接触。
可以配置掺杂浓度和第二区的厚度，使得功率半导体器件能够在功率半导体器件断开状态期间，支持在第一端子和第二端子之间具有但不限于600V至800V的量级的电压。
根据本发明的第二方面，提供了一种操作功率半导体器件的方法，所述功率半导体器件包括：半导体衬底，包括：单极传导结构，包括第一传导类型的第一区、第一传导类型的第二区和第一传导类型的第三区，其中，第二区的掺杂浓度低于第一区和第三区的掺杂浓度；以及双极传导结构，包括形成在与第一传导类型相反的第二传导类型的第四区和第二区之间的P-N结；第一端子以及第二端子；所述方法包括：使用第一区、第二区和第三区，在第一端子和第二端子之间提供第一传导路径；在功率半导体器件的导通状态期间，施加控制信号，以第一频率接通和断开第一传导路径；以及使用第四区、P-N结、第二区和第三区，在第一端子和第二端子之间提供第二传导路径；其中，在第一传导路径的断开阶段期间，第二传导路径以高传导率模式操作，以及在功率半导体器件的导通状态期间，在第一传导路径的导通阶段期间，第二传导路径以低传导率模式操作。
在适当的情况下，以上关于本发明的多个方面描述的任何可选特征可以应用于本发明的多个方面中的另一个方面。
应当理解，本发明的功率半导体器件适用于各种电力电子应用，不限于用在作为同步整流器的功率整流中。
附图说明
为了更全面地理解本发明，现在将参考附图、通过示例描述本发明的多个实施例，附图中：
图1是根据本发明第一实施例的功率半导体器件的横截面的示意图。
图2是图1的功率半导体器件的导通状态期间的输入和输出波形的示意图。
图3是根据本发明第二实施例的功率半导体器件的横截面的示意图。
图4是根据本发明第三实施例的功率半导体器件的横截面的示意图。
图5是功率半导体器件的局部横截面的示意图，其可由本发明第三实施例的局部横截面的替代。
图6是根据本发明第四实施例的功率半导体器件的横截面的示意图。
在附图中，相同的部件由相同的附图标记表示。此外，在每个附图中，由附图标记表示(格式为N-i)部件具有与由附图标记N表示的另一部分相同的特性。
应当理解，附图仅用于说明目的，并未按比例绘制。
具体实施例
图1示意性地示出了根据本发明第一实施例的功率半导体器件100的横截面。器件100包括N+硅衬底3。电极20电联接到衬底3的底表面。具有厚度t2的低掺杂N-漂移区2(例如，具有的掺杂浓度大约1013cm-3至1015cm-3)设置衬底3的顶表面上。N-漂移区2可以是外延层。厚度t2可以例如为数十微米(μm)的量级。应当理解，厚度t2的特定值取决于器件100的额定电压。
在N-漂移区2中提供与N-漂移区2的顶表面相邻的P+阱4。N+区1设置在P+阱4中，并且也与N-漂移区2的顶表面相邻。上面使用的“顶表面”和“底表面”也可以分别称为“第一表面”和“第二表面”，其与“第一表面”相对。P+阱4和N+区1可以通过双扩散过程形成。N-漂移区2具有比衬底3和N+区1低的掺杂浓度。电极10电联接到N+区1和P+阱4二者。
N+区1、N-漂移区2、衬底3和P+阱4也可以分别称为器件100的“第一区”、“第二区”、“第三区”和“第四区”。通过将各种杂质掺杂到硅中形成这些区。电极10和20可以分别称为器件100的“第一电极”和“第二电极”，或者分别称为器件100的“第一端子”和“第二端子”。
器件100还包括MOS栅极结构，其包括绝缘栅极6、沿着N+区1和N-漂移区2之间的P+阱4的顶表面的沟道区5、以及位于栅极6和沟道区5之间的栅极氧化物层7。栅极电极30电联接到栅极6。当在栅极电极30和第一电极10之间施加正电压时(即，栅极电极30处的电位高于第一电极10处的电位)，由电压产生的电场穿过氧化物层7并反转沟道区5的传导类型，从而在P+阱4和氧化物层7之间的界面处产生N-型反转层(即，N沟道)。反转层提供传导沟道，电流可以通过该沟道在N+区1和N-漂移区2之间流动。
因此，当在栅极电极30和第一电极10之间施加正电压时，经由N+区1、反转沟道区5、N-飘移区2和N+衬底3，在第一电极10和第二电极20之间提供第一传导路径P1。
类似于典型的MOSFET，第一传导路径P1仅使用一种类型的电荷载流子(即电子)用于传导。电子是N+区1、反向沟道区5、N-漂移区2和N+衬底3的主要载流子。因此，第一传导路径P1也可以被称为单极传导路径或多数载流子传导路径。因此，N+区1、N-漂移区2、N+衬底3、沟道区5和MOS栅极结构共同形成单极传导结构。
由于第一传导路径P1是电阻性的，所以单极传导结构的导通状态特性没有拐点电压。第一传导路径P1通过从第一电极10流到第二电极20、或从第二电极20流到第一电极10的电流，同样良好地工作。单极传导结构的导通电阻(RDS(on))包括N+区1的电阻、反转沟道区5的电阻、N-漂移区2的电阻和N+衬底3的电阻，它们彼此串联连接。
对于单极传导结构来说，相对厚且低掺杂的N-漂移区2是必要的，以阻挡施加在第一电极10和第二电极20之间的高电压。因此，这种低掺杂区具有高电阻率。N-漂移区2中的串联电阻随着器件100的额定电压而增加，并且通常表示对第一传导路径P1的总导通电阻的最大贡献。同时，低掺杂N-漂移区2的存在对于器件100实现高额定电压是必要的，并且将更多杂质(例如，磷)嵌入(例如，通过扩散工艺)到漂移区2以增加其掺杂浓度是不可行的。因此，低掺杂N-漂移区2对于在路径P1的传导期间减小单极传导结构的两端电压降提出了挑战。
如图1所示，P-N结11沿着P+阱4和N-漂移区2之间的界面形成。因此，同样存在经由P+阱4、P-N结11、以及N-漂移区2，在第一电极10和第二电极20之间的第二传导路径P2。第一传导路径P1和第二传导路径P2并联连接在电极10和20之间。
可以通过在第一电极10和第二电极20之间施加正电压(即，第一电极10处的电位高于第二电极20处的电位)来接通第二传导路径，以正向偏置P-N结11。因为在第二传导路径P2的传导期间涉及电子和空穴的扩散，第二传导路径P2也可以被称为双极传导路径或少数载流子传导路径。因此，P+阱4、P-N结11和N-漂移区2共同形成双极传导结构。由于P-N结11，在双极传导结构的传导I-V特性中，存在约0.7V的拐点电压。拐点电压由双极传导结构的性质决定，并且不能被消除。
器件100可以用作具有导通状态和断开状态的同步整流器。
当器件100反向偏置时(例如，第一电极10处的电位低于第二电极20处的电位)，发生断开状态。为了实现断开状态，路径P1和P2必须保持关闭。通过向栅极电极30施加低电压(包括0V)使得路径P1可以关闭，使得栅极电极30和第一电极10之间的电压差低于用于在沟道区5内形成N沟道的阈值电压(这意味着路径P1不能在断开状态下建立)。当第一电极10处的电位低于第二电极20处的电位时，路径P2的P-N结11自然地反向偏置，因此路径P2也不能传导电流。因此，电流不能从第二电极20流到第一电极10，并且器件在断开状态下工作。
当在第一电极10和第二电极20之间施加正电压时，发生导通状态。为了实现导通状态，通常导路径P1和P2中的至少一个。可以通过向栅极电极30施加相对高的电压来导路径P1，使得栅极电极30和第一电极10之间的电压差高于用于形成N沟道的阈值电压。此外，当第一电极10处的电位高于第二电极20处的电位时，路径P2的P-N结11自然地正向偏置。这样，电流可以经由路径P1和P2中的一个或两个，从第一电极10流到第二电极10。
施加到栅极电极30的电压通常与施加在第一电极10和第二电极20之间的电压的极性同步。因此，器件100的导通/断开状态可以根据在第一电极10和第二电极20之间施加的电压的极性的变化而改变。
如上所述，由于高电阻的N-漂移区2，沿路径P1的电压降可能很大，并且路径P2遭受约0.7V的拐点电压，其是不能消除的。为了降低器件100的导通状态电压(即，在导通状态期间，第二电极20和第一电极10之间的电压降)，控制器件100以动态地增加N-漂移区2的电荷载流子浓度，从而在器件100的导通状态期间，减小N-漂移区2的电阻(实际上没有将更多杂质嵌入到或扩散到区2中)。这将在下面更详细地描述。
图2示出了在器件100的导通状态期间，施加在栅极电极30和第一电极10之间的电压VGS，以及在第二电极20和第一电极10之间产生的导通状态电压VON的波形。仅用于说明目的，导通状态的持续时间显示为tON。
如图2所示，在导通状态的整个周期tON期间，不是使栅极6恒定地偏置为正以引起N沟道的存在，而是将快速接通和断开(导通-断开)脉冲VGS施加到栅极电极30，以周期性地接通和断开沟道区5内的N沟道，从而周期性地接通和断开第一传导路径P1。VGS的频率可以是例如10kHz和10MHz之间。N沟道和第一传导路径P1的接通/关闭频率与VGS的频率基本相同。
VGS的周期是T，其包括断开N沟道的断开阶段T1和接通N沟道的接通阶段T2。
在断开阶段T1期间，第一传导路径P1被断开，但是，第二传导路径P2仍然被接通，因为第一电极10的电位比第二电极的电位高。因此，电流将沿着第二传导路径P2流过双极传导结构。由于P-N结11的存在，导通状态特性具有拐点电压，因此在断开阶段T1期间的导通状态电压VON约为0.7V。
在断开阶段T1期间，经由双极导电结构的传导将少数载流子(即，器件100中的空穴)注入到N-漂移区2中，从而增强了N-漂移区2的导电性。由于准电荷中性约束，注入的少数载流子还将导致在随后的导通阶段T2期间，N-漂移区2中的多数载流子(即电子)的增加，如下所述。以这种方式，N-漂移区2的有效掺杂暂时增加到远高于N-漂移区2的实际掺杂浓度的水平，从而降低N-漂移区2的电阻。这种效果称为N-漂移区2的传导率调制。
当在导通阶段T2期间导通N沟道时，第一传导路径P1和第二传导路径P2都在导通阶段T2的开始处传导。应当理解，电流将倾向于流过具有较低电阻的路径。由于在断开阶段T1期间，由N-漂移区2接收的传导率调制，第一传导路径P1的瞬时导通电阻已经从其正常水平大大降低，因为该电阻的最大贡献者(N-漂移区2)由于注入的少数载流子的存在而降低了其有效电阻。因此，电流趋于流过第一传导路径P1，并且路径P1的瞬时导通状态电压下降到远低于路径P2的拐点电压的水平。作为示例，VON的水平在图2中示出为约0.1V，但是可以根据单极传导结构的配置和流过路径P1的电流密度而变化。
因为路径P1的瞬时导通状态电压低于路径P2的P-N结11的正向“阈值”电压(约0.7V)，所以经由路径P2的传导将停止或进入非常低传导率模式。应当理解，如果在P-N结之间施加低于正向阈值电压的正向偏置电压，则P-N结仍然能够传导小电流(可以是大约或低于几mA)，并且不是严格关闭。因此，术语“低传导率模式”指的是正向偏置电压低于在P-N结11上施加的正向阈值电压的情况，并且术语“高传导率模式”指的是正向偏置电压高于在P-N结11上施加的正向阈值电压的情况。一般而言，在低传导率模式期间，通过P-N结11的电流水平远低于在高传导率模式期间的电流水平。因此，P-N结也可以被认为在导通阶段T2期间被关闭，并且在断开阶段T1期间被导通。
随着导通阶段T2继续，注入到N-漂移区2中的少数载流子通过与N-漂移区2内的多数载流子的复合而开始消失。因此，N-漂移区2的有效电阻在导通阶段T2增加，如图2所示，这使器件100的导通状态电压随时间逐渐增加。
通常，N-漂移区2中的少数载流子寿命会使得复合过程在几微秒内发生。在一个示例中，复合过程可以花费至少大约10微秒。应当理解，优选地，导通阶段T2的持续时间短于注入的少数载流子的寿命。在另一示例中，导通阶段T2的持续时间可以短于一部分注入的载流子通过复合消失期间的持续时间。该部分可以是大部分，并且可以具有例如50％至95％之间的值。
通过以适当的高频接通和断开N沟道和第一传导路径P1，在断开阶段T1注入到N-漂移区2中的少数载流子对于整个导通阶段T2大多数情况是存在的，从而使路径P1的导通状态电压在整个导通阶段T2内保持低水平。如图2所示，随着注入的载流子在导通阶段T2期间复合，导通状态电压逐渐升高，但是在导通状态电压显著增加之前，N沟道再次关闭，使得导通第二传导路径P2，从而“补充”N-漂移区2的注入载流子。此外，在导通阶段T2期间，主要的传导路径(即，第一传导路径P1)是纯电阻性的，没有任何P-N结，因此没有拐点电压。
图2示出了导通阶段T2具有比断开阶段T1更长的持续时间。可以优化断开阶段T1和导通阶段T2的确切比率，以获得最大益处。通常，可以通过使断开阶段T1尽可能短、但足够长以在N-漂移区2中建立高水平的传导率调制，并且通过使导通阶段T2尽可能长而不使导通状态电压从其初始低值上升太多，来获得最佳性能。以这种方式，器件100的平均导通状态电压远低于P-N结的拐点电压(通常为0.7V)。因此，器件100可以实现与超级结结构或化合物半导体所实现的性能相当的性能，但是可以以比超级结结构或化合物半导体更具成本效益的方式制造。
应当理解，N-漂移区2优选地由具有相对高寿命的少数载流子的半导体材料制成。这允许导通阶段T2的持续时间相对于断开阶段T1的持续时间延长。因此，由于在导通阶段T2期间，由路径P1提供的非常低的导通状态电压，器件100的平均导通状态电压可以进一步降低到更低水平。
通过使用低缺陷密度硅结构作为N-漂移区2的材料，可以实现N-漂移区2内的少数载流子高寿命。在一个示例中，反向扩散的均匀晶片用作制造器件100的起始材料，其中N-漂移区2已经由晶片提供，并且不是在衬底3上通过外延工艺制成的外延层。以这种方式制造的N-漂移区2具有低缺陷密度，因此，N-漂移区2中的少数载流子寿命相对较高。在另一示例中，N-漂移区2是通过外延工艺制成的外延层，并且在外延层上执行退火工艺，以减少结构缺陷。
例如，断开阶段T1的持续时间可以从几纳秒到几微秒。已经发现，存在断开阶段T1的最小持续时间，以便允许P-N结11导通，从而完全调制N-漂移区2的传导率。此外，已经发现延长最小持续时间可能不一定进一步增强N-漂移区2的传导率。最小持续时间随着器件100的特定掺杂和厚度配置、流过器件100的电流密度、工作温度、以及其他外部条件而改变，并且通常可以在0.5到2微秒的范围内。导通阶段T2的持续时间可以优选地为大约5到15微秒。产生低VON的信号VGS的占空比通常在80％至95％的范围内。应当理解，上述时间段和占空比的特定数字仅是示例性的，并且器件100的实际操作决不限于这些附图。
图2示出了器件100的导通状态的持续时间tON大于VGS的周期T的三倍。应当理解，这仅仅是为了说明，并且持续时间tON可以等于i*T，其中i是等于或大于1的数。
传导率调制也用于双极功率器件(如晶闸管、IGBT)。然而，器件100提供优于双极功率器件的优点，在于器件100能够实现低于P-N结的拐点电压的导通状态电压。如上所述，在器件100的导通状态期间，流过器件100的电流以高频在第一传导路径P1和第二传导路径P2之间交替，从而产生“平均”导通状态电压，“平均”导通状态电压低于P-N结的0.7V的拐点电压。相反，双极功率器件总是将至少一个P-N结引入其电流传导路径中，并且至少一个P-N结与其他一个或多个传导元件串联连接。因此，双极功率器件提供的导通状态电压通常等于或高于0.7V拐点电压，并且不容易将导通状态电压降低到拐点电压以下。
器件100可以用在其中器件100的导通状态的持续时间覆盖“沟道导通/关闭”切换周期T的许多周期的应用中，例如50/60Hz电源整流或其他这样的低频应用。在传统的电源AC-DC整流桥中，所有电流在到达器具之前，流过串联连接的两个P-N二极管(用作整流器)。两个P-N二极管中的电压降通常至少为1.6V。如果器件100用作同步整流器以代替电源整流中的每个P-N二极管，则可以为每个器件100实现大约0.3V的平均导通状态电压，在两个串联的器件中给出0.6V。因此，电压降总共减少了1V，表明110V电源的效率提高了大约1％。随着在许多器具中广泛使用电源整流，如果使用器件100，则电力消耗的潜在节省和对环境的益处是巨大的。
器件100可用于许多其他电力电子应用中。例如，图腾柱(totem-pole)无桥功率因数校正(PFC)电路通常使用两个低导通电阻高频开关，如GaN高电子迁移率晶体管(HEMT)或SiC场效应晶体管(FET)，以及两个高压超级结MOSFET作为同步整流器。在该电路中，超级结同步整流器在电源频率50/60Hz下接通和断开，并且可以用器件100代替以降低成本。由于无桥PFC电路已经使用来自控制IC的复杂驱动方案，因此很容易在控制方案中实现如上所述的第一传导路径P1的导通断开切换，而无需额外成本。
除了需要在电源频率下操作的整流器的电力电子应用之外，或类似如上面的示例中所概述的，器件100还可以用于以更高频率的整流，例如在整流的切换频率通常为70kHz的普通PFC电路中，或者在高频开关模式电源(SMPS)电路中，如果在这种电路中整流器的导通状态足够长，以具有至少一个完整的断开阶段T1和导通阶段T2的周期。例如，器件100可以用作SMPS电路中的高压同步整流器，P-N结11用作续流二极管。在SMPS电路中，在比正常情况稍晚一点的时间内有意地导通器件100的单极结构的N沟道可能是有益的，增加了所谓的“死区时间(dead time)”期间，在此期间，第二传导路径P2传导，但是第一传导路径P1不传导。以这种方式，由于N-漂移区2在“死区时间”期间接收的传导率调制，当第一传导路径P1开始传导时，N-漂移区2的有效电阻降低。然而，当器件100用于SMPS电路时，应优选地控制少数载流子(即，器件100中的空穴)寿命，使得大多数少数载流子在器件100的导通阶段T2的结束时复合，以便不损害器件100的反向恢复特性。反向恢复特性是指整流器的反向恢复时间，它是整流器在切换时停止电流所固有需要的持续时间。
除了通过较低的导通状态电压来提高效率之外，在上述应用中使用器件100作为整流器还提供了较低功耗的益处，允许减少或甚至消除庞大且昂贵的散热器件。因此，器件100向用户和环境提供的总增益是巨大的。
器件100的额定电压是掺杂浓度和N-漂移区2的厚度t2的函数，而其额定电流是在沟道区5中设置的N沟道的宽度和P-N结11的尺寸的函数。因此，可以调节N-漂移区2的掺杂浓度和厚度t2，以提供所需的额定电压。此外，可以调节P-N结11的沟道宽度和尺寸，以允许器件100在其导通状态下传导所需电流量。此外，为了增强传导率调制的效果，靠近P-N结11的P+阱4的掺杂浓度可以增加，例如增加到1016～1018cm-3。同时，靠近沟道区5的P+阱4的掺杂浓度优选保持在低水平(例如，大约1015～1016cm-3)，以避免影响单极传导结构的性能(例如，阈值电压)。P+阱4的这种两水平掺杂浓度可以通过受控离子注入或其他合适的技术来实现。
器件100可以包括在电极10和20之间并联连接的多个单元。区1至6、栅极16和氧化物层7可以形成器件100的一个单元。图1示出了第二单元，其包括N+区1-2和P+阱4-2，二者可电连接(未示出)到第一电极10。可以理解，N+区1-2、P+阱4-2与N-漂移区2、N+衬底3、栅极6和氧化物层7一起工作，以提供进一步的单极传导结构和另外的双极传导结构和功能，这与上述方式相同。器件100可包括数千个单元，以便实现期望的额定电流。单元共享N-漂移区2和N+衬底3。单元的所有第一传导路径可以统称为由器件的“单极传导结构”提供的“第一传导路径”。单元的所有第二传导路径可以统称为由器件的“双极传导结构”提供的“第二传导路径”。
图3示意性地示出了根据本发明第二实施例的功率半导体器件200的横截面。
在器件100中，通过向栅极电极30施加驱动脉冲VGS，来接通和断开由单极传导结构提供的第一传导路径P1。栅极驱动功耗随着驱动脉冲VGS的频率线性增加。此外，如果器件100具有高额定电压(例如，600V至800V)，则栅极电极30可以具有大电容。因此，由于栅极电容大，可能难以以高频驱动栅极电极30。此外，可能需要大电流来驱动栅极电极30，因此用于驱动栅极电极30的功耗可能很大。
器件200通过提供与P+阱4和N+区1接触的两个分开的电极8和9，并通过提供在第一电极10和电极9之间串联连接的低电压开关12来解决该问题。电极8、9是直接与半导体接触的金属化接触。例如，电极8、9可以由选自铝、铜、金、钛或它们的合金的组的材料制成。低电压开关12意味着具有低电压额定值的开关，其低电压额定值至少低于器件200的额定电压。器件200的其他元件等同于器件100的相应元件，其使用相同的附图标记标记。可以在控制信号(未示出)的控制下接通和切断开关12。
类似于器件100(图1)，器件200可以用作同步整流器，并且当在第一电极10和第二电极20之间施加正电压时，器件200具有导通状态。栅极电极30在导通状态的整个期间被偏置为正。也就是说，高电压(即，逻辑‘1’电压，通常等于电源的电压电平)恒定地施加到栅极电极30。因此，在导通状态的整个期间，在沟道区5内存在N沟道。通过接通和断开开关12，来完成在导通状态期间电极10和20之间的路径P1的接通和断开。
特别是，当开关12断开时，电极9与第一电极10断开。因此，尽管N沟道存在于沟道区5中，但是没有电流可以经由路径P1、在电极10和20之间流动，因此，通过开关12断开路径P1。同时，第二传导路径P2自动接通，将少数载流子(即，器件200的空穴)注入N-漂移区2。
当开关12导通时，电极9电连接到第一电极10，因此第一传导路径P1在电极10和20之间传导电流。第一传导路径P1的传导率通过注入的少数载流子暂时增强。同时，第二传导路径P2自动断开或进入低传导率模式。
当器件200反向偏置时(即，第一电极10处的电位低于第二电极20处的电位)，施加到开关12的控制信号可以被同步，以切断开关12，使得路径P1已关闭。同时，路径P2的P-N结11被反向偏置，并且也不能传导电流。因此，电流不能从第二电极20流到第一电极10，并且器件200进入断开状态。在断开状态期间，可以去除施加到栅极电极30的偏置电压。
电极8直接连接到第一电极10，因此P+阱4和第一电极10之间的连接绕过开关12，从而允许电流在第一传导路径P1的断开阶段期间，流过第二传导路径P2。
低压开关12可以是低压CMOS开关。用于接通和断开开关12的控制信号可以施加到开关12的栅极。这种低压CMOS开关具有非常低的栅极电容，并且可以使用逻辑信号以高频导通和断开。不需要提供用于驱动开关12的大电流。用于驱动开关12的功耗可以显著低于用于驱动器件100的栅极电极30的功耗。
开关12可以在与器件200的区1至5相同的硅衬底上制成。可替代地，开关可以在单独的硅衬底上制造，硅衬底可以与器件200的其它部分一起封装在单个封装中。
图3示出了器件200的第二单元，其包括N+区1-2和P+阱4-2，二者分别电连接到电极9-2和8-2。应当理解，电极9-2可以连接到开关12的底部节点，使得开关12可以接通和断开第二单元的第一传导路径。第二单元的电极8-2可以直接连接到第一电极。第二单元的结构与第一单元的结构对称。因此，可以理解，N+区1-2和P+阱4-2与N-漂移区2、N+衬底3、栅极16和氧化物层17一起工作，以提供另外的单极传导结构和另外的双极传导结构，它们以与上述相同的方式工作。
器件100和200中的每一个使用栅极驱动的MOS结构(其包括栅极6、氧化物层7和沟道区5)作为单极传导结构的一部分。应当理解，可以使用其他类型的单极传导结构，如图4和图6所示。
图4示意性地示出了根据本发明的第三实施例的功率半导体器件300的横截面。
器件300与器件100、200的不同之处在于，器件300的N+区1设置在P+阱4的外部，以及N+区1与N-漂移区2直接接触。因此，除非被调制，否则(如下所述)，N+区1总是经由N-漂移区2与N+衬底3电连接。因为在该电连接中涉及的唯一电荷载流子是区1至3的多数载流子(即电子)，N+区1、N-漂移区2和N+衬底3形成单极传导结构，其提供第一传导路径P1。器件300不具有栅极驱动的MOS结构。
类似于器件200，P+阱4与电极8接触，电极8直接连接到第一电极10，以及N+区1。N+区1经由串联连接的低压开关12，连接到第一电极10。在P+阱4和N-漂移区2之间形成的P-N结11在第一电极10和第二电极20之间提供第二传导路径P2。
如图4所示，器件300包括多个单元。每个单元包括连接到开关12的底端的N+区1-i、P+阱4-i、以及P+阱4-i和第一电极10之间的电极8-i。数字i从2到N变化，N是单元的总数。仅用于说明目的，图4中N等于5。P+阱4、4-2...4-N彼此间隔开。N+区1、1-2...1-N中的每一个设置在相邻的P+阱之间。所有单元共享开关12、N-漂移区2和N+衬底3。
类似于器件100、200，器件300可以用作同步整流器，并且当在第一电极10和第二电极20之间施加正电压时，具有导通状态。
在导通状态期间，开关12以高频导通和断开。当开关12断开时，没有电流可以经由路径P1在电极10和20之间流动，因此，电流仅流过路径P2，将少数载流子(即，器件300的空穴)注入到N-漂移区2。当开关12导通时，第一传导路径P1相应地导通。通过注入的少数载流子，暂时增强第一传导路径P1的传导率。同时，第二传导路径P2自动断开或进入低传导率模式，因为路径P1的导通状态电压低于P-N结11的正向阈值电压。以这种方式，器件300的平均导通状态电压降低到低于P-N结11的拐点电压的水平。可以理解，沿着路径P1，由N-漂移区2的一部分接收的传导率调制是由于围绕路径P1的第一单元和第二单元中的每一个中的第二传导路径的传导。
当器件300反向偏置时(即，第一电极10处的电位低于第二电极20处的电位)，施加到开关12的控制信号可以被同步，以切断开关12，使得路径P1被关闭。同时，P-N结11、11-2是反向偏置的，并且也不传导电流。因此，器件300进入断开状态。
替代地或另外地，器件300可以被设计成使得当器件300被反向偏置时，它自动进入断开状态，而不管施加到开关12的控制信号如何。特别地，当器件300被反向偏置时，在P-N结11的两侧存在耗尽区。因为N-漂移区2是低掺杂的，所以N-漂移区2内的耗尽区比P+阱4内的耗尽区宽得多。类似地，P+阱4-2和N-漂移区2之间的P-N结11-2在N-漂移区2内也具有宽的耗尽区。相邻的P+阱4、4-2之间的距离L可以布置成使得由两个P-N结11、11-2产生的N-漂移区2内的耗尽区彼此接触。因此，无论开关12的导通/关闭状态如何，第一传导路径P1都被耗尽区夹断。由于路径P2的反向偏置P-N结11也不能传导电流，因此器件200进入断开状态。
图4示出了P+阱4、4-2...4-N邻近N-漂移区2的顶表面设置，并且电极8、8-2...8-N与P+阱的顶表面接触。在如图5所示的替代布置中，在N-漂移区2内、与N-漂移区2的顶表面相邻地设置沟槽13。沟槽13具有宽度W，并且可以通过蚀刻工艺形成。在沟槽13的侧壁和底壁周围设置P+阱4。P+阱4可以通过扩散形成。电极8与P+阱4的侧壁和底壁接触。电极8可以通过溅射工艺形成。类似于图4，电极8与第一电极10直接接触。如图5所示的沟槽13、P+阱4和电极8的布置可用于代替在器件300的至少一个单元中的P+阱4、4-i和电极8、8-i。
如图4所示，P+阱4的外边界14的横截面形状通常类似于正方形。应当理解，实际上，由于用于制造P+阱4的扩散过程的性质，P+阱4的外边界14在位置15处具有圆角。通过引入沟槽13，图5中的P+阱4可以通过浅扩散工艺形成，该扩散工艺提供比制造图4的P+阱4所需的扩散工艺更小的扩散深度。因此，图5中的P+阱4的外边界14与图4中的P+阱4的外边界14相比更接近正方形形状。P+阱4、4-i的“方形”形状使得N-漂移区2内的耗尽区更容易如上所述接合并夹断第一传导路径P1。因此，通过使用如图5所示的布置来修改器件300，在器件300从其导通状态切换到其断开状态时，器件300可以快速停止电流，因此以较低的反向偏置实现传导路径P1的夹断。此外，如图5所示的布置允许P+阱4、4-i和N+区1、1-i被密集地封装，从而减小了器件300的总体占用面积。
图6示意性地示出了根据本发明的第四实施例的功率半导体器件400的横截面。
类似于器件300，器件400不具有栅极驱动的MOS结构。然而，器件400与器件300的不同之处在于，N+区1设置在P+阱4内，并且N+区1具有与P+阱4的边界基本对齐的边界，使得N+区1与N-漂移区2直接接触。可以理解的是，边界N+区1可以略微突出于P+阱4的边界，并且只要N+区1经由N-漂移区2与N+衬底3直接电连接，器件400就起作用。在N+区1和N-漂移区2之间没有形成P型沟道区(类似于图3的沟道区5)。因为仅参与电连接的电荷载流子是区1至3的多数载流子(即电子)，N+区1、N-漂移区2和N+衬底3形成单极传导结构，单极传导结构提供第一传导路径P1。
类似于器件200，器件400的P+阱4与电极8接触，电极8直接连接到第一电极10，并且N+区1与电极9接触，电极9经由串联连接的低电压开关12连接到第一电极10。在P+阱4和N-漂移区2之间形成的P-N结11在第一电极10和第二电极20之间提供第二传导路径P2。
器件400的操作非常类似于如上所述的器件300的操作。具体地，当器件400被反向偏置时，N-漂移区2内的耗尽区能够从P+阱4、4-2的边界展开，以夹断第一传导路径P1。
器件300和400具有以下优点：不需要栅极驱动的MOS结构或栅极连接，因此器件300、400制造简单，这在于，在器件的顶表面上只有两个金属化接触(即电极8和9)，这避免了重叠电极接触的需要。
此外，以上关于器件100和其中可以使用器件100的功率电子应用提供的优点的描述同样适用于器件200至400。
应当理解，尽管具有水平沟道的平面MOSFET结构用作器件100、200中的单极传导结构，但是也可以使用其他器件结构，例如TrenchMOS(U-MOS)。实际上，应当理解，存在许多可以用作单极传导结构的其他等效器件结构，所有这些都在本发明的范围内。
此外，器件100-400内的单极传导结构使用电子来传导电流。应当理解，单极传导结构可以替代地使用空穴来传导电流。然而，空穴的迁移率低于电子的迁移率，并且由基于空穴的单极传导结构提供的第一传导路径的电阻率可以高于由基于电子的单极传导结构提供的电阻率。
应当理解，上述所有掺杂极性都可以反转，所得到的器件仍然符合本发明。在本发明中，通常将n型掺杂极性称为第一传导类型，将p型掺杂极性称为第二传导类型。然而，技术人员将能够将它们反转以形成适当的器件。本发明还涵盖了由反转掺杂极性形成的所有器件。此外，应当理解，器件的端子和相关联的接触区可以布置成在平面外或者不同地对准，使得载流子的方向不完全如上所述，所得到的器件仍然符合本发明。
本领域技术人员将理解，在前面的描述和所附权利要求中，诸如“顶部”、“底部”、“上方”、“重叠”、“下方”、“侧面”、“垂直”等位置术语参考半导体器件的概念图示，例如那些显示标准横截面透视图和附图中所示的那些。便于参考使用了这些术语，但这些术语不是限制性的。因此，这些术语应理解为指代当处于如附图所示的取向时的晶体管。
尽管已经根据如上所述的优选实施例描述了本发明，但是应该理解，这些实施例仅是说明性的，并且权利要求不限于那些实施例。鉴于本发明内容，本领域技术人员将能够进行修改和替换，这些修改和替换被认为落入所附权利要求的范围内。本说明书中公开或说明的每个特征，无论是单独的还是与本文公开或示出的任何其他特征的任何适当组合，可以并入到本发明中。

Claims (24)

1.一种功率半导体器件，包括：
半导体衬底，包括：
单极传导结构，包括第一传导类型的第一区、第一传导类型的第二区和第一传导类型的第三区，其中，第二区的掺杂浓度低于第一区和第三区的掺杂浓度；以及
双极传导结构，包括所述第二区、与所述第一传导类型相反的第二传导类型的第四区、以及形成在所述第四区和所述第二区之间的P-N结；
其中所述第二区具有第一表面、以及与该第一表面相对且面向所述第三区的第二表面；所述第一区被设置为与所述第二区的所述第一表面相邻；所述第四区被设置为与所述第二区的所述第一表面相邻；
第一端子；以及
第二端子；
其中，所述单极传导结构被配置为使用第一区、第二区和第三区，在第一端子和第二端子之间提供第一传导路径；
其中，双极传导结构被配置为使用第四区、P-N结、第二区和第三区，在第一端子和第二端子之间提供第二传导路径；
其中，第一传导路径被配置为在功率半导体器件的导通状态期间，在施加控制信号的情况下，以第一频率在导通阶段和断开阶段之间切换，以及第二传导路径被配置为在第一传导路径的所述断开阶段期间，以高传导率模式操作，并且在第一传导路径的所述导通阶段期间，以低传导率模式操作。
2.根据权利要求1所述的功率半导体器件，其中，第二区被配置为当所述第二传导路径
以高传导率模式操作时，由于载流子从所述第四区注入到所述第二区中，而接收传导率调制。
3.根据权利要求1或2所述的功率半导体器件，其中，所述第一传导路径与所述第二传导路径平行。
4.根据权利要求1或2所述的功率半导体器件，其中，所述功率半导体器件具有所述导通状态以及断开状态，在所述导通状态期间，电流使用所述第一传导路径和第二传导路径中的至少一个，在所述第一端子和第二端子之间流动，在所述断开状态期间，电流不在第一端子和第二端子之间流动。
5.根据权利要求4所述的功率半导体器件，其中，
所述功率半导体器件是同步整流器，
功率半导体器件在所述第一端子和第二端子之间施加第一极性的电压时，能够在所述导通状态下操作，以及
功率半导体器件在所述第一端子和第二端子之间施加第二极性的电压时，能够在所述断开状态下操作，第二极性与第一极性相反。
6.根据权利要求1或2所述的功率半导体器件，其中，所述第一传导路径的所述导通阶段的持续时间被配置为比在功率半导体器件的导通状态期间，所述第一传导路径的所述断开阶段的持续时间长。
7.根据权利要求2所述的功率半导体器件，其中，在所述控制信号的至少一个周期内所述第一传导路径的所述导通阶段的持续时间短于通过与第二区的多数载流子复合，
一部分注入的载流子消失的持续时间。
8.根据权利要求1或2所述的功率半导体器件，其中，在使用中，第一端子和第二端子能够被配置为连接到第二频率的AC电压，以便对AC电压进行整流，其中，第一频率高于第二频率。
9.根据权利要求中8所述的功率半导体器件，其中，第一频率比第二频率高至少两倍。
10.根据权利要求1或2所述的功率半导体器件，其中，所述单极传导结构包括金属氧化物半导体栅极结构，并且其中，所述金属氧化物半导体栅极结构包括设置在所述第一区和第二区之间的所述第二传导类型的沟道区，和栅极电极，用于在沟道区中产生电场，以反转沟道区的传导类型，从而在第一区和第二区之间形成传导沟道。
11.根据权利要求10所述的功率半导体器件，其中，靠近P-N结的第四区的一部分的掺杂浓度具有高于沟道区的掺杂浓度。
12.根据权利要求10所述的功率半导体器件，其中，所述栅极电极被配置为接收所述控制信号以接通和断开所述传导沟道，从而接通和断开所述第一传导路径。
13.根据权利要求10所述的功率半导体器件，还包括可连接在所述第一端子和所述第一区之间的开关，并且其中，所述开关被配置为接收所述控制信号以接通和断开所述第一传导路径。
14.根据权利要求1所述的功率半导体器件，其中，所述第一区与所述第二区直接接触，并且所述功率半导体器件还包括可连接在所述第一端子和所述第一区之间的开关，以及开关被配置为接收控制信号，以接通和断开第一传导路径。
15.根据权利要求13或14所述的功率半导体器件，其中，开关是低压开关。
16.根据权利要求13或14所述的功率半导体器件，其中，开关形成在与半导体衬底分开的另一半导体衬底上。
17.根据权利要求1或2所述的功率半导体器件，其中：第四区包括彼此间隔开的多个第四子区，其中，第四子区中的至少一些连接到第一端子并且与第二区形成P-N结。
18.根据权利要求17所述的功率半导体器件，其中：
所述功率半导体器件是同步整流器，
所述功率半导体器件在所述第一端子和第二端子之间施加第一极性的电压时，能够在导通状态下操作，以及
所述功率半导体器件在所述第一端子和第二端子之间施加第二极性的电压时，能够在断开状态下操作，所述第二极性与所述第一极性相反；
第四子区以一定距离彼此间隔开，所述距离被配置成使得在将第二极性的电压应用到所述第一端子和第二端子时，第二区内、对应于相邻第四子区的P-N结的耗尽区共同夹断第一传导路径。
19.根据权利要求17所述的功率半导体器件，其中，所述第一区包括彼此间隔开的至少一个第一子区，以及所述至少一个第一子区设置在所述第四子区中的相邻子区之间。
20.根据权利要求17所述的功率半导体器件，还可以包括设置在第二区内的沟槽，其中，第四子区中的至少一个与沟槽的至少一个壁相邻设置。
21.根据权利要求20所述的功率半导体器件，还包括电连接到第四子区中的至少一个的金属化接触，其中，金属化接触连接到第一端子，并且金属化接触的至少一部分设置在沟槽内。
22.根据权利要求17所述的功率半导体器件，其中，所述第一区包括彼此间隔开的至少一个第一子区，以及所述至少一个第一子区设置在所述第四子区中的一个内，并且具有与第四子区中的一个的边界基本对齐的边界，使得至少一个第一子区与第二区直接接触。
23.一种操作功率半导体器件的方法，所述功率半导体器件包括：
半导体衬底，包括：
单极传导结构，包括第一传导类型的第一区、第一传导类型的第二区和第一传导类型的第三区，其中，第二区的掺杂浓度低于第一区和第三区的掺杂浓度；以及
双极传导结构，包括所述第二区、与所述第一传导类型相反的第二传导类型的第四区、和形成于所述第四区和所述第二区之间的P-N结；
其中所述第二区具有第一表面、以及与该第一表面相对且面向所述第三区的第二表面；所述第一区被设置为与所述第二区的所述第一表面相邻；所述第四区被设置为与所述第二区的所述第一表面相邻；
第一端子；以及
第二端子；
所述方法包括：
使用第一区、第二区和第三区，在第一端子和第二端子之间提供第一传导路径；
在功率半导体器件的导通状态期间，施加控制信号，从而以第一频率将第一传导路径在导通阶段和断开阶段之间切换；以及
使用第四区、P-N结、第二区和第三区，在第一端子和第二端子之间提供第二传导路径；
其中，
在第一传导路径的所述断开阶段期间，第二传导路径以高传导率模式操作，其中，在功率半导体器件的导通状态期间，第二传导路径在第一传导路径的所述导通阶段期间，以低传导率模式操作。
24.根据权利要求23所述的操作功率半导体器件的方法，其中所述功率半导体器件是同步整流器；且所述方法还包括：
在所述第一端子和所述第二端子之间施加第一极性的电压，以在所述同步整流器的导通状态下操作该同步整流器；在此期间，电流利用所述第一传导路径和所述第二传导路径中的至少一条在所述第一端子和所述第二端子之间流动；以及
在所述第一端子和所述第二端子之间施加第二极性的电压，以在所述同步整流器的断开状态下操作该同步整流器；在此期间，电流不在所述第一端子和所述第二端子之间流动；其中所述第二极性与所述第一极性相反。
CN201910666400.9A 2018-07-23 2019-07-23 功率半导体器件 Active CN110767751B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1811989.1 2018-07-23
GB1811989.1A GB2575809B (en) 2018-07-23 2018-07-23 Power Semiconductor device

Publications (2)

Publication Number Publication Date
CN110767751A CN110767751A (zh) 2020-02-07
CN110767751B true CN110767751B (zh) 2023-04-28

Family

ID=63364555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910666400.9A Active CN110767751B (zh) 2018-07-23 2019-07-23 功率半导体器件

Country Status (2)

Country Link
CN (1) CN110767751B (zh)
GB (2) GB2609343B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631483A (en) * 1994-08-02 1997-05-20 Sgs-Thomson Microelectronics S.R.L. Power device integrated structure with low saturation voltage
US5705835A (en) * 1994-11-25 1998-01-06 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
CN102054859A (zh) * 2009-10-29 2011-05-11 英飞凌科技奥地利有限公司 双极型半导体器件和制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE58905355D1 (de) * 1988-04-22 1993-09-30 Asea Brown Boveri Abschaltbares Leistungshalbleiterbauelement.
JP3163820B2 (ja) * 1992-07-28 2001-05-08 富士電機株式会社 半導体装置
JP3491049B2 (ja) * 1995-10-11 2004-01-26 富士電機ホールディングス株式会社 整流素子およびその駆動方法
US8415747B2 (en) * 2010-12-28 2013-04-09 Infineon Technologies Austria Ag Semiconductor device including diode
US9685502B2 (en) * 2013-02-07 2017-06-20 John Wood Bipolar junction transistor structure
CN105308750B (zh) * 2013-02-07 2019-04-26 约翰·伍德 双极结型晶体管结构
WO2017208734A1 (ja) * 2016-06-03 2017-12-07 富士電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631483A (en) * 1994-08-02 1997-05-20 Sgs-Thomson Microelectronics S.R.L. Power device integrated structure with low saturation voltage
US5705835A (en) * 1994-11-25 1998-01-06 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
CN102054859A (zh) * 2009-10-29 2011-05-11 英飞凌科技奥地利有限公司 双极型半导体器件和制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高速IGBT及IGBT抗闩锁性能优化;朱利恒;《中国优秀硕士学位论文全文数据库》;20111231(第04期);全文 *

Also Published As

Publication number Publication date
GB2575809A (en) 2020-01-29
GB202215522D0 (en) 2022-12-07
GB201811989D0 (en) 2018-09-05
GB2609343B (en) 2023-06-07
CN110767751A (zh) 2020-02-07
GB2575809B (en) 2023-01-04
GB2609343A (en) 2023-02-01

Similar Documents

Publication Publication Date Title
US7719055B1 (en) Cascode power switch topologies
US9337827B2 (en) Electronic circuit with a reverse-conducting IGBT and gate driver circuit
US8248116B2 (en) Method of driving reverse conducting semiconductor device, semiconductor device and power supply device
KR101309674B1 (ko) 절연 게이트형 바이폴라 트랜지스터와 그 제조방법
US9496364B2 (en) Field effect semiconductor component and methods for operating and producing it
US8872192B2 (en) Rectifier circuit
US6566726B1 (en) Semiconductor device and power converter using the same
KR101613442B1 (ko) 절연 게이트형 바이폴라 트랜지스터
CN106206701A (zh) 控制反向导电的igbt
US8017996B2 (en) Semiconductor device, and energy transmission device using the same
CN1953203B (zh) 高耐压半导体开关元件及使用其的开关电源装置
KR20200108250A (ko) 초접합 트랜지스터 디바이스를 동작시키기 위한 방법
EP3573109A1 (en) Semiconductor device and electric power conversion device using same
CN106067799B (zh) 一种半导体器件
JP2006165387A (ja) 双方向型電界効果トランジスタおよびマトリクスコンバータ
US6734715B1 (en) Two terminal rectifier using normally off JFET
US6566936B1 (en) Two terminal rectifier normally OFF JFET
US10666158B2 (en) Rectifier device
CN109216461B (zh) 集成肖特基二极管的u型源槽vdmosfet器件
CN110767751B (zh) 功率半导体器件
JP3655049B2 (ja) 静電誘導トランジスタの駆動方法
JPH09107097A (ja) 整流素子およびその駆動方法
CN110767651A (zh) 功率半导体器件
US11837654B2 (en) Method for controlling semiconductor device
WO2023188559A1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40023493

Country of ref document: HK

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant