CN110767651A - 功率半导体器件 - Google Patents

功率半导体器件 Download PDF

Info

Publication number
CN110767651A
CN110767651A CN201910666410.2A CN201910666410A CN110767651A CN 110767651 A CN110767651 A CN 110767651A CN 201910666410 A CN201910666410 A CN 201910666410A CN 110767651 A CN110767651 A CN 110767651A
Authority
CN
China
Prior art keywords
region
semiconductor device
power semiconductor
path
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910666410.2A
Other languages
English (en)
Inventor
埃迪·黄
尼古拉斯·A·M·科佩尔
马特加兹·罗兹曼
斯蒂芬·D·伍德
章剑峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruineng Semiconductor Technology Co Ltd
Original Assignee
Ruineng Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruineng Semiconductor Technology Co Ltd filed Critical Ruineng Semiconductor Technology Co Ltd
Publication of CN110767651A publication Critical patent/CN110767651A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/742—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a field effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种功率半导体器件，包括：具有单极传导结构和双极传导结构的半导体衬底，第一端子和第二端子。单极传导结构包括第一传导类型的第一区、第二区和第三区，其中，第二区的掺杂浓度低于第一区和第三区的掺杂浓度。双极传导结构包括与第一传导类型相反的第二传导类型的第四区、第二区和第五区。单极传导结构可操作以在第一端子和第二端子之间提供第一传导路径。双极传导结构可操作以在第一端子和第二端子之间提供第二传导路径。第一传导路径被配置为在功率半导体器件的导通状态期间，以第一频率接通和断开，并且第二传导路径被配置为在第一传导路径的断开阶段期间接通，在第一传导路径的导通阶段期间被断开。

Description

功率半导体器件
技术领域
本发明涉及功率半导体器件。更具体地，但非排他地，本发明涉及用于功率电子应用的电源开关。
背景技术
功率半导体器件是用于功率电子应用的半导体器件。这种器件也被称为功率器件。通常，功率器件具有超过20V的额定电压(即，器件在其主端子之间的断开(OFF)状态下必须承受的电位差)，并且在其导通(ON)状态期间传导超过100mA。更常见的是，功率器件的额定值高于60V且高于1A。这些值使功率器件与低压器件很不同，低压器件的工作电压通常低于5V，传导电流通常低于1mA，更常见的是在μA或低于μA的范围内。功率器件和其他类型器件(例如低压或射频(RF)器件)之间的另一个区别是功率器件主要以大信号工作并且工作方式类似开关。在高压或功率放大器中发现了例外情况，其包括主要用于线性操作的专用功率晶体管。功率半导体器件在其导通状态下承载大约10A至3000A量级的电流，并且在其断开状态下阻断大约100V至10000V量级的电压并不罕见。通常使用的功率半导体器件包括功率二极管、半导体闸流管、双极结型晶体管(BJT)、功率金属氧化物半导体场效应晶体管(MOSFET)、以及绝缘栅双极晶体管(IGBT)。
功率半导体器件通常用作功率电子应用中的开关或整流器。开关是可以形成或断开电路的电子器件。开关具有导通状态和断开状态，在导通状态期间电流可以流过开关，在断开状态期间电流不能流过开关。开关通常用于沿相同方向传导电流和阻断电压。换句话说，开关操作，使得在导通状态期间，电流从开关的第一端子流到第二端子，并且第一端子处的电位高于第二端子处的电位，并且在断开状态期间，开关能够承受施加在开关两端的电压，其中第一端子处的电位高于第二端子处的电位，而不会在第一端子和第二端子之间传导任何显著的电流。开关通常具有第三端子，其用作用于设置和切换开关的导通/断开状态的控制端子。在导通状态期间开关两端的电压降被称为开关的“导通状态电压”。导通状态电压由开关的配置和材料决定。优选地，导通状态电压应该尽可能低，以便降低功率损耗并提高开关效率。在导通状态下流过开关的电流应低于开关的额定电流，在断开状态下施加在开关两端的电压应低于开关的额定电压。否则，开关将面临崩溃的风险。
目前，在直流电压超过400V时切换负载，可选择MOSFET(特别是超级结MOSFET)、绝缘栅双极晶体管(IGBT)、双极结晶体管(BJT)和高压半导体闸流管，以及新技术选项，如即将出现的碳化硅(SiC)FET和氮化镓(GaN)FET。这些现有的电源开关中的每一个都具有优点和缺点，因此针对不同类型的应用。
BJT是一种非常成熟的技术，制造起来相对便宜。此外，BJT可以在高电压下切换高电流负载，同时实现非常低的导通状态电压。然而，为了承载高电流，BJT必须具有相对大的基极电流，这需要单独的基极驱动电路和电源。此外，当BJT被驱动到饱和时，用于功率电子应用的BJT通常具有储存在基极中的大量电荷。储存的电荷限制了BJT的关闭时间，因此限制了其在开关应用中的操作频率。
相比之下，MOSFET是电压驱动的，可以直接从IC控制。作为多数载流子器件，MOSFET可以以非常高频切换负载。超级结技术可以实现非常低的导通状态电压。然而，超级结MOSFET的制造仍然相对昂贵，并且实际上限于低于1000V的额定电压。平面MOSFET的旧技术制造成本低得多，并且可用于实现高于1000V的额定电压。然而，由于支持高电压所需的低掺杂区的串联电阻，平面MOSFET通常具有高导通电阻(RDS(on))。高导通电阻意味着平面MOSFET只能在相对低的电流密度下使用，并且通常不能实现高额定电流。
IGBT结合了MOSFET的易驱动优势和双极性功能，可在中等到高电流密度下实现相当低的导通状态电压。来自双极操作的储存电荷的存在降低了低掺杂区的有效串联电阻。IGBT比制造的超级结MOSFET便宜(虽然仍然比高压BJT昂贵得多)，并且可用于实现超过1000V的额定电压。与BJT一样，IGBT内储存的电荷的存在限制了操作频率，尽管最近的进步使这些器件适合于在高达30-50kHz下工作。IGBT的导通状态特性具有不能消除的拐点电压。由于这种拐点电压，IGBT的导通状态电压永远不会低于0.7V，实际上大多高于1V。相比之下，MOSFET和甚至BJT可以在合适的电流密度下实现低于0.5V的导通状态电压。IGBT中双极作用的程度通常也受设计限制，以确保它可以经由IGBT的栅极断开。因此，IGBT不适合在非常高的电流密度下操作。
高压半导体闸流管(包括可控硅整流器(SCR)和栅极可断开半导体闸流管(GTO))在工业电机控制应用中很受欢迎。它们受益于非常强的双极性作用，并且可以在非常高的电流密度下使用，即使在额定电压非常高(例如，高于2000V)的情况下，也实现低的导通状态电压。然而，导通状态电压仍然具有如IGBT中的“拐点”，并且强双极性作用导致非常高的储存电荷，这将高压半导体闸流管的工作频率限制在大约1kHz。SCR还具有不能仅经由栅极切断的缺点。虽然可以经由栅极切断GTO，但它们通常需要高功率栅极驱动电路来促进这种断开。
诸如GaN和SiC FET的化合物半导体开关具有许多优点并克服了上述各种器件类型的许多缺点，但是目前它们的高成本仍然限制它们用于专业应用。
因此，需要一种成本效益的功率半导体器件，其可用作功率电子应用中的开关，并且还提供低导通状态电压和高效率。
本发明的一个目的是提供这种成本效益的功率半导体器件。
发明内容
根据本发明的第一方面，提供一种功率半导体器件，包括：半导体衬底，其包括：单极传导结构，包括第一传导类型的第一区、第一传导类型的第二区和第一传导类型的第三区，其中，第二区的掺杂浓度低于第一区和第三区的掺杂浓度；以及双极传导结构，包括与第一传导类型相反的第二传导类型的第四区、第二区、第二传导类型的第五区；第一端子，可操作地联接到第一区；以及第二端子，可操作地联接到第三区和第五区。所述单极传导结构可操作，以使用至少第一区、第二区和第三区，在第一端子和第二端子之间提供第一传导路径。双极传导结构可操作以使用至少第四区、第二区和第五区，在第一端子和第二端子之间提供第二传导路径。第一传导路径被配置为在功率半导体器件的导通状态期间，在施加控制信号的情况下，以第一频率接通和断开，以及第二传导路径被配置为在第一传导路径的断开阶段期间，以高传导率模式操作，和在第一传导路径的导通阶段期间，以低传导率模式操作。
通过在同一半导体衬底上提供双极传导结构和单极传导结构，其二者共享设计用于实现高电压额定值的公共低掺杂第二区，并且通过由单极传导结构提供的第一传导路径和由双极传导结构以第一频率提供的第二传导路径的交替传导，在第一传导路径的断开阶段期间，双极传导结构的导通允许在第一传导路径导通阶段期间，单极传导结构的导通状态电压减小。因此，有利地，该器件可以实现平均导通状态电压，该平均导通状态电压低于双极传导结构的导通状态电压和单极传导结构的原始导通状态电压中的每一个。因此，该器件可以实现高效率和低功率损耗。
术语“端子”可与“电极”互换使用。
应当理解，单极传导结构是指在电子传导期间，仅使用一种类型的电荷载流子的半导体结构。例如，MOSFET和肖特基二极管是单极传导结构。因为所涉及的电荷载流子是多数载流子，所以单极传导结构也可以称为多数载流子传导结构。
第一传导路径可以是电阻传导路径。
双极传导结构是指在电子传导期间使用两种类型的电荷载流子(即电子和空穴)的半导体结构。例如，双极结型晶体管(BJT)、半导体闸流管、IGBT和PN结二极管是双极传导结构。因为在双极传导结构的传导期间涉及多数和少数载流子，所以双极传导结构也可以称为少数载流子传导结构。
术语“高传导率模式”和“低传导率模式”也可以分别称为“第一传导模式”和“第二传导模式”，其中，第一传导模式提供比第二传导模式更高的传导率水平。通常，在低传导率模式期间流过双极传导结构的电流水平远低于在高传导率模式期间流过双极传导结构的电流水平。在低传导率模式期间流过双极传导结构的电流也远低于在第一传导路径的导通阶段期间流过第一传导路径的电流。因此，第二传导路径和双极传导结构也可以被认为在低传导率模式期间“关闭”。
第二区可被配置为当所述第二传导路径以高传导率模式操作时，由于至少少数载流子从所述第五区注入到所述第二区中，而接收传导率调制。
所述第一传导路径可基本上与所述第二传导路径平行。
由于双极传导结构的传导，这种平行布置允许单极传导结构享受传导率调制的益处，而不会将双极传导结构的拐点电压引入器件的整个导通状态的传导特性。
所述功率半导体器件可操作以具有导通状态和断开状态，在所述导通状态期间，电流使用所述第一传导路径和第二传导路径中的至少一个、在所述第一端子和第二端子之间流动，在所述断开状态期间，电流不在第一端子和第二端子之间流动。
所述功率半导体器件是电源开关。电源开关可以是双向开关。
双极传导结构可包括可操作地联接到第四区的栅极端子。栅极端子可操作以接收栅极信号，栅极信号用于激活流过双极传导结构的电流。功率半导体器件可被配置为在施加栅极信号和控制信号时，从断开状态进入导通状态。
半导体衬底可以是单片硅衬底。第一至第五区可以是掺杂有不同类型和/或不同杂质水平的硅衬底的区。
第三区可以具有第一表面和与第一表面相对的第二表面。第二端子可以电联接到第三区的第二表面。第二区可以设置在第三区的第一表面上。
第二区可以具有第一表面和与第一表面相对并面向第三区的第二表面。
第四区可以设置在第二区内、与第二区的第一表面相邻。
第一区可以与第二区的第一表面相邻地设置。
第五区可以具有第一表面和与第一表面相对的第二表面。第二端子可以电联接到第五区的第二表面。
第二区可以设置在第五区的第一表面上。
所述第一传导路径的所述导通阶段的持续时间可被配置为比在功率半导体器件的导通状态期间，所述第一传导路径的所述断开阶段的持续时间长。
在所述控制信号的至少一个周期内所述第一传导路径的所述导通阶段的持续时间可短于通过与第二区的多数载流子复合，一部分注入的载流子消失的持续时间。
注入的载流子的比例可以是注入的载流子的很大一部分。任选地，该部分可以具有的值在50％至95％之间。
第一频率可以在10KHz到10MHz之间。
第五区和第三区可以嵌入在第二区下方的衬底内。
所述单极传导结构可包括金属氧化物半导体(MOS)栅极结构。所述MOS栅极结构可包括设置在所述第一区和第二区之间的所述第二传导类型的沟道区；和栅极电极，用于在沟道区中产生电场，以反转沟道区的传导类型，从而在第一区和第二区之间形成传导沟道。
所述栅极电极可被配置为接收所述控制信号以接通和断开MOS栅极结构的所述传导沟道，从而接通和断开所述第一传导路径。
所述第一区可设置在所述第四区内，并且所述双极传导结构可包括所述第一区。
功率半导体器件还可包括可连接在所述第一端子和所述第一区之间的开关，并且所述开关被配置为接收所述控制信号以接通和断开所述第一传导路径。
第一区可设置在第四区内。双极传导结构可包括第一传导类型的第六区，第六区可设置在第四区内，并可与第一区间隔开。
所述第一区可与所述第二区直接接触。所述功率半导体器件还可包括可连接在所述第一端子和所述第一区之间的开关，以及开关可被配置为接收控制信号，以接通和断开第一传导路径。所述双极传导结构可包括第一传导类型的第六区，并且所述第六区设置在所述第四区内。
功率半导体器件可以包括电连接到第六区的第一电极部分、和电连接到第一区的第二电极部分。术语“电极部分”可与术语“金属化接触”互换使用。第一电极部分可以与第二电极部分间隔开。开关可以电连接在第一端子和第二电极部分之间。第一电极部分可以电连接到第一端子。
上述开关可以是低压开关。应当理解，术语“低压开关”意味着开关的额定电压低于功率半导体器件的额定电压。
上述开关可以形成在与半导体衬底分开的另一半导体衬底上。半导体衬底和另一半导体衬底可以封装在单个包装中。
双极传导结构可包括多个并联连接在第一端子和第二端子之间的传导单元。第六区可包括彼此间隔开的多个第六子区。第四区可包括彼此间隔开的多个第四子区。所述第六子区中的至少一个可设置在所述第四子区中的一个内，与所述第二区和所述第五区形成所述传导单元中的一个。第六子区中的至少一个可操作地连接到第一端子。
第四子区可以以一定距离彼此间隔开，该距离被配置成使得在器件的断开状态期间，在第一区和第一端子之间可连接的开关击穿之前，第二区内与相邻的第四子区相关联的耗尽区共同夹断第一传导路径。
第五区可包括彼此间隔开的多个第五子区。第五子区中的至少一个可设置在第四子区中的一个下方。
所述第一区可包括彼此间隔开的至少一个第一子区，以及所述至少一个第一子区设置在所述第四子区中的相邻子区之间。
可替代地，所述第一区可包括彼此间隔开的至少一个第一子区。所述至少一个第一子区可设置在所述第四子区中的一个内，并且可具有与第四子区中的一个的边界基本对齐的边界，使得至少一个第一子区与第二区直接接触。
可以配置掺杂浓度和第二区的厚度，使得功率半导体器件能够在断开状态期间，支持在第一端子和第二端子之间具有但不限于600V至800V的量级的电压。
根据本发明的第二方面，提供了一种操作功率半导体器件的方法，所述功率半导体器件包括：半导体衬底，包括：单极传导结构，包括第一传导类型的第一区、第一传导类型的第二区和第一传导类型的第三区，其中，第二区的掺杂浓度低于第一区和第三区的掺杂浓度；以及双极传导结构，包括与第一传导类型相反的第二传导类型的第四区、第二区、第二传导类型的第五区；第一端子，可操作地联接到第一区；以及第二端子，可操作地联接到第三区和第五区；所述方法包括：使用第一区、第二区和第三区，在第一端子和第二端子之间提供第一传导路径；在功率半导体器件的导通状态期间，施加控制信号，以第一频率接通和断开第一传导通路；使用第四区、第二区和第五区，在第一端子和第二端子之间提供第二传导路径；以及在第一传导路径的断开阶段期间，控制第二传导路径以高传导率模式操作，其中，第二传导路径在第一传导路径的导通阶段期间，以低传导率模式操作。
在适当的情况下，以上关于本发明的多个方面描述的任何可选特征可以应用于本发明的多个方面中的另一个方面。
应当理解，本发明的功率半导体器件适用于各种电力电子应用，不限于用作电源开关。
附图说明
为了更全面地理解本发明，现在将参考附图、通过示例描述本发明的多个实施例，附图中：
图1是根据本发明第一实施例的功率半导体器件的横截面的示意图。
图2是图1的功率半导体器件的导通状态期间的输入和输出波形的示意图。
图3是根据本发明第二实施例的功率半导体器件的横截面的示意图。
图4是根据本发明第三实施例的功率半导体器件的横截面的示意图。
图5是根据本发明第四实施例的功率半导体器件的横截面的示意图。
在附图中，相同的部件由相同的附图标记表示。此外，在每个附图中，由附图标记表示(格式为N-i)部件具有与由附图标记N表示的另一部分相同的特性。
应当理解，附图仅用于说明目的，并未按比例绘制。
具体实施例
图1示意性地示出了根据本发明第一实施例的功率半导体器件100的横截面。器件100形成在N+硅衬底3上。衬底3的一部分被反向掺杂，以形成P+区5和P+区5-2。P+区5、5-2形成在硅衬底的底表面上。电极20电联接到P+区5、5-2和N+衬底3的底表面。尽管图1示出N+衬底3具有与P+区5、5-2相同的厚度，但是应当理解，N+衬底3可以进一步朝向器件100的顶表面延伸，因此可以比P+区5、5-2更厚。
具有厚度t2的低掺杂N-漂移区2设置在N+衬底3和P+区5、5-2的顶表面上。N-漂移区2可以具有但不限于约1013cm-3至1015cm-3的掺杂浓度。厚度t2可以例如为数十微米(μm)的量级。应当理解，厚度t2的特定值取决于器件100的额定电压。N-漂移区2可以是外延层。在N-漂移区2中提供与N-漂移区2的顶表面相邻的P+阱4。N+区1设置在P+阱4中，并且也与N-漂移区2的顶表面相邻。上面使用的“顶表面”和“底表面”也可以分别称为“第一表面”和与“第一表面”相对的“第二表面”。P+阱4和N+区1可以通过双扩散过程形成。N-漂移区2具有比衬底3和N+区1低的掺杂浓度。
金属接触8设置成与P+阱4直接接触，并进一步连接到栅极端子40。金属接触9设置成与N+区1直接接触，并进一步连接到电极10。接触8、9是直接与半导体接触的金属化接触。例如，接触8、9可以由选自但不限于铝、铜、金、钛或它们的合金的组的材料制成。接触8、9也可以称为“电极”。
N+区1、N-漂移区2、N+衬底3、P+阱4和P+区5也可以分别称为器件100的“第一区”、“第二区”、“第三区”、“第四区”和“第五区”。通过将各种杂质掺杂到硅中形成这些区。电极10和20可以分别称为器件100的“第一电极”和“第二电极”，或者分别称为器件100的“第一端子”和“第二端子”。
器件100还包括MOS栅极结构，其包括绝缘栅极16、沿着N+区1和N-漂移区2之间的P+阱4的顶表面的沟道区15、以及位于栅极16和沟道区15之间的栅极氧化物层17。栅极电极30电联接到栅极16。当在栅极电极30和第一电极10之间施加正电压时(即，栅极电极30处的电位高于第一电极10处的电位)，由电压产生的电场穿过氧化物层17并反转沟道区15的传导类型，从而在P+阱4和氧化物层17之间的界面处产生N-型反转层(即，N沟道)。反转层提供传导沟道，电流可以通过该沟道在N+区1和N-漂移区2之间流动。
因此，当在栅极电极30和第一电极10之间施加正电压时，经由N+区1、反转沟道区15、N-飘移区2和N+衬底3，在第一电极10和第二电极20之间提供第一传导路径P1。
类似于通常的MOSFET，第一传导路径P1仅使用一种类型的电荷载流子(即电子)用于传导。电子是N+区1、反向沟道区15、N-漂移区2和N+衬底3的主要载流子。因此，第一传导路径P1也可以被称为单极传导路径或多数载流子传导路径。因此，N+区1、N-漂移区2、N+衬底3、沟道区15和MOS栅极结构共同形成单极传导结构。
由于第一传导路径P1是电阻性的，所以单极传导结构的导通状态特性没有拐点电压。单极传导结构的导通电阻(RDS(on))包括N+区1的电阻、反转沟道区15的电阻、N-漂移区2的电阻和N+衬底3的电阻，它们彼此串联连接。
对于单极传导结构来说，相对厚且低掺杂的N-漂移区2是必要的，以阻挡施加在第一电极10和第二电极20之间的高电压。因此，这种低掺杂区具有高电阻率。N-漂移区2中的串联电阻随着器件100的额定电压而增加，并且通常表示对第一传导路径P1的总导通电阻的最大贡献。同时，低掺杂N-漂移区2的存在对于器件100实现高额定电压是必要的，并且将更多杂质(例如，磷)嵌入(例如，通过扩散工艺)到漂移区2以增加其掺杂浓度是不可行的。因此，低掺杂N-漂移区2对于在路径P1的传导期间减小单极传导结构的两端电压降提出了挑战。
P+区5、N-漂移区2、P+阱4、N+区1和栅极端子40形成PNPN半导体闸流管状结构，特别是SCR型半导体闸流管。该半导体闸流管结构经由P+区5、N-漂移区2、P+阱4和N+区1，在第一电极10和第二电极20之间提供第二传导路径P2。第一传导路径P1和第二传导路径P2并联连接在电极10和20之间。
可以通过在第二电极20和第一电极10之间施加正电压(即，第二电极20处的电位高于第一电极10处的电位)，并且同时通过流入P+阱4的电流向栅极端子40提供电流，来导通第二传导路径P2。第二传导路径P2仅在一个方向上传导，即从第二电极20传导到第一电极10。应当理解，由于在P+阱4和N-漂移区2之间形成的反向偏置PN结阻挡了电流流过路径P2，因此不提供电流而单独施加正电压不足以导通第二传导路径P2。流入P+阱4的电流对于触发路径P2的传导是必要的。更详细地，半导体闸流管结构像连接在一起的两个BJT一样工作。N+区1、P+阱4和N-漂移区2形成第一BJT，而P+阱4、N-漂移区2和P+区5形成第二BJT。当在第二电极20和第一电极10之间施加正电压时，流入P+阱4的电流有效地流入第一BJT的基极，从而导通第一BJT。一旦第一BJT接通，电流就流过P+阱4和N-区2，从而激活第二BJT的基极(即，N-漂移区2)并导通第二BJT。一旦第一和第二BJT都导通，电流就能够沿着路径P2，经由P+区5、N-漂移区2、P+阱4、N+区1，顺序地从第二电极20流到第一电极10。
当路径P2完全传导通时，N-漂移区2填充在从P+区5注入的少数载流子(即，在这种情况下为空穴)内。此外，如果P+阱4的设置在N+区1和N-漂移区2之间的部分不是太厚并且掺杂不太高，N-漂移区2可以进一步填充有从N+区1穿过P+阱4的漂移的电子。在非限制性示例中，N+区1和N-漂移区2之间的P+阱的厚度可以在1μm至5μm之间。这些载流子暂时增强传导率并降低N-漂移区2的有效电阻，其取决于所需的最大反向电压，可具有几十微米(μm)量级的厚度。该效应被称为N-漂移区2的传导率调制。应当理解，从P+区5注入的少数载流子可以在N-漂移区2的传导率调制中起重要作用。
应当理解，一旦路径P2接通，就不能简单地通过去除提供给栅极端子40的电流来关闭它。路径P2保持高传导率，直到流过路径P2的电流下降到低于称为“保持电流”的阈值。提供给栅极端子40以触发路径P2的传导的电流可以非常小(例如，几个mAs的量级)，并且可以直接从IC提供，对于典型的BJT，而不需要单独的基极驱动电源。
路径P2的传导需要电子的扩散和空穴。因此，第二传导路径P2可以被称为双极传导路径或少数载流子传导路径。因此，P+区5、N-漂移区2、P+阱4、N+区1共同形成双极传导结构。由于在双极传导结构内形成三个PN结，在双极传导结构的传导I-V特性中，存在约1V的拐点电压。拐点电压由双极传导结构的性质决定，并且不能被消除。
器件100可以用作电源开关。如上所述，开关通常用于沿相同方向传导电流和阻断电压。当第二电极20处的电位高于第一电极10处的电位时，该器件可以作为具有导通状态和断开状态的开关操作。
为了实现断开状态，路径P1和P2必须保持关闭。通过向栅极电极30施加低电压(包括0V)使得路径P1可以保持关闭，使得栅极电极30和第一电极10之间的电压差低于阈值电压，这用于在沟道区15内形成N沟道(这意味着路径P1不能在断开状态下建立)。通过不向栅极端子40提供任何电流，可以保持路径P2关闭，从而不触发路径P2。因此，电流不能从第二电极20流到第一电极10，并且器件在断开状态下工作。
为了实现导通状态，通常导通路径P1和P2中的至少一个。可以通过向栅极电极30施加相对高的电压来导通路径P1，使得栅极电极30和第一电极10之间的电压差高于用于形成N沟道阈值电压。可以通过向栅极端子40提供电流来导通路径P2。电流流入P+阱4，以触发路径P2的传导。以这种方式，电流可以经由路径P1和P2中的一个或两个，从第二电极20流到第一电极10，并且器件100在导通状态下操作。
如上所述，由于高电阻的N-漂移区2，沿路径P1的电压降可能很大，并且路径P2遭受约1V的拐点电压，1V的拐点电压是不能消除的。为了降低器件100的导通状态电压(即，在导通状态期间，第二电极20和第一电极10之间的电压降)，控制器件100以动态地增加N-漂移区2的电荷载流子浓度，从而在器件100的导通状态期间，减小N-漂移区2的电阻(实际上没有将更多杂质嵌入区2中)。这将在下面更详细地描述。
图2示出了在器件100的导通状态期间，提供给双极传导结构的栅极端子40的电流IG，施加在栅极电极30和第一电极10之间的电压VGS，以及在第二电极20和第一电极10之间产生的导通状态电压VON的波形。仅用于说明目的，导通状态的持续时间显示为tON。
如图2所示，在导通状态的整个周期tON期间，不是使栅极16恒定地偏置为正以引起N沟道的存在，而是将快速接通和断开(on-off)脉冲VGS施加到栅极电极30，以周期性地接通和断开沟道区15内的N沟道，从而周期性地接通和断开第一传导路径P1。VGS的频率可以是例如10kHz和10MHz之间。N沟道和第一传导路径P1的接通/断开频率与VGS的频率基本相同。
VGS的周期是T，其包括断开N沟道的断开阶段T1和接通N沟道的接通阶段T2。
在断开阶段T1期间，第一传导路径P1被断开。然而，具有T3持续时间的电流脉冲IG被提供给栅极端子40，以在断开阶段T1开始时激活第二传导路径P2。以这种方式，第二路径P2在导通时段tON的第一断开阶段T1的开始处导通。对于第二和随后的断开阶段T1，电流脉冲IG的上升沿可以与VGS的下降沿对齐，使得第二路径P2在每个断开阶段T1的整个持续时间内接通。一旦路径P2被激活，电流将通过双极传导结构，从第二电极20流到第一电极10，而不管电流脉冲IG是否被供应到栅极端子40。
在路径P2的传导期间，断开阶段T1期间的导通状态电压VON约为1V(即，双极传导结构的导通状态特性的拐点电压)。如上所述，N-漂移区2在路径P2的传导期间接收传导率调制，这主要由于从P+区5注入到N-漂移区2中的少数载流子(即，器件100中的空穴)。由于准电荷中性约束，注入的少数载流子还将导致在随后的导通阶段T2期间N-漂移区2中的多数载流子(即电子)的增加，如下所述。在N-漂移区2内存在过量载流子暂时增强传导率并降低N-漂移区2的电阻率。
当在导通阶段T2期间导通N沟道时，第一传导路径P1和第二传导路径P2都在导通阶段T2的开始处传导。应当理解，电流将倾向于流过具有较低电阻的路径。由于在断开阶段T1期间，由N-漂移区2接收的传导率调制，第一传导路径P1的瞬时导通电阻已经从其正常水平大大降低，因为该电阻的最大贡献者(N-漂移区2)由于注入的少数载流子的存在而降低了其有效电阻。因此，电流趋于流过第一传导路径P1，并且路径P1的瞬时导通状态电压下降到远低于路径P2的拐点电压的水平。作为示例，VON的水平在图2中示出为约0.1V，但是可以根据单极传导结构的配置和流过路径P1的电流密度而变化。
因为大部分(如果不是全部)电流被引导到路径P1，流过路径P2的电流下降到低于双极传导结构的保持电流。因此路径P2自动关闭或进入非常低传导率模式。因此，电流脉冲IG的持续时间T3可以可选地短于、等于或大于断开阶段T1的持续时间。应当理解，尽管图2示出了在每个断开阶段T1开始时将电流脉冲IG施加到栅极端子40，但是施加到栅极端子40的电流可以替代地在导通状态的整个周期期间保持接通。应当理解，当流过路径P2的电流下降到保持电流以下时，如果没有将电流脉冲IG提供给栅极端子40，则路径P2自动关闭。但是，如果在导通阶段T2期间，电流脉冲IG继续被供应到栅极端子40，双极传导结构仍然通过路径P2传导非常低水平的电流，因此以低传导率模式工作。与在导通阶段T2期间流过路径P1的电流水平相比，在低传导率模式下通过路径P2的低水平电流几乎可以忽略不计。在导通状态期间恒定存在施加到栅极端子40的电流确保了当第一传导路径P1断开时，第二传导路径P2自动导通。此外，当路径P1导通时，路径P1的传导将使路径P2进入低传导率模式，并且在电极10、20之间流动的大部分电流流过路径P1。
随着导通阶段T2继续，注入到N-漂移区2中的少数载流子通过与N-漂移区2内的多数载流子的复合而开始消失。因此，N-漂移区2的有效电阻在导通阶段T2增加，如图2所示，这使器件100的导通状态电压随时间逐渐增加。
通常，N-漂移区2中的少数载流子寿命会使得复合过程在几微秒内发生。在一个示例中，复合过程可以花费至少大约10微秒。应当理解，优选地，导通阶段T2的持续时间短于注入的少数载流子的寿命。在另一示例中，导通阶段T2的持续时间可以短于一部分注入的载流子通过复合消失的持续时间。该部分可以是大部分，并且可以具有例如50％至95％之间的值。
通过重复VGS的断开阶段T1和导通阶段T2，并在每个断开阶段T1的开始时提供电流脉冲IG，在器件的导通状态的整个时间段tON期间，从第二电极20流到第一电极10的电流以等于1/T的频率在路径P2和路径P1之间交替。通过使频率1/T适当地高(即，通过减少断开阶段T1和导通阶段T2中的一个或两个的持续时间)，在断开阶段T1注入到N-漂移区2中的少数载流子对于整个导通阶段T2大多数情况是存在的，从而使路径P1的导通状态电压在整个导通阶段T2内保持低水平。如图2所示，随着注入的载流子在导通阶段T2期间再组合，导通状态电压逐渐升高，但是在导通状态电压显著增加之前，N沟道再次关闭并且电流脉冲IG被施加到栅极端子40，使得导通第二传导路径P2，从而“补充”N-漂移区2的注入载流子。此外，导通阶段T2期间的传导路径(即，第一传导路径P1)是纯电阻性的，没有任何PN结，因此没有拐点电压。
图2示出了导通阶段T2具有比断开阶段T1更长的持续时间。可以优化断开阶段T1和导通阶段T2的确切比率，以获得最大益处。通常，可以通过使断开阶段T1尽可能短、但足够长以在N-漂移区2中建立高水平的传导率调制，并且通过使导通阶段T2尽可能长而不使导通状态电压从其初始低值上升太多，来获得最佳性能。以这种方式，器件100的平均导通状态电压远低于双极传导结构的拐点电压。因此，器件100可以实现与超级结结构或化合物半导体所实现的性能相当的性能，但是可以以比超级结结构或化合物半导体更具成本效益的方式制造。
应当理解，N-漂移区2优选地由具有相对高寿命的少数载流子的半导体材料制成。这允许导通阶段T2的持续时间相对于断开阶段T1的持续时间延长。因此，由于在导通阶段T2期间，由路径P1提供的非常低的导通状态电压，器件100的平均导通状态电压可以进一步降低到更低水平。
通过使用低缺陷密度硅结构作为N-漂移区2的材料，可以实现N-漂移区2内的少数载流子高寿命。在一个示例中，反向扩散的均匀晶片用作制造器件100的起始材料，其中N-漂移区2已经由晶片提供，并且不是在衬底3上通过外延工艺制成的外延层。以这种方式制造的N-漂移区2具有低缺陷密度，因此，N-漂移区2中的少数载流子寿命相对较高。在另一示例中，N-漂移区2是通过外延工艺制成的外延层，并且在外延层上执行退火工艺，以减少其中的结构缺陷。
例如，断开阶段T1的持续时间可以从几纳秒到几微秒。已经发现，存在断开阶段T1的最小持续时间，以便允许双极传导结构导通，从而完全调制N-漂移区2的传导率。此外，已经发现延长最小持续时间可能不一定进一步增强N-漂移区2的传导率。最小持续时间随着器件100的特定掺杂和厚度配置、流过器件100的电流密度、工作温度、以及其他外部条件而改变，并且通常可以在0.5到2微秒的范围内。导通阶段T2的持续时间可以优选地为大约5到15微秒。产生低VON的信号VGS的占空比通常在80％至95％的范围内。应当理解，上述时间段和占空比的特定值仅是示例性的，并且器件100的实际操作决不限于这些附图。
图2示出了器件100的导通状态的持续时间tON等于VGS的周期T的三倍。应当理解，这仅仅是为了说明，并且持续时间tON可以等于i*T，其中i是等于或大于1的整数。此外，器件100的导通状态必须在导通阶段T2内结束，并且不能在断开阶段T1内结束。如果导通状态在断开阶段T1内结束，则即使电流脉冲IG被移除，第二传导路径P2也由于半导体闸流管状双极传导结构的闩锁效应而保持接通，并且不能切断电流从第二电极20流到第一电极10。应当理解，本领域技术人员可以容易地编程负责产生信号VGS和IG的任何控制逻辑，以确保在器件100的导通状态和断开状态之间的真实切换发生在导通阶段T2内。
传导率调制也用于双极功率器件，如IGBT。然而，器件100提供优于那些双极功率器件的优点。特别地，IGBT的导通状态特性具有拐点电压(至少0.7V，实际上通常大于1V)，其是不可消除的。拐点电压是由于在IGBT的电流传导路径中串联连接的PN结的存在，并且其是不可消除的。相反，通过提供彼此并联连接的单极传导结构和双极传导结构以及在适当高频下两个结构之间的交流电，器件100能够实现低于通常双极传导结构的拐点电压的导通状态电压。此外，尽管通常的IGBT包括半导体闸流管状的寄生双极传导结构，但是在IGBT的任何操作条件下都不希望发生半导体闸流管动作，因为半导体闸流管的闩锁效应导致致命器件故障。相反，期望器件100的半导体闸流管状双极传导结构被导通，以便对N-漂移区2执行传导率调制。
器件100可以包括在电极10和20之间并联连接的多个单元。区1至5、沟道区15、金属接触8，9、栅极16和氧化物层17可以形成器件100的一个单元。图1示出了第二单元，其包括经由金属接触9-2电连接(未示出)到第一电极10的N+区1-2、经由金属接触8-2电连接(未示出)到栅极端子40的P+阱4-2、以及电连接到第二电极20的P+区5-2。应当理解，N+区1-2、P+阱4-2和P+区5-2与N-漂移区2、N+衬底3、栅极16和氧化物层17一起工作，以提供进一步的单极传导结构和另外的双极传导结构和功能，这与上述方式相同。器件100可包括数千个单元，以便实现期望的电流额定值。单元共享N-漂移区2和N+衬底3。单元的所有第一传导路径可以统称为由器件的“单极传导结构”提供的“第一传导路径”。单元的所有第二传导路径可以统称为由器件的“双极传导结构”提供的“第二传导路径”。
图3示意性地示出了根据本发明第二实施例的功率半导体器件200的横截面。
在器件100中，通过向栅极电极30施加驱动脉冲VGS，来接通和断开由单极传导结构提供的第一传导路径P1。栅极驱动功耗随着驱动脉冲VGS的频率线性增加。此外，如果器件100具有高额定电压(例如，600V至800V)，则栅极电极30可以具有大电容。因此，由于栅极电容大，可能难以以高频驱动栅极电极30。此外，可能需要大电流来驱动栅极电极30，因此用于驱动栅极电极30的功耗可能很大。
器件200通过提供在第一电极10和电极9之间串联连接的低压开关12，并通过在P+阱4内添加另外的N+区6来解决该问题。N+区6与N+区1间隔开，并且具有金属接触18，金属接触18电连接到第一电极10。N+区6可以被称为器件200的“第六区”。低电压开关12意味着具有低电压额定值的开关，其低电压额定值至少低于器件200的额定电压。器件200的其他元件等同于器件100的相应元件，其使用相同的附图标记标记。可以在控制信号(未示出)的控制下接通和切断开关12。
N+区6、P+阱4、N-漂移区2和P+区5共同形成半导体闸流管状双极传导结构，其可操作以在第一电极10和第二电极之间提供第二传导通路P2。第二传导路径P2从P+区5、N-漂移区2、P+阱4到N+区6顺序地延伸。
与器件100相同，N+区1、N-漂移区2、N+衬底3、沟道区15和MOS栅极结构共同形成单极传导结构。单极传导结构可操作以在第一电极10和第二电极20之间提供第一传导路径P1。第一传导路径P1从N+衬底3、N-漂移区2、沟道区15顺序地延伸到N+区1。
类似于器件100，当第二电极20处的电位高于第一电极10处的电位时，器件200可以作为具有导通状态和断开状态的开关操作。
在器件200的导通状态期间，栅极电极30在导通状态的整个期间被偏置为正。也就是说，高电压(即，逻辑‘1’电压，通常等于电源的电压电平)恒定地施加到栅极电极30。因此，在导通状态的整个期间，在沟道区5内存在N沟道。通过接通和断开开关12，来完成在导通状态期间电极10和20之间的路径P1的接通和断开。
特别是，当开关12断开时，电极9与第一电极10断开。因此，尽管N沟道存在于沟道区5中，但是没有电流可以经由路径P1、在电极10和20之间流动，因此，通过开关12断开路径P1。同时，将电流脉冲IG提供给栅极端子40，以激活第二传导路径P2。路径P2的传导将少数载流子从P+区5注入到N-漂移区2中。
当开关12导通时，电极9电连接到第一电极10，因此第一传导路径P1在电极10和20之间传导电流。第一传导路径P1的传导率通过注入的少数载流子暂时增强。同时，一旦流过路径P2的电流下降到低于双极传导结构的保持电流，则第二传导路径P2自动断开或进入非常低传导率模式(取决于如上所述的电流脉冲IG的存在/不存在)。
通过提供N+区6，并将N+区6的金属接触18直接连接到第一电极10，第二传导路径P2绕过开关12，从而允许电流在第一传导路径P1的断开阶段期间流过第二传导路径P2。
在器件200的断开状态期间，通过如上所述切断开关12来切断路径P1。类似于器件100，通过不向栅极端子40提供任何电流来保持路径P2断开，从而不触发路径P2。因此，电流不能从第二电极20流到第一电极10。类似于器件100，在如上所述的路径P1的导通阶段内将发生器件200的导通状态和断开状态之间的切换。
低压开关12可以是低压CMOS开关。用于接通和断开开关12的控制信号可以施加到开关12的栅极。这种低压CMOS开关具有非常低的栅极电容，并且可以使用逻辑信号以高频导通和断开。不需要提供用于驱动开关12的大电流。用于驱动开关12的功耗可以显著低于用于驱动器件100的栅极电极30的功耗。
开关12可以在与器件200的区1至6相同的硅衬底上制成。可替代地，开关可以在单独的硅衬底上制造，硅衬底可以与器件200的其它部分一起封装在单个包装中。
图3示出了器件200的第二单元，第二单元包括经由金属接触9-2电连接(未示出)到开关12的底部节点的N+区1-2，使得开关12可以接通并且断开第二单元的第一传导路径。第二单元还包括经由金属接触18-2电连接(未示出)到第一电极10的N+区6-2、经由金属接触8-2电连接(未示出)到栅极端子40的P+阱8-2、以及电连接到第二电极20的P+区5-2。第二单元的结构与第一单元的结构对称。因此，可以理解，N+区1-2、N+区6-2、P+阱4-2和P+区5-2与N-漂移区2、N+衬底3、栅极16和氧化物层17一起工作，以提供另外的单极传导结构和另外的双极传导结构，它们以与上述相同的方式工作。
器件100和200中的每一个使用栅极驱动的MOS结构(其包括栅极16、氧化物层17和沟道区15)作为单极传导结构的一部分。应当理解，可以使用其他类型的单极传导结构，如图4和图5所示。
图4示意性地示出了根据本发明的第三实施例的功率半导体器件300的横截面。
器件300与器件100、200的不同之处在于，器件300的N+区1设置在P+阱4的外部，以及N+区1与N-漂移区2直接接触。因此，除非被调制，否则(如下所述)，N+区1总是经由N-漂移区2与N+衬底3电连接。因为在该电连接中涉及的唯一电荷载流子是区1至3的多数载流子(即电子)，N+区1、N-漂移区2和N+衬底3形成单极传导结构，其提供第一传导路径P1。器件300不具有栅极驱动的MOS结构。
类似于器件200，P+阱4与金属接触8接触，金属接触8直接连接到栅极端子40，并且设置在P+阱4内的N+区6经由金属接触18直接连接到第一电极。N+区1经由串联连接的低压开关12连接到第一电极10。P+区5电连接到第二电极20。
N+区6、P+阱4、N-漂移区2和P+区5共同形成半导体闸流管状双极传导结构，其可操作以在第一电极10和第二电极20之间提供第二传导通路P2。第二传导路径P2从P+区5、N-漂移区2、P+阱4顺序地延伸到N+区6。
如图4所示，器件300包括多个单元。每个单元包括连接到开关12的底端的N+区1-i、P+阱4-i、设置在P+阱4-i内并经由金属接触18-i电连接到第一电极10的N+区6-i，以及N+漂移区2下面的P+区5-i。数字i从2变化到N，N是单元的总数。仅用于说明目的，图4中N等于5。P+阱4、4-2...4-N以间隔L彼此间隔开。N+区1、1-2...1-N中的每一个设置在相邻的P+阱之间。P+区5-I在N+衬底3内“散开”。每个P+区5-i通常位于分别的P+阱4-i的下方，以便缩短每对P+区5-i和P+阱4-i之间的N-漂移区2的长度。所有单元共享开关12、N-漂移区2和N+基板3，并以相同的方式操作。
类似于器件100和200，当第二电极20处的电位高于第一电极10处的电位时，器件300可以作为具有导通状态和断开状态的开关操作。为简单起见，这在下面仅参考器件300的第一单元进行描述。
在器件300的导通状态期间，开关12以高频导通和断开。当开关12断开时，没有电流可以经由路径P1在电极10和20之间流动。同时，将电流脉冲IG提供给栅极端子40，以激活第二传导路径P2。因此，电流仅流过路径P2，将少数载流子(即，器件300的空穴)从P+区5注入到N-漂移区2。当开关12导通时，第一传导路径P1相应地导通。通过注入的少数载流子，暂时增强第一传导路径P1的传导率。同时，一旦流过路径P2的电流下降到低于双极传导结构的保持电流，则第二传导路径P2自动关闭，或进入非常低传导率模式(取决于如上所述的电流脉冲IG的存在/不存在)。以这种方式，器件300的平均导通状态电压降低到低于双极传导结构的拐点电压的水平。可以理解，沿着路径P1，由N-漂移区2的一部分接收的传导率调制是由于围绕路径P1的第一单元和第二单元中的每一个中的第二传导路径的传导。
在器件300的断开状态期间，如上所述，通过断开开关12来断开路径P1。类似于器件100、200，通过不向栅极端子40提供任何电流来保持路径P2断开，从而不触发路径P2。因此，电流不能从第二电极20流到第一电极10。类似于器件100，器件300的导通状态和断开状态之间的切换必须发生在路径P1的导通阶段内。
当器件300从导通状态切换到断开状态时，在导通状态期间流过器件300的电流被中断，因此第二电极20和第一电极10之间的电压差在达到其最大水平之前随时间增加。这导致开关12(其断开)的电压降在断开状态开始时上升。同时，随着电极20、10之间的电压差的增加，在每个P+阱4-i和N-漂移区2之间的反向偏置PN结导致的N-漂移区2内的耗尽区将扩散。当与相邻P+阱4-i相关联的耗尽区在相邻的P+阱4-i的间隔L处相互接触时，耗尽区共同夹断每个单元的第一传导路径P1。一旦路径P1被夹断，电极20、10之间的增加的电压差将由N-漂移区2内的耗尽区支持，并且开关两端的电压降将不会显著上升。如上所述，开关是低压开关，不能承受高压。通过设计间隔L，使得与相邻P+阱4-i相关联的耗尽区在开关12故障之前扩展到足以切断路径P1，在器件300的断开状态期间，开关12受到耗尽区的保护。应当理解，该开关保护机构也适用于器件200和下面描述的器件400。
图5示意性地示出了根据本发明的第四实施例的功率半导体器件400的横截面。
类似于器件300，器件400不具有栅极驱动的MOS结构。然而，器件400与器件300的不同之处在于，N+区1设置在P+阱4内，并且N+区1具有与P+阱4的边界基本对齐的边界，使得N+区1与N-漂移区2直接接触。可以理解的是，边界N+区1可以略微突出于P+阱4的边界，并且只要N+区1经由N-漂移区2与N+衬底3直接电连接，器件400就起作用。在N+区1和N-漂移区2之间没有形成P型沟道区(类似于图3的沟道区15)。因为仅参与电连接的电荷载流子是区1至3的多数载流子(即电子)，N+区1、N-漂移区2和N+衬底3形成单极传导结构，单极传导结构提供第一传导路径P1。
类似于器件200，N+区6、P+阱4、N-漂移区2和P+区5共同形成半导体闸流管状双极传导结构，其可操作以在第一电极10和第二电极20之间提供第二传导路径P2。第二传导路径P2从P+区5、N-漂移区2、P+阱4依次延伸到N+区6。
器件400的操作非常类似于如上所述的器件300的操作。特别地，开关12在器件300的导通状态期间以高频导通和断开。通过进一步向栅极端子40提供电流脉冲(类似于图2中所示的IG)，在器件300的导通状态期间，从电极20流到电极10的电流在路径P1和路径P2之间交替，并且在路径P1的传导期间的N-漂移区2的传导率通过在路径P2的传导期间，从P+区5注入N-漂移区2的少数载流子增强。
类似于器件200、300，器件400具有断开状态，在此期间，通过切断开关12来切断路径P1，并且通过不向栅极端子40提供任何电流来保持路径P2关闭，从而不触发路径P2。
器件300和400具有以下优点：不需要栅极驱动的MOS结构或栅极电极，因此器件300、400制造简单且便宜。
器件100至400中的每一个当用作电源开关时，可以实现低于现有选项的导通状态电压，并且可以在诸如电机控制和开关模式电源(SMPS)的许多应用中提供益处。除了通过较低的导通状态电压效率增益之外，在上述应用中使用器件100至400中的每一个作为开关，还提供了较低功耗的益处，允许减少或甚至消除庞大且昂贵的散热器件。因此，器件100至400向用户和环境提供的总增益是巨大的。
应当理解，尽管具有水平沟道的平面MOSFET结构用作器件100、200中的单极传导结构，但是也可以使用其他器件结构，例如TrenchMOS(U-MOS)。实际上，应当理解，存在许多可以用作单极传导结构的其他等效器件结构，所有这些都在本发明的范围内。
还应当理解，尽管半导体闸流管状结构用作器件中的双极传导结构，但是也可以使用其他结构，例如BJT。
应当理解，尽管器件100至400中的每一个可以用作仅在一个方向上传导电流的电源开关，但是可以将彼此相同或彼此不同的器件100至400中的两个集成在一起来制作双向开关，双向开关在两个方向上传导电流。
此外，器件100-400内的单极传导结构使用电子来传导电流。应当理解，单极传导结构可以替代地使用空穴来传导电流。然而，空穴的迁移率低于电子的迁移率，并且由基于空穴的单极传导结构提供的第一传导路径的电阻率可以高于由基于电子的单极传导结构提供的电阻率。
应当理解，上述所有掺杂极性都可以反转，所得到的器件仍然符合本发明。在本发明中，通常将n型掺杂极性称为第一传导类型，将p型掺杂极性称为第二传导类型。然而，技术人员将能够将它们反转以形成适当的器件。本发明还涵盖了由反转掺杂极性形成的所有器件。此外，应当理解，器件的端子和相关联的接触区可以布置成在平面外或者不同地对准，使得载流子的方向不完全如上所述，所得到的器件仍然符合本发明。
本领域技术人员将理解，在前面的描述和所附权利要求中，诸如“顶部”、“底部”、“上方”、“重叠”、“下方”、“侧面”、“垂直”等位置术语参考半导体器件的概念图示，例如那些显示标准横截面透视图和附图中所示的那些。便于参考使用了这些术语，但这些术语不是限制性的。因此，这些术语应理解为指代当处于如附图所示的取向时的晶体管。
尽管已经根据如上所述的优选实施例描述了本发明，但是应该理解，这些实施例仅是说明性的，并且权利要求不限于那些实施例。鉴于本发明内容，本领域技术人员将能够进行修改和替换，这些修改和替换被认为落入所附权利要求的范围内。本说明书中公开或说明的每个特征，无论是单独的还是与本文公开或示出的任何其他特征的任何适当组合，可以并入到本发明中。

Claims (21)

1.一种功率半导体器件，包括：
半导体衬底，其包括：
单极传导结构，包括第一传导类型的第一区、第一传导类型的第二区和第一传导类型的第三区，其中，第二区的掺杂浓度低于第一区和第三区的掺杂浓度；以及
双极传导结构，包括与第一传导类型相反的第二传导类型的第四区、第二区、第二传导类型的第五区；
第一端子，可操作地联接到第一区；以及
第二端子，可操作地联接到第三区和第五区；
其中，所述单极传导结构可操作，以使用至少第一区、第二区和第三区，在第一端子和第二端子之间提供第一传导路径；
其中，双极传导结构可操作以使用至少第四区、第二区和第五区，在第一端子和第二端子之间提供第二传导路径；
其中，第一传导路径被配置为在功率半导体器件的导通状态期间，在施加控制信号的情况下，以第一频率接通和断开，以及第二传导路径被配置为在第一传导路径的断开阶段期间，以高传导率模式操作，并且在第一传导路径的导通阶段期间，以低传导率模式操作。
2.根据权利要求1所述的功率半导体器件，其中，第二区被配置为当所述第二传导路径以高传导率模式操作时，由于至少少数载流子从所述第五区注入到所述第二区中，而接收传导率调制。
3.根据权利要求1或2所述的功率半导体器件，其中，所述第一传导路径基本上与所述第二传导路径平行。
4.根据前述权利要求中任一项所述的功率半导体器件，其中，所述功率半导体器件可操作以具有导通状态和断开状态，在所述导通状态期间，电流使用所述第一传导路径和第二传导路径中的至少一个，在所述第一端子和第二端子之间流动，在所述断开状态期间，电流不在第一端子和第二端子之间流动。
5.根据前述权利要求中任一项所述的功率半导体器件，其中，所述功率半导体器件是电源开关。
6.根据前述权利要求中任一项所述的功率半导体器件，其中：
双极传导结构包括可操作地联接到第四区的栅极端子；
栅极端子可操作以接收栅极信号，栅极信号用于激活流过双极传导结构的电流；以及
功率半导体器件被配置为在施加栅极信号和控制信号时，从断开状态进入导通状态。
7.根据前述权利要求中任一项所述的功率半导体器件，其中，所述第一传导路径的所述导通阶段的持续时间被配置为比在功率半导体器件的导通状态期间，所述第一传导路径的所述断开阶段的持续时间长。
8.根据权利要求2或者从属于权利要求2的权利要求3至7中任一项所述的功率半导体器件，其中，在所述控制信号的至少一个周期内所述第一传导路径的所述导通阶段的持续时间短于通过与第二区的多数载流子复合，一部分注入的载流子消失的持续时间。
9.根据前述权利要求中任一项所述的功率半导体器件，其中，所述第五区和所述第三区嵌入在所述第二区下方的所述衬底内。
10.根据前述权利要求中任一项所述的功率半导体器件，其中，所述单极传导结构包括金属氧化物半导体(MOS)栅极结构，并且其中，所述MOS栅极结构包括设置在所述第一区和第二区之间的所述第二传导类型的沟道区；和栅极电极，用于在沟道区中产生电场，以反转沟道区的传导类型，从而在第一区和第二区之间形成传导沟道。
11.根据权利要求10所述的功率半导体器件，其中，所述栅极电极被配置为接收所述控制信号以接通和断开MOS栅极结构的所述传导沟道，从而接通和断开所述第一传导路径。
12.根据权利要求10或11所述的功率半导体器件，其中，所述第一区设置在所述第四区内，并且所述双极传导结构包括所述第一区。
13.根据权利要求10所述的功率半导体器件，还包括可连接在所述第一端子和所述第一区之间的开关，并且所述开关被配置为接收所述控制信号以接通和断开所述第一传导路径。
14.根据权利要求13所述的功率半导体器件，其中：
第一区设置在第四区内；
双极传导结构包括第一传导类型的第六区，第六区设置在第四区内，并与第一区间隔开。
15.根据权利要求1至9中任一项所述的功率半导体器件，其中，所述第一区与所述第二区直接接触，并且所述功率半导体器件还包括可连接在所述第一端子和所述第一区之间的开关，以及开关被配置为接收控制信号，以接通和断开第一传导路径。
16.根据权利要求15所述的功率半导体器件，其中所述双极传导结构包括第一传导类型的第六区，并且所述第六区设置在所述第四区内。
17.根据权利要求16所述的功率半导体器件，其中：
双极传导结构包括多个并联连接在第一端子和第二端子之间的传导单元，
第六区包括彼此间隔开的多个第六子区，
第四区包括彼此间隔开的多个第四子区，
所述第六子区中的至少一个设置在所述第四子区中的一个内，与所述第二区和所述第五区形成所述传导单元中的一个；和
第六子区中的至少一个可操作地连接到第一端子。
18.根据权利要求16或17的功率半导体器件，其中：
第五区包括彼此间隔开的多个第五子区；以及
第五子区中的至少一个设置在第四子区中的一个下方。
19.根据权利要求17或18所述的功率半导体器件，其中，所述第一区包括彼此间隔开的至少一个第一子区，并且所述至少一个第一子区设置在所述第四子区中的相邻子区之间。
20.根据权利要求17或18所述的功率半导体器件，其中，所述第一区包括彼此间隔开的至少一个第一子区，并且其中，所述至少一个第一子区设置在所述第四子区中的一个内，并且具有与第四子区中的一个的边界基本对齐的边界，使得至少一个第一子区与第二区直接接触。
21.一种操作功率半导体器件的方法，所述功率半导体器件包括：
半导体衬底，包括：
单极传导结构，包括第一传导类型的第一区、第一传导类型的第二区和第一传导类型的第三区，其中，第二区的掺杂浓度低于第一区和第三区的掺杂浓度；以及
双极传导结构，包括与第一传导类型相反的第二传导类型的第四区、第二区、第二传导类型的第五区；
第一端子，其可操作地联接到第一区；以及
第二端子，其可操作地联接到第三区和第五区；
所述方法包括：
使用第一区、第二区和第三区，在第一端子和第二端子之间提供第一传导路径；
在功率半导体器件的导通状态期间，施加控制信号，以第一频率接通和断开第一传导通路；
使用第四区、第二区和第五区，在第一端子和第二端子之间提供第二传导路径；以及
在第一传导路径的断开阶段期间，控制第二传导路径以高传导率模式操作，其中，第二传导路径在第一传导路径的导通阶段期间，以低传导率模式操作。
CN201910666410.2A 2018-07-23 2019-07-23 功率半导体器件 Pending CN110767651A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1811990.9A GB2575810A (en) 2018-07-23 2018-07-23 Power semiconductor device
GB1811990.9 2018-07-23

Publications (1)

Publication Number Publication Date
CN110767651A true CN110767651A (zh) 2020-02-07

Family

ID=63364405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910666410.2A Pending CN110767651A (zh) 2018-07-23 2019-07-23 功率半导体器件

Country Status (2)

Country Link
CN (1) CN110767651A (zh)
GB (1) GB2575810A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230081588A (ko) * 2021-11-30 2023-06-07 파칼 테크놀로지스, 인크. 낮은 작동 전압을 갖는 npnp 층상 mos 게이트 트렌치 디바이스

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE93654T1 (de) * 1988-04-22 1993-09-15 Asea Brown Boveri Abschaltbares leistungshalbleiterbauelement.
JP3163820B2 (ja) * 1992-07-28 2001-05-08 富士電機株式会社 半導体装置
EP0697739B1 (en) * 1994-08-02 2001-10-31 STMicroelectronics S.r.l. Insulated gate bipolar transistor
US5705835A (en) * 1994-11-25 1998-01-06 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
US9337185B2 (en) * 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor devices
JP6627973B2 (ja) * 2016-06-03 2020-01-08 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
GB201811990D0 (en) 2018-09-05
GB2575810A (en) 2020-01-29

Similar Documents

Publication Publication Date Title
US9496364B2 (en) Field effect semiconductor component and methods for operating and producing it
US9337827B2 (en) Electronic circuit with a reverse-conducting IGBT and gate driver circuit
JP4585772B2 (ja) 高耐圧ワイドギャップ半導体装置及び電力装置
US8248116B2 (en) Method of driving reverse conducting semiconductor device, semiconductor device and power supply device
US20150008481A1 (en) Lateral power semiconductor transistors
US20170338815A1 (en) Electric assembly including a reverse conducting switching device and a rectifying device
JP2006158185A (ja) 電力用半導体装置
KR20170078658A (ko) 이중-베이스 양극성 접합 트랜지스터의 최적화된 동작을 갖는 회로, 방법 및 시스템
KR102178107B1 (ko) 프리휠링 SiC 다이오드를 갖는 RC-IGBT
US7982528B2 (en) Three-terminal power device with high switching speed and manufacturing process
CN108631759B (zh) 晶体管器件
US10886909B2 (en) Electric assembly including an insulated gate bipolar transistor device and a wide-bandgap transistor device
CN106206701A (zh) 控制反向导电的igbt
Chowdhury et al. Operating principles, design considerations, and experimental characteristics of high-voltage 4H-SiC bidirectional IGBTs
US5585650A (en) Semiconductor bidirectional switch and method of driving the same
WO2017215157A1 (zh) 一种半导体器件
CN109983697B (zh) 并联反向导通igbt和宽带隙开关的切换
US5621229A (en) Semiconductor device and control method
CN105702719A (zh) 具有改进稳定性的功率半导体器件及其生产方法
EP2766933B1 (en) Systems, devices, and methods with integrable fet-controlled lateral thyristors
CN110767651A (zh) 功率半导体器件
EP3012977A1 (en) Method for switching a semiconductor module, semiconductor module and half-bridge
KR101994728B1 (ko) 전력 반도체 소자
EP1276156A1 (en) High power bipolar transistor
CN110767751B (zh) 功率半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200207

WD01 Invention patent application deemed withdrawn after publication