CN105702719A - 具有改进稳定性的功率半导体器件及其生产方法 - Google Patents

具有改进稳定性的功率半导体器件及其生产方法 Download PDF

Info

Publication number
CN105702719A
CN105702719A CN201510929113.4A CN201510929113A CN105702719A CN 105702719 A CN105702719 A CN 105702719A CN 201510929113 A CN201510929113 A CN 201510929113A CN 105702719 A CN105702719 A CN 105702719A
Authority
CN
China
Prior art keywords
doped region
heavy
power semiconductor
doping
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510929113.4A
Other languages
English (en)
Other versions
CN105702719B (zh
Inventor
J.卢茨
E.佩尔特曼
H-J.舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105702719A publication Critical patent/CN105702719A/zh
Application granted granted Critical
Publication of CN105702719B publication Critical patent/CN105702719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66151—Tunnel diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及具有改进稳定性的功率半导体器件及其生产方法。一种功率半导体器件包括第一触点、第二触点、布置在第一触点和第二触点之间的半导体体积。该半导体体积包括用于在功率半导体器件的操作期间对在半导体体积中形成的电场进行空间划界的n掺杂场阻止层、重p掺杂区和邻近的重n掺杂区，所述重p掺杂区和重n掺杂区一起形成隧道二极管，该隧道二极管位于场阻止层附近或者与场阻止层相邻或者场阻止层内，以及其中所述隧道二极管被适配为通过快速提供空穴来提供保护以免由于在异常操作条件中出现电子流而引起的对所述器件的损坏。进一步地，提供了用于生产这样的器件的方法。

Description

具有改进稳定性的功率半导体器件及其生产方法
技术领域
本公开涉及具有PN结的半导体器件。特别地，本公开涉及具有改进稳定性的功率半导体器件。
背景技术
在功率半导体技术领域，期望提供具有保护机制的半导体器件，所述保护机制防止在极端开关条件下半导体器件的毁坏。这样的极端开关条件是因为在换向模式中操作功率半导体二极管而出现。当在换向模式中操作时，高电场可能例如出现在pn-n半导体二极管中的n-n结处，这可能在n-n结处导致电荷载流子的类似雪崩的连锁反应。在同样的时间点处，高电场强度可能出现在pn-n半导体二极管的pn结处以及在pn-结处导致电荷载流子的类似雪崩的连锁反应。电荷载流子的类似雪崩的连锁反应（所谓的“雪崩连锁反应”）导致在半导体二极管的n-掺杂中心区中无力维持半导体二极管的强电场阻塞能力。该半导体器件因此丧失了它的阻塞能力，并且除非已经实现用于限制电流和功率的外部措施，否则该半导体器件会被毁坏。
为了避免半导体器件（诸如二极管）的毁坏，换向过程可以被减慢。然而，当在绝缘栅双极型晶体管（IGBT）半导体模块内使用这样的半导体二极管时，这样的减慢可能导致IGBT的接通损耗方面的增加。其他措施可能导致增加的通态损耗或开关损耗。
在US2007170514中，提供了一种允许附加空穴电流的结构。为了这个目的，在场阻止层中实现附加的p掺杂区。通过被导向芯片后侧的这些p掺杂区，造成雪崩从而导致期望的空穴注入。这提供了动态生成的正电荷或空穴，以补偿引入的电子。
在DE 102006046845 B4中描述了另一个变体，其中提供了固定的正电荷。在正常关闭操作期间，这样的p区的反应时间足以引起柔和度（softness）方面的增加以及在超载期间产生的关断的减少。
已经示出的是先前描述的措施在非常迅速的事件（诸如特别是宇宙辐射事件）的情况下通常不是足够的。引入的辐射到达窄沟道以及因此引起电子云（也称为电子流（streamer））。这个现象与以高速冲向阴极的场尖端（field tip）相关联。根据模拟，诸如在慕尼黑理工大学的W. Kaindl的2005年的学位论文“Modellierung höhenstrahlungsinduzierter Ausfälle in Halbleiterleistungsbauelementen”中所描述的，例如，最后50µm在仅一皮秒内被跨越。问题是因为雪崩的发生花费了一些时间，对于这样迅速的事件，上文描述的所实现的p区的响应时间是不足的。电荷载流子在电场中被加速以及通过电荷载流子的碰撞电离而创建新的自由载流子。电荷载流子在硅中的高场处的速度是大约107cm/s。用于根据US2007170514的结构的空间电荷区，在以近似0.1µm的宽度在仅10V（作为设计而提供的下限）下的雪崩的情况下，处于pn结的从大约10V至100V的给定阻塞电压下。对于电荷载流子穿越这个空间电荷区所需要的时间是通过t = w/vs给出的，这个等式计算出1皮秒，据此加速阶段被忽略。这样的时间延迟也针对雪崩用途的IMPATT二极管而被描述，据此该时间延迟是振荡周期的一半。
进一步的不利影响是雪崩效应的正温度系数，导致了空穴注入方面的附加延迟，这是由于由宇宙辐射事件触发的过程也引起温度增加。
由于上述原因和其他原因，存在对于具有改进性能的功率半导体器件的需要。
发明内容
根据第一方面，提供了一种功率半导体器件。所述功率半导体器件包括第一触点、第二触点、布置在第一触点和第二触点之间的半导体体积。该半导体体积包括用于在功率半导体器件的操作期间对在半导体体积中形成的电场进行空间划界的n掺杂场阻止层、重p掺杂区和邻近的重n掺杂区，所述重p掺杂区和邻近的重n掺杂区一起形成隧道二极管，所述隧道二极管位于：所述场阻止层附近或者与所述场阻止层相邻或者所述场阻止层内，其中所述隧道二极管被适配为通过快速提供空穴来提供保护以免由于在异常操作条件中出现电子流而引起的对所述器件的损坏。
根据另外的方面，提供了一种用于形成功率半导体器件的方法。该方法包括提供n掺杂半导体基板；在所述基板中提供至少一个pn结；提供n掺杂场阻止层；提供与所述场阻止层相邻的重p掺杂区；提供至少部分地接触于所述重p掺杂区的重n掺杂区，其中所述重p掺杂区和所述重n掺杂区形成隧道二极管。
附图说明
本发明通过阅读参考附图的非限制性实施例的下述描述而被更好地理解，简要描述所述附图如下：
图1示出了功率半导体器件的第一实施例；
图2示出了功率半导体器件的第二实施例；
图3示出了图2的功率半导体器件的四种变体的截面图；
图4示出了功率半导体器件的进一步实施例；
图5示出了图4的功率半导体器件的四种变体的截面图；
图6示出了表明在根据实施例的示范性结构中的掺杂浓度和场强的示图；
图7示出了表明结构中的击穿电压相对于掺杂浓度的示图。
在附图中，相同或互相对应的部件或部件组是由相同的参考数字来标识的。然而要注意的是，附图仅图示了本发明的某些实施例的几个方面以及因此并未限制本发明的范围，因为本发明涵盖了同等有效的附加或等价的实施例。
具体实施例方式
在下面的详细描述中，对附图进行了参考，所述附图形成了详细描述的一部分，以及在以图示的方式在附图中示出了本发明可以实践于其中的具体实施例中。就这一点而言，方向性术语，诸如“顶部”、“底部”、“前面”、“后面”、“在前”、“拖后”等是参考所描述的（多个）附图的取向来使用的。因为实施例的部件可以被放置在一些不同的取向中，方向性术语被用于说明的目的以及决不是限制性的。要理解的是，其他实施例可以被利用以及在不脱离本发明范围的情况下可以做出结构上或逻辑上的改变。因此，下面的详细描述并不以限制意义来进行，以及本发明的范围由所附权利要求来限定。
现在将对各种实施例详细地进行参考，实施例的一个或多个示例在附图中被图示。每个示例以解释的方式来提供，以及并不意在作为本发明的限制。例如，作为一个实施例的部分所图示或描述的特征可以被用在其他实施例上或连同其他实施例一起使用来另外产生进一步的实施例。所意图的是，本发明包括这样的修改和变化。使用特定语言来描述实施例，所述特定语言不应该被构思为限制所附权利要求的范围。附图不是按比例的以及仅为了说明性的目的。为了清楚起见，如果没有另外陈述，相同的元件或制造步骤在不同附图中已经由相同的参考标记所标明。
如在此说明书中所使用的术语“水平的”意图描述基本上平行于半导体基板或主体的主表面的取向。这例如不仅可以是晶片或管芯的上表面或前表面而且可以是晶片或管芯的下表面或后侧表面。
如在此说明书中所使用的术语“垂直的”意图描述基本上布置为垂直于主表面的取向，即平行于半导体基板或主体的主表面的法线方向的取向。
如在此说明书中所使用的术语“上方”或“下方”意图描述在考虑到这个取向的情况下一个结构特征与另一个结构特征的相对位置。
在这个说明书中，n掺杂被称为第一传导类型而p掺杂被称为第二传导类型。替代地，半导体器件可以利用相反的掺杂关系来形成，使得第一传导类型可以是p掺杂以及第二掺杂类型可以是n掺杂。此外，一些附图通过紧挨掺杂类型指示“-”或“+”来图示相对掺杂浓度。例如，“n-”意指比“n”掺杂区的掺杂浓度更小的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更大的掺杂浓度。然而，除非另外陈述，否则指示相对掺杂浓度并不意指相同的相对掺杂浓度的掺杂区必须具有相同的绝对掺杂浓度。例如，两个不同的n+掺杂区可以具有不同的绝对掺杂浓度。这同样适用于例如n+掺杂区和p+掺杂区。
在此说明书中所描述的具体实施例涉及（而不被限制于）垂直半导体器件（诸如垂直n沟道或p沟道MOSFET或IGBT，特别是垂直功率MOSFET和垂直功率IGBT）以及涉及用于垂直半导体器件的制造方法。
在本说明书的上下文中，术语“MOS”（金属氧化物半导体）应该被理解为包括更一般的术语“MIS”（金属绝缘体半导体）。例如，术语MOSFET（金属氧化物半导体场效应晶体管）应该被理解为包括具有并非氧化物的栅极绝缘体的FET（场效应晶体管），即术语MSOFET被用于分别为IGFET（绝缘栅场效应晶体管）和MISFET（金属绝缘体半导体场效应晶体管）的更一般的术语含义。
如在此说明书中使用的术语“场效应”意图描述第一传导类型的传导性“沟道”的电场介导的（mediated）形成和/或第二传导类型的半导体区（典型地是第二传导类型的主体区）中的沟道的传导性和/或形状的控制。由于场效应，穿过沟道区的单极电流路径在第一传导类型的源极区和第一传导类型的漂移区之间被形成和/或被控制。漂移区可以与漏极区相接触。
在本说明书的上下文中，术语“栅电极”意图描述位于紧挨沟道区以及配置为形成和/或控制沟道区的电极。术语“栅电极”将包含下述电极或传导区，其位于紧挨主体区并且通过形成栅极介电区的绝缘区与主体区绝缘，以及被配置为通过充电至适当的电压来形成和/或控制经过主体区的沟道区。
典型地，栅电极被实现为槽栅（trench-gate）电极，即实现为布置在从主表面延伸到半导体基板或主体中的沟槽中的栅电极。
典型地，半导体器件是功率半导体器件，其具有带有多个FET单元（场效应晶体管单元，诸如MOSFET单元、IGBT单元和逆传导IGBT单元，在下文中前面所有也一般地被称为“单元”）的有效区域（active area），所述FET单元用于控制两个负载金属化部（metallization）之间的负载电流。此外，功率半导体器件可以具有带有至少一个边缘终止（edge-termination）结构的外围区域，当从上面看时，所述边缘终止结构至少部分地围绕FET单元的有效区域。
在本说明书的上下文中，术语“金属化部”意图描述具有关于导电性的金属性质或近乎金属性质的区带或层。金属化部可以与半导体区相接触以形成半导体器件的电极、焊盘和/或端子。金属化部可以由金属（诸如Al、Ti、W、Cu和Mo）或金属合金（诸如NiAl）制成和/或包括所述金属或金属合金，但也可以由具有关于导电性的金属性质或近乎金属性质的材料制成，该材料诸如是高掺杂n型或p型多晶硅、TiN、导电性硅化物（诸如TaSi2、TiSi2、PtSi、WSi2、MoSi）或导电性碳化物（诸如AlC、NiC、MoC、TiC、PtC、WC）等等。金属化部也可以包括不同的导电性材料，例如这些材料的堆叠。
在本说明书的上下文中，术语“以欧姆接触”、“以电阻式电接触”和“以电阻式电连接”意图描述至少在没有电压或仅有低的测试电压施加于和/或跨越半导体器件时在半导体器件的相应元件或部分之间存在欧姆电流路径。同样地，术语“以低欧姆接触”、“以低电阻式电接触”和“以低电阻式电连接”意图描述至少在没有电压施加于和/或跨越半导体器件时在半导体器件的相应元件或部分之间存在低电阻欧姆电流路径。在此说明书内，术语“以低欧姆接触”、“以低电阻式电接触”、“电耦合”和“以低电阻式电连接”被同义地使用。
在本说明书的上下文中，术语“可耗尽区”或“可耗尽区域”意图描述下述事实：在具有所应用的处于给定阈值以上的反相电压的半导体部件的关断状态期间对应的半导体区或对应的半导体区域被基本上完全耗尽（基本上没有自由电荷载流子）。为此目的，可耗尽区的掺杂电荷被相应地设置，以及在一个或多个实施例中，可耗尽区是弱掺杂区。在关断状态下，（多个）可耗尽区形成（多个）耗尽区，也被称为（多个）空间电荷区，典型地是连续的耗尽区域，据此可以防止连接到半导体主体的两个电极或金属化部之间的电流流动。
在本说明书的上下文中，术语“半导体台面（semiconductor mesa）”意图描述从公共半导体基板或公共半导体层延伸到或至少限定半导体主体或晶片的主表面以及彼此间隔开的典型的若干半导体部分或区域之一。典型地，半导体台面在基本上正交于主表面的垂直截面中被布置在从主表面延伸到半导体主体或晶片中的两个相邻沟槽之间。所述沟槽可以是基本上垂直的（垂直沟槽），即在垂直截面中所述沟槽的侧壁和半导体台面可以分别基本上正交于主表面。在垂直截面中，沟槽的两个侧壁和半导体台面也可以分别是逐渐变细的。术语“半导体台面”、“台面区”和“台面”在此说明书中被同义地使用。在下文中，沟槽的两个侧壁和半导体台面也分别被称为第一侧壁和第二侧壁。
典型地，半导体器件包括通过沟槽彼此间隔开的多个半导体台面以及包括彼此形成pn结的相反传导性类型的至少两个半导体区。更典型地，半导体台面中的每个包括两个pn结（第一pn结和第二pn结），其相互被布置在下方以及在垂直截面中在第一侧壁和第二侧壁之间延伸或至少延伸到第一侧壁和第二侧壁。沟槽可以至少在有效区域内包括底壁，该底壁在相应的第一壁和第二壁之间延伸。沟槽还通常包括传导栅电极，该传导栅极通过在侧壁处形成栅极介电区的相应的介电层与公共基板和相邻台面区绝缘。相应地，形成FET结构，其在下文中也被称为MesaFET结构。类似地 ，具有MESAFET结构的垂直半导体器件也被称为MesaFET，例如分别称为MesaMOSFET和MesaIGBT。
当从上面看时，在水平截面中功率MesaFET的有效区域的单位单元可以包括槽栅电极和两个邻接台面的相应部分。在这些实施例中，槽栅电极、台面和单位单元可以形成相应的一维格栅（lattice）。
替代地，当从上面看时，当槽栅电极形成二维格栅时在水平截面中MesaFET的活跃区域的单位单元可以包括槽栅电极和台面的围绕部分，例如以检验板（checker board）的形式。
如在此说明书中所使用的术语“功率半导体器件”意图描述具有高电压和/或高电流开关能力的单个芯片上的半导体器件。换言之，功率半导体器件意图用于高电流（典型地在安培范围中）和/或高电压（典型地在大约30V以上，更典型地在大约100V以上，甚至更典型地在大约400V以上）。
如在此说明书中所使用的术语“边沿终止结构”意图描述提供过渡区的结构，在该过渡区中围绕半导体器件有效区域的高电场逐渐改变为器件边沿处或靠近器件边沿的电势和/或在参考电势（诸如接地）和例如半导体器件的边沿和/或后侧处的高电压之间的电势。边沿终止结构可以例如通过跨越终止区散布电场线来降低整流结的终止区周围的场强。
在下文中，涉及半导体器件和用于形成半导体器件的制造方法的实施例主要参考具有单晶体硅（Si）半导体主体的硅半导体器件来解释。相应地，如果没有另外陈述，半导体区或半导体层通常是单晶体硅区或硅层。
然而，应当理解的是半导体主体可以由适合于制造半导体器件的任意半导体材料制成。这样的材料的示例包括但不限于：元素半导体材料（诸如硅（Si）或锗（Ge））、IV族化合物半导体材料（诸如碳化硅（SiC）或锗化硅（SiGe））、二元、三元或四元的III-V半导体材料（诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化镓铟（InGaP）、氮化镓铝（AlGaN）、氮化铟铝（AlInN）、氮化镓铟（InGaN）、氮化铝镓铟（AlGaInN）或砷磷化镓铟（InGaAsP））以及二元或三元的II-VI半导体材料（诸如碲化镉（CdTe）和碲镉汞（HgCdTe）），仅举几例。上文提到的半导体材料也被称为同质结半导体材料。当结合两种不同的半导体材料时，形成了异质结半导体材料。异质结半导体材料的示例包括但不限于：氮化镓铝（AlGaN）-氮化铝镓铟（AlGaInN）、氮化镓铟（InGaN）-氮化铝镓铟（AlGaInN）、氮化镓铟（InGaN）-氮化镓（GaN）、氮化镓铝（AlGaN）-氮化镓（GaN）、氮化镓铟（InGaN）-氮化镓铝（AlGaN）、硅-碳化硅（SixC1-x）和硅-锗化硅异质结半导体材料。对于功率半导体应用，当前主要使用了Si、SiC、GaAs和GaN。如果半导体主体由宽带隙材料制成，即由具有至少大约两个电子伏特（诸如SiC或GaN）以及分别具有高击穿场强和高临界雪崩场强的带隙的半导体材料制成，相应半导体区的掺杂可以被选择得更高。这降低了通态电阻Ron。
一般地，与功率半导体器件有关的实施例包括布置在第一触点和第二触点之间的半导体体积。该器件包括用于在功率半导体器件的操作期间对在半导体体积中形成的电场进行空间划界的n掺杂场阻止层。重p掺杂区和邻近的重n掺杂区一起形成隧道二极管，所述隧道二极管位于与所述场阻止层相邻。隧道二极管提供保护以免由于在异常操作条件中出现电子流而引起的对所述器件的损坏。这是通过非常快地提供空穴来保证的。
图1示出了根据实施例的功率半导体器件1，其是嵌入在第一电极4和第二电极14之间的四层结构。在功率半导体器件1的示意图下面，示出了器件的等效电路图。
功率半导体器件1是在第一p掺杂层10和弱n掺杂基部基板20之间的具有pn结的二极管。弱n掺杂基部基板20朝向第二电极14后面是n掺杂场阻止层30。重p掺杂区40和相邻的重n掺杂区50一起形成隧道二极管45（参见等效电路）。类似于双极二极管60自身，当二极管1以反方向操作时，其在阻塞极性（blocking polarity）下操作。在外部电压的极性反转后，类似于架空晶闸管发射（overhead thyristor firing），该四层结构被迅速切换，从而传导损耗并未增加。架空发射（overhead firing）甚至在低电压下发生。正向恢复电压峰值的增加对于某些应用可能是可接受的。在其他实施例中，半导体层10、20、30、40、50可以利用其他合适的植入类型来掺杂。
对于所实现的p+/n+隧道二极管45的尺寸设定（dimensioning），从文献了解的是，当电场峰值达到106V/cm时，隧道击穿开始。进一步地，在UBD＞6Eg/q的击穿电压下，雪崩击穿是主要现象，以及对于4Eg/q < UBD< 6Eg/q，存在混合贯穿，而对于UBD< 4Eg/q，存在纯粹的隧道贯穿。
因此，对于在300K下具有1.124V的带隙Eg的硅，从上述公式得到值6.74 V和4.5V。在更高温度下，带隙Eg变得更小，使得隧道贯穿更早开始。因此，为了确保至少一小部分贯穿是基于隧道现象，在实施例中，由重p掺杂区40和重n掺杂区50形成的隧道二极管45的pn结的贯穿电压UBD应该通常在6.8 V以下，作为根据实施例的一般设计规则。为了实现这点，与隧道二极管45的pn结相邻的掺杂区可以通常具有至少Cp+ = 5×1018 cm-3 以及Cn+ =1×1020cm-3的掺杂浓度。所预计的是，在非常快的事件（诸如宇宙辐射事件）期间，甚至一小部分的隧道电流都具有正面影响。掺杂浓度的特别有利的范围对于Cp+预计为大于5×1019cm-3以及对于Cn+预计为大于3×1020 cm-3。
重n掺杂区50（参见图1）的深度x1可以选择为大于0.2µm，而重p掺杂区40的宽度x2大于0.1µm。
图2示出了根据实施例的功率半导体器件1，其中正向恢复电压峰值（如关于图1所讨论的）被建设性地降低。这通过仅在功率半导体器件1的横向截面的一部分上提供重p掺杂区40来实现，即将宽度降低到截面面积的分数a/a+b。因此，负载电流的一部分可以从场阻止层30直接流向重n掺杂区50，而不流经隧道二极管45的pn结。隧道二极管45的平面中的截面面积（由a表示）（其不是隧道二极管的部分）典型地具有15µm或更小的直径，更典型地具有10µm或更小的直径。有效地，通过这些措施，提供了与隧道二极管45并联的分流电阻器65。
对于结构的设计，可以考虑的是，具有尺寸b的区域的几何面积、重p掺杂区应该因为下述原因而在a的大小上占优。a的宽度不下述事实所限制：引入的电子流不应该具有绕开重p掺杂区的选择权。由电子流引起的缺陷经常示出所产生的针孔的小于20µm的直径，更典型地是小于15µm的直径。因此，a的（平均）截面尺寸不应该大于15µm，更典型地小于10µm，以便避免电子云能够绕开隧道二极管45，这将不利地影响针对损害的预期保护。
在实施例中，p掺杂区40可以具有（相对于截面面积）相对大的尺寸以使得重p掺杂区40和n掺杂区（该n掺杂区是与重p掺杂区40在相同深度（例如在A-A’处）相邻的场阻止层30）之间的比值可以大于20%，或甚至大于40%，或甚至大于80%。重p掺杂区40可以被提供为若干重p掺杂岛状物40'，其可以具有圆形、矩形条带、互补形式或各种种类的多边形（诸如三角形、正方形、五边形、六边形等）的形状。这在图3中被示出，其中根据功率半导体器件1的变动的实施例示出了沿着图2中的线A-A’的四个不同的截面图，具有重p掺杂岛状物40'，一起形成重p掺杂区40，其被嵌入在n掺杂场阻止层30中。理解的是，这四个示例是非限制性的，以及技术人员可以导出其他变形或所示出实施例的组合，以产生进一步的实施例。
图4示出了实施例，其中功率半导体器件1是在集电极（第二触点14）的侧面上具有集成隧道二极管45的IGBT。为了说明性的目的，发射极侧被简化为具有二极管60和MOS栅电极67。在实施例中，该器件也可以是沟槽IGBT或现有技术中已知的其他场效应控制的晶体管。重n掺杂区50可以具有尺寸以使得与重n掺杂区50在相同深度（例如在B-B’处）相邻的重p掺杂区40和重n掺杂区50之间的比值可以大于10%或甚至大于30%或甚至大于50%。重n掺杂区50可以被提供为若干重n掺杂岛状物50'，其可以具有圆形、矩形条带、互补形式或各种种类的多边形（诸如三角形、正方形、五边形、六边形等）的形状，可以是圆形、矩形条带、互补形式或各种种类的多边形（诸如三角形、正方形、五边形、六边形等）。在图5中，根据功率半导体器件1的变动的实施例示出了沿着图4中的线B-B’的四个不同的截面图，具有重n掺杂岛状物50'，一起形成重n掺杂区50，其被嵌入在重p掺杂层40中。理解的是，这四个示例是非限制性的，以及技术人员可以导出其他变形或所示出实施例的组合，以产生进一步的实施例。
图6示出了隧道二极管45的p+/n+隧道结的模拟设计示例。n+掺杂被选择为Cn+=1.5×1020cm-3，p+侧的掺杂被选择为Cp+=5×1019cm-3。在300K下顶部场强是1.27×106 V/cm，大大超过106 V/cm的限制。因此，所预计的是，隧道电流将是主要组成部分。该pn结的击穿电压在室温下大约是5.7V。在曲线图中，p+区域的部分是在左侧，以及n+区域的部分是在右侧。空间电荷区的宽度大约是0.075µm。
在图7中，描了pn结在向隧道效应的过渡下的阻塞能力。在大于6Eg/q的击穿电压下，观察到纯粹的雪崩击穿，在4至6倍的Eg/q之间存在雪崩和隧穿（tunneling）之间的共存（混合击穿），而在小于4 Eg/q的击穿电压下，纯粹的隧道击穿将是预计的。
根据本文所描述的实施例的功率半导体器件可以以多种方式来实现。一种方法涉及层30、40和50在基板20上的外延沉积，与采用掩模的离子注入相结合。一种方法以高掺杂基板50开始以及对层40、30和20的后续外延沉积。
替代地，重掺杂的n区和p区可以通过离子注入结合退火步骤来产生。而且，可以从晶片的后侧实现激光诱导融化过程。由此，重掺杂n区可以在二极管的情况下是n掺杂后侧发射极的组成部分。在IGBT的情况下，重掺杂n区可以是阻止区的部分。
通过采用诸如关于图1和图2所示出的结构，产生IGBT的p掺杂集电极区也是可能的。
在考虑到的变化和应用的上述范围的情况下，应该理解的是，本发明不被前述描述所限制，也不被附图所限制。而是，本发明仅仅由所附权利要求及其法定等同方式来限制。
上文所书写的描述使用具体实施例来公开本发明，包括最佳模式，以及也使本领域中的任何技术人员都能够制造和使用本发明。尽管本发明已经按照各种具体实施例来描述，但本领域技术人员将认识到可以在具有权利要求的精神和范围内的修改的情况下实践本发明。特别地，上文所描述的实施例的互相非排他性特征可以彼此相组合。可授权的范围由权利要求来限定，以及可以包括本领域技术人员想到的其他示例。如果这样的其他示例具有并非不同于权利要求的文字语言的结构要素，或者如果它们包括具有与权利要求的文字语言的非实质性区别的等价结构要素，则这样的其他示例意图处于权利要求的范围内。
要理解的是，除非另外具体指出，否则本文所描述的各种示例实施例的特征可以彼此组合。
尽管在本文中已经说明和描述了具体实施例，但本领域普通技术人员将要领会的是，在不脱离本发明范围的情况下，各种替换和/或等价实施方式可以替代所说明和描述的具体实施例。本申请意图覆盖本文所讨论的具体实施例的任意改编或变形。因此，所意图的是，本发明仅由权利要求及其等价方式来限定。

Claims (17)

1.一种功率半导体器件（1），包括：
第一触点（4），
第二触点（14），
半导体体积（100），其布置在所述第一触点和所述第二触点之间，所述半导体体积包括：
- n掺杂场阻止层（20），其用于在所述功率半导体器件（1）的操作期间对在所述半导体体积（100）中形成的电场进行空间划界，
- 重p掺杂区（40）和邻近的重n掺杂区（50），所述重p掺杂区（40）和重n掺杂区（50）一起形成隧道二极管（45），所述隧道二极管位于：所述场阻止层（20）附近或者与所述场阻止层（20）相邻或者所述场阻止层（20）内，
其中所述隧道二极管（45）被适配为通过快速提供空穴来提供保护以免由于在异常操作条件中出现电子流而引起的对所述器件的损坏。
2.根据权利要求1所述的功率半导体器件，其中在负载电流的方向上所述重n掺杂区（50）的厚度至少为0.2µm，以及在负载电流的方向上所述重p掺杂区（40）的厚度至少为0.1µm。
3.根据权利要求1或2所述的功率半导体器件，其中所述重p掺杂区（40）的掺杂浓度至少为大约5×1018 cm-3，以及所述重n掺杂区（50）的掺杂浓度至少为大约1×1020 cm-3。
4.根据任意前述权利要求所述的功率半导体器件，其中所述重n掺杂区（50）和所述重p掺杂区（40）中的一个仅占据所述功率半导体器件（1）的横向截面面积的一小部分，使得在操作期间负载电流的一部分并联于隧道二极管（45）流经所述截面面积的剩余部分。
5.根据权利要求4所述的功率半导体器件，其中在并不是所述隧道二极管的部分的所述隧道二极管的平面中的所述截面面积具有15µm或更小的直径。
6.根据权利要求1至4所述的功率半导体器件，其中所述重p掺杂区（40）和所述重n掺杂区（50）中的至少一个包括多个重掺杂岛状物（40’、50’）。
7.根据权利要求1至4所述的功率半导体器件，包括重p掺杂岛状物（40'），其一起形成所述重p掺杂区（40）以及被嵌入在所述n掺杂场阻止层（30）中。
8.根据权利要求1至4所述的功率半导体器件，包括重n掺杂岛状物（50'），其一起形成所述重n掺杂区（50）以及被嵌入在所述重p掺杂区（40）中。
9.根据任意前述权利要求所述的功率半导体器件，其中所述器件是二极管、IGBT或作为MOSFET。
10.一种用于形成功率半导体器件的方法，包括：
- 提供n掺杂半导体基板；
- 在所述基板中提供至少一个pn结；
- 提供n掺杂场阻止层（20）；
- 提供与所述场阻止层（20）相邻的重p掺杂区（40）；
- 提供至少部分地接触于所述重p掺杂区（40）的重n掺杂区（50），
其中所述重p掺杂区（40）和所述重n掺杂区（50）形成隧道二极管（45），所述隧道二极管（45）位于：所述场阻止层（20）附近或者与所述场阻止层（20）相邻或者所述场阻止层（20）内。
11.根据权利要求10所述的方法，在负载电流流动的方向上所述重n掺杂区（50）的厚度至少为0.2µm，以及在负载电流流动的方向上所述重p掺杂区（40）的厚度至少为0.1µm。
12.根据权利要求10或11所述的方法，其中所述重p掺杂区（40）的掺杂浓度至少为大约5×1018 cm-3，以及所述重n掺杂区（50）的掺杂浓度至少为大约1×1020 cm-3。
13.根据权利要求10至12中的任意权利要求所述的方法，其中所述功率半导体器件是二极管、IGBT或作为MOSFET。
14.根据权利要求10至13中的任意权利要求所述的方法，其中所述重p掺杂区（40）和所述重n掺杂区（50）中的至少一个以多个重掺杂岛状物（40’、50’）的形式来提供。
15.根据权利要求10至13所述的方法，其中以下任选其一：
- 提供重p掺杂岛状物（40'），其一起形成所述重p掺杂区（40）以及被嵌入在所述n掺杂场阻止层（30）中，或者
- 提供重n掺杂岛状物（50'），其一起形成所述重n掺杂区（50）以及被嵌入在所述重p掺杂区（40）中。
16.根据权利要求10至15所述的方法，其中层30、40和50被外延地沉积在基板20上，之后是采用掩模的离子注入。
17.根据权利要求10至15所述的方法，其中所述重p掺杂区（40）和/或所述重n掺杂区（50）的掺杂通过离子注入结合后续退火来提供。
CN201510929113.4A 2014-12-15 2015-12-15 具有改进稳定性的功率半导体器件及其生产方法 Active CN105702719B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014118664.8A DE102014118664B4 (de) 2014-12-15 2014-12-15 Leistungshalbleitervorrichtung mit verbesserter Stabilität und Verfahren zur Herstellung derselben
DE102014118664.8 2014-12-15

Publications (2)

Publication Number Publication Date
CN105702719A true CN105702719A (zh) 2016-06-22
CN105702719B CN105702719B (zh) 2019-11-12

Family

ID=56082199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510929113.4A Active CN105702719B (zh) 2014-12-15 2015-12-15 具有改进稳定性的功率半导体器件及其生产方法

Country Status (3)

Country Link
US (1) US9698138B2 (zh)
CN (1) CN105702719B (zh)
DE (1) DE102014118664B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108520857A (zh) * 2018-03-30 2018-09-11 株洲中车时代电气股份有限公司 一种快恢复二极管及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016111844A1 (de) * 2016-06-28 2017-12-28 Infineon Technologies Ag Leistungshalbleitervorrichtung
KR20200075466A (ko) * 2018-12-18 2020-06-26 에스케이하이닉스 주식회사 3차원 구조의 반도체 장치 및 그 제조 방법
DE102021115946A1 (de) 2021-06-21 2022-12-22 Infineon Technologies Ag Hinausragendes gebiet enthaltende halbleitervorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012046329A1 (ja) * 2010-10-07 2012-04-12 株式会社日立製作所 半導体装置およびその製造方法
US20140001528A1 (en) * 2005-07-27 2014-01-02 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
US20140334212A1 (en) * 2011-12-15 2014-11-13 Hitachi, Ltd. Semiconductor Device and Power Converter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10361136B4 (de) 2003-12-23 2005-10-27 Infineon Technologies Ag Halbleiterdiode und IGBT
DE102006046845B4 (de) 2006-10-02 2013-12-05 Infineon Technologies Austria Ag Halbleiterbauelement mit verbesserter Robustheit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140001528A1 (en) * 2005-07-27 2014-01-02 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
WO2012046329A1 (ja) * 2010-10-07 2012-04-12 株式会社日立製作所 半導体装置およびその製造方法
US20140334212A1 (en) * 2011-12-15 2014-11-13 Hitachi, Ltd. Semiconductor Device and Power Converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108520857A (zh) * 2018-03-30 2018-09-11 株洲中车时代电气股份有限公司 一种快恢复二极管及其制作方法

Also Published As

Publication number Publication date
DE102014118664A1 (de) 2016-06-16
US9698138B2 (en) 2017-07-04
CN105702719B (zh) 2019-11-12
DE102014118664B4 (de) 2020-02-13
US20160172352A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
US9859272B2 (en) Semiconductor device with a reduced band gap zone
CN104733519B (zh) 半导体器件
US9947741B2 (en) Field-effect semiconductor device having pillar regions of different conductivity type arranged in an active area
JP6253723B2 (ja) スイッチング可能ダイオード領域およびスイッチング不能ダイオード領域を備えた半導体デバイス
US10608104B2 (en) Trench transistor device
US8884360B2 (en) Semiconductor device with improved robustness
US10586792B2 (en) Semiconductor device including an integrated resistor
CN103915485B (zh) 电荷补偿半导体器件
CN105322002A (zh) 反向传导igbt
US11444155B2 (en) Silicon carbide semiconductor device
JPWO2016052261A1 (ja) 半導体装置
US11031494B2 (en) Silicon carbide semiconductor device having a gate electrode formed in a trench structure
US9608092B2 (en) Method of manufacturing a semiconductor device having a rectifying junction at the side wall of a trench
KR20110134486A (ko) 실리콘 카바이드 바이폴라 접합 트랜지스터
CN202930388U (zh) 电荷补偿半导体器件
CN103311300A (zh) 电荷补偿半导体器件
CN105702719B (zh) 具有改进稳定性的功率半导体器件及其生产方法
US10672902B2 (en) Bidirectional power MOSFET structure with a cathode short structure
CN103531614B (zh) 电荷补偿半导体器件
TW201537750A (zh) 半導體裝置
CN107039513A (zh) 具有增强的双极放大的功率半导体晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant