DE102021115946A1 - Hinausragendes gebiet enthaltende halbleitervorrichtung - Google Patents

Hinausragendes gebiet enthaltende halbleitervorrichtung Download PDF

Info

Publication number
DE102021115946A1
DE102021115946A1 DE102021115946.6A DE102021115946A DE102021115946A1 DE 102021115946 A1 DE102021115946 A1 DE 102021115946A1 DE 102021115946 A DE102021115946 A DE 102021115946A DE 102021115946 A1 DE102021115946 A1 DE 102021115946A1
Authority
DE
Germany
Prior art keywords
region
semiconductor device
sub
partial
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021115946.6A
Other languages
English (en)
Inventor
Moritz Hauf
Frank Dieter Pfirsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102021115946.6A priority Critical patent/DE102021115946A1/de
Priority to US17/837,590 priority patent/US20220406922A1/en
Priority to CN202210703692.0A priority patent/CN115579387A/zh
Publication of DE102021115946A1 publication Critical patent/DE102021115946A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Halbleitervorrichtung enthält ein Driftgebiet (102) eines ersten Leitfähigkeitstyps, das zwischen einer ersten Oberfläche (104) und einer zweiten Oberfläche (106) eines Halbleiterkörpers (108) angeordnet ist, und enthält ferner ein erstes Gebiet (110) des ersten Leitfähigkeitstyps an der zweiten Oberfläche (106). Die Halbleitervorrichtung (100) enthält überdies ein zweites Gebiet (112) eines zweiten Leitfähigkeitstyps, das dem ersten Gebiet (110) benachbart an der zweiten Oberfläche (106) angeordnet ist. Das zweite Gebiet (112) umfasst ein erstes Teilgebiet (1121) und ein zweites Teilgebiet (1122). Das zweite Teilgebiet (1122) ist zwischen dem ersten Teilgebiet (1121) und der zweiten Oberfläche (106) angeordnet. Die Halbleitervorrichtung (100) enthält ferner eine erste Elektrode (114) auf der zweiten Oberfläche (106). Die erste Elektrode (114) ist dem ersten Gebiet (110) und dem zweiten Teilgebiet (1122) direkt benachbart angeordnet und mittels des ersten Gebiets (110) mit dem Driftgebiet (102) elektrisch verbunden. Das erste Teilgebiet (1121) ragt entlang einer ersten lateralen Richtung (x1) über eine Grenzfläche (115) oder ein Trenngebiet (124) zwischen dem zweiten Teilgebiet (1122) und dem ersten Gebiet (110) hinaus. Ein Teil des ersten Gebiets (110) ist durch das erste Teilgebiet (1121) und die erste Elektrode (114) entlang einer vertikalen Richtung (y) begrenzt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung, insbesondere auf eine ein überstehendes bzw. hinausragendes Gebiet enthaltende Halbleitervorrichtung.
  • HINTERGRUND
  • Die Technologieentwicklung neuerer Generationen von Halbleitervorrichtungen, z. B. Dioden oder Feldeffekttransistoren mit isoliertem Gate (IGFETs) wie etwa Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) oder Bipolartransistoren mit isoliertem Gate (IGBTs), zielt auf eine Verbesserung elektrischer Vorrichtungseigenschaften und eine Reduzierung der Kosten, indem Vorrichtungsgeometrien geschrumpft bzw. verkleinert werden. Obwohl die Kosten durch Verkleinern der Vorrichtungsgeometrien reduziert werden können, muss eine Vielzahl von Kompromissen und Herausforderungen bewältigt werden, wenn Vorrichtungsfunktionalitäten pro Flächeneinheit erhöht werden. In Silizium-Leistungsdioden kann beispielsweise eine Reduzierung der Dicke des Halbleiterkörpers in Bezug auf eine Reduzierung statischer und dynamischer elektrischer Verluste vorteilhaft sein. Eine Dickenreduzierung geht jedoch typischerweise auf Kosten z. B. der Durchbruchspannung und der Leistungsfähigkeit unter kosmischer Strahlung. Leistungsdioden können daher ein ziemlich tiefes Feldstoppgebiet enthalten, um eine ausreichende Weichheit während eines elektrischen Schaltvorgangs bereitzustellen. Das Feldstoppgebiet zielt darauf ab, eine bestimmte Menge eines Ladungsträgerplasmas zu schützen, sodass diese Ladungen den Laststrom während eines Endes einer Rückwärts-Erholung tragen können, wodurch ein harter Abriss bzw. Snap-Off vermieden wird. Dies kann eine bestimmte Tiefe und Dosis für das Feldstoppgebiet erfordern, um zu verhindern, dass das elektrische Feld einen rückseitigen Teil der Vorrichtung, z. B. einen Teil nahe der Kathode einer Leistungsdiode, erreicht. Das Feldstoppgebiet kann ein Erhöhen des maximalen elektrischen Feldes bei einer gegebenen angelegten Sperrvorspannung (bei der gleichen gesamten Chipdicke) im Vergleich mit einer Diode ohne ein Feldstoppgebiet oder mit einem sehr flachen Feldstoppgebiet ermöglichen. Ein höheres elektrisches Feld kann die Durchbruchspannung verringern und die Ausfallrate unter kosmischer Strahlung (FIT) erhöhen.
  • Es kann der Wunsch nach einer Verbesserung einer Halbleitervorrichtung bestehen, um eine ausreichende Weichheit während eines Schaltvorgangs ohne Erhöhen der Chipdicke und ohne Opfern der Durchbruchspannung oder Leistungsfähigkeit unter kosmischer Strahlung zu ermöglichen.
  • ZUSAMMENFASSUNG
  • Ein Beispiel der vorliegenden Offenbarung bezieht sich auf eine Halbleitervorrichtung. Die Halbleitervorrichtung enthält ein Driftgebiet eines ersten Leitfähigkeitstyps, das zwischen einer ersten Oberfläche und einer zweiten Oberfläche eines Halbleiterkörpers angeordnet ist. Die Halbleitervorrichtung enthält ferner ein erstes Gebiet des ersten Leitfähigkeitstyps an der zweiten Oberfläche. Die Halbleitervorrichtung enthält ferner ein zweites Gebiet eines zweiten Leitfähigkeitstyps, das dem ersten Gebiet benachbart an der zweiten Oberfläche angeordnet ist. Das zweite Gebiet umfasst ein erstes Teilgebiet und ein zweites Teilgebiet. Das zweite Teilgebiet ist zwischen dem ersten Teilgebiet und der zweiten Oberfläche angeordnet. Ferner enthält die Halbleitervorrichtung eine erste Elektrode auf der zweiten Oberfläche. Die erste Elektrode ist dem ersten Gebiet und dem zweiten Teilgebiet direkt benachbart angeordnet. Die erste Elektrode ist mittels des ersten Gebiets mit dem Driftgebiet elektrisch verbunden. Das erste Teilgebiet ragt entlang einer ersten lateralen Richtung über eine Grenzfläche oder ein Trenngebiet zwischen dem zweiten Teilgebiet und dem ersten Gebiet hinaus. Ein Teil des ersten Gebiets ist durch das erste Teilgebiet und die erste Elektrode entlang einer vertikalen Richtung begrenzt.
  • Ein anderes Beispiel der vorliegenden Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Bereitstellen eines Halbleiterkörpers, der ein Driftgebiet eines ersten Leitfähigkeitstyps enthält, das zwischen einer ersten Oberfläche und einer zweiten Oberfläche des Halbleiterkörpers angeordnet ist. Ferner umfasst das Verfahren ein Ausbilden eines ersten Gebiets des ersten Leitfähigkeitstyps an der zweiten Oberfläche. Das Verfahren umfasst weiter ein Ausbilden eines zweiten Gebiets eines zweiten Leitfähigkeitstyps, das dem ersten Gebiet benachbart an der zweiten Oberfläche angeordnet ist. Das zweite Gebiet umfasst ein erstes Teilgebiet und ein zweites Teilgebiet. Das zweite Teilgebiet ist zwischen dem ersten Teilgebiet und der zweiten Oberfläche angeordnet. Das erste Teilgebiet ist entlang einer ersten lateralen Richtung über eine Grenzfläche oder ein Trenngebiet zwischen dem zweiten Teilgebiet und dem ersten Gebiet hinausragend angeordnet. Weiter umfasst das Verfahren ein Ausbilden einer ersten Elektrode auf der zweiten Oberfläche. Die erste Elektrode ist dem ersten Gebiet und dem zweiten Teilgebiet direkt benachbart angeordnet. Die erste Elektrode ist mittels des ersten Gebiets mit dem Driftgebiet elektrisch verbunden. Ein Teil des ersten Gebiets ist durch das erste Teilgebiet und die erste Elektrode entlang einer vertikalen Richtung begrenzt.
  • Figurenliste
  • Die beiliegenden Zeichnungen sind einbezogen, um ein weiteres Verständnis der Ausführungsformen zu liefern, und sind in diese Beschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen Beispiele von Halbleitervorrichtungen und dienen zusammen mit der Beschreibung dazu, Prinzipien der Beispiele zu erläutern. Weitere Beispiele sind in der folgenden detaillierten Beschreibung und den Ansprüchen beschrieben.
    • 1A ist eine schematische Querschnittsansicht, um ein Beispiel einer Halbleitervorrichtung zu veranschaulichen.
    • 1B, 1C, 1D sind schematische Querschnittsansichten, um verschiedene Designs bzw. Gestaltungen eines Halbleitergebiets in einem Bereich von 1A, um elektrische Charakteristiken wie etwa die Weichheit einer Diode abzustimmen, zu veranschaulichen.
    • 2A bis 8D sind schematische Drauf- und Querschnittsansichten, um Gestaltungsvarianten, z. B. Geometrien, Erstreckungen, Dosen, Überlappungen von Halbleitergebieten, zum Abstimmen elektrischer Charakteristiken wie etwa der Weichheit einer Diode zu veranschaulichen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird Bezug genommen auf die zugehörigen Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Beispiele gezeigt sind, in denen Halbleitersubstrate prozessiert werden können. Es ist zu verstehen, dass andere Beispiele genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Beispielsweise können Merkmale, die für ein Beispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Beispielen verwendet werden, um zu noch einem weiteren Beispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Modifikationen und Varianten umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Ansprüche einschränkend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich zu Veranschaulichungszwecken. Entsprechende Elemente sind mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder ein hochdotiertes Halbleitermaterial. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signal- und/oder Leistungsübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die gesteuert werden können, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand bereitzustellen. Ein ohmscher Kontakt ist eine nicht gleichrichtende elektrische Verbindung.
  • Für physikalische Abmessungen angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Das Gleiche gilt für Bereiche mit einem Randwert wie „höchstens“ und „zumindest“.
  • Der Begriff „auf“ ist nicht dahingehend aufzufassen, dass er nur „direkt auf“ bedeutet. Vielmehr kann, falls ein Element „auf“ oder „über“ einem anderen Element positioniert ist (z. B. eine Schicht „auf“ oder „über“ einer anderen Schicht oder „auf“ oder „über“ einem Substrat ist), eine weitere Komponente (z. B. eine weitere Schicht) zwischen den zwei Elementen positioniert sein (z. B. kann eine weitere Schicht zwischen einer Schicht und einem Substrat, falls die Schicht „auf“ oder „über“ dem Substrat ist, positioniert sein).
  • Ein Beispiel einer Halbleitervorrichtung kann ein Driftgebiet eines ersten Leitfähigkeitstyps enthalten, das zwischen einer ersten Oberfläche und einer zweiten Oberfläche eines Halbleiterkörpers angeordnet ist. Die Halbleitervorrichtung kann ferner ein erstes Gebiet des ersten Leitfähigkeitstyps an der zweiten Oberfläche enthalten. Die Halbleitervorrichtung kann überdies ein zweites Gebiet eines zweiten Leitfähigkeitstyps enthalten, das dem ersten Gebiet benachbart an der zweiten Oberfläche angeordnet ist. Das zweite Gebiet kann ein erstes Teilgebiet und ein zweites Teilgebiet umfassen. Das zweite Teilgebiet kann zwischen dem ersten Teilgebiet und der zweiten Oberfläche angeordnet sein. Die Halbleitervorrichtung kann weiter eine erste Elektrode auf der zweiten Oberfläche enthalten. Die erste Elektrode kann dem ersten Gebiet und dem zweiten Teilgebiet direkt benachbart angeordnet sein. Die erste Elektrode kann mittels des ersten Gebiets mit dem Driftgebiet elektrisch verbunden sein. Das erste Teilgebiet kann entlang einer ersten lateralen Richtung über eine Grenzfläche oder ein Trenngebiet zwischen dem zweiten Teilgebiet und dem ersten Gebiet hinausragen. Ein Teil des ersten Gebiets kann durch das erste Teilgebiet und die erste Elektrode entlang einer vertikalen Richtung begrenzt sein.
  • Die Halbleitervorrichtung kann beispielsweise eine integrierte Schaltung oder eine diskrete Halbleitervorrichtung oder ein Halbleitermodul sein. Die Halbleitervorrichtung kann eine Leistungs-Halbleitervorrichtung, z. B. eine vertikale Leistungs-Halbleitervorrichtung mit einem Laststromfluss zwischen der ersten Oberfläche und der zweiten Oberfläche, sein oder eine solche enthalten. Die Halbleitervorrichtung kann ein rückwärtsleitender Bipolartransistor mit isoliertem Gate (RC-IGBT) aus einem Leistungs-Halbleiter) oder eine Leistungs-Halbleiterdiode sein oder eine solche enthalten. Die Leistungs-Halbleitervorrichtung kann dafür konfiguriert sein, Ströme von mehr als 1 A oder mehr als 10 A oder gar mehr als 30 A zu leiten, und kann ferner dafür konfiguriert sein, Spannungen zwischen Lastanschlüssen, z. B. zwischen Emitter und Kollektor eines RC-IGBT oder zwischen Kathode und Anode einer Diode, im Bereich von mehreren Hundert bis zu mehreren Tausend Volt, z. B. 400 V, 650 V, 1,2 kV, 1,7 kV, 3,3 kV, 4,5 kV, 5,5 kV, 6 kV, 6,5 kV, zu sperren. Die Sperrspannung kann beispielsweise einer in einem Datenblatt der Leistungs-Halbleitervorrichtung spezifizierten Spannungsklasse entsprechen.
  • Der Halbleiterkörper kann ein Halbleitermaterial aus den elementaren Halbleitern der Gruppe IV, ein IV-IV-Verbindungshalbleitermaterial, ein III-V-Verbindungshalbleitermaterial oder ein II-VI-Verbindungshalbleitermaterial enthalten oder daraus bestehen. Beispiele für Halbleitermaterialien aus den elementaren Halbleitern der Gruppe IV umfassen unter anderem Silizium (Si) und Germanium (Ge). Beispiele für IV-IV-Verbindungshalbleitermaterialien umfassen unter anderem Siliziumcarbid (SiC) und Siliziumgermanium (SiGe) . Beispiele für ein III-V-Verbindungshalbleitermaterial umfassen unter anderem Galliumarsenid (GaAs), Galliumnitrid (GaN), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumnitrid (InGaN) und Indiumgalliumarsenid (InGaAs). Beispiele für II-VI-Verbindungshalbleitermaterialien umfassen unter anderem Cadmiumtellurid (CdTe), Quecksilbercadmiumtellurid (CdHgTe) und Cadmiummagnesiumtellurid (CdMgTe). Beispielsweise kann der Halbleiterkörper ein magnetisches Czochralski-, MCZ-, oder ein Schmelzzonen-(FZ-)Substrat oder ein epitaktisch abgeschiedener Silizium-Halbleiterkörper sein oder kann einen solchen enthalten.
  • Beispielsweise kann die erste Oberfläche eine vordere Oberfläche oder eine Oberseite der Halbleitervorrichtung sein und kann die zweite Oberfläche eine Rückseite oder eine rückseitige Oberfläche der Halbleitervorrichtung sein. Der Halbleiterkörper kann über die zweite Oberfläche beispielsweise an einem Leiterrahmen angebracht sein. Über der ersten Oberfläche des Halbleiterkörpers können Bond-Pads angeordnet sein und können Bond-Drähte auf die Bond-Pads gebondet sein.
  • Im Driftgebiet zwischen der ersten Oberfläche und der zweiten Oberfläche kann beispielsweise eine Störstellen- oder Dotierungskonzentration mit zunehmendem Abstand zur ersten Oberfläche zumindest in Bereichen seiner vertikalen Ausdehnung allmählich oder in Stufen zunehmen oder abnehmen. Gemäß anderen Beispielen kann die Störstellenkonzentration im Driftgebiet annähernd gleichmäßig sein. Für auf Silizium basierende RC-IGBTs oder Dioden kann eine mittlere Störstellenkonzentration im Driftgebiet zwischen 5×1012 cm-3 und 1×1015 cm-3, zum Beispiel in einem Bereich von 1×1013 cm-3 bis 2x1014 cm-3, liegen. Im Fall einer auf SiC basierenden Halbleitervorrichtung kann eine mittlere Störstellenkonzentration im Driftgebiet zwischen 5×1014 cm-3 und 1×1017 cm-3, zum Beispiel in einem Bereich von 1×1015 cm-3 bis 2×1016 cm-3, liegen. Eine vertikale Ausdehnung des Driftgebiets kann von Spannungssperranforderungen, z. B. einer spezifizierten Spannungsklasse, der vertikalen Leistungs-Halbleitervorrichtung abhängen. Wenn die vertikale Leistungs-Halbleitervorrichtung im Spannungssperrmodus betrieben wird, kann sich ein Raumladungsgebiet in Abhängigkeit von der an die vertikale Leistungs-Halbleitervorrichtung angelegten Sperrspannung teilweise oder ganz durch das Driftgebiet erstrecken. Wenn die vertikale Leistungs-Halbleitervorrichtung bei oder nahe der spezifizierten maximalen Sperrspannung betrieben wird, kann das Raumladungsgebiet das Feldstoppgebiet erreichen oder in dieses eindringen. Das Feldstoppgebiet ist dafür konfiguriert, zu verhindern, dass das Raumladungsgebiet weiter bis zu der Kathode oder dem Kollektor an der zweiten Oberfläche des Halbleiterkörpers gelangt.
  • Das erste Gebiet kann beispielsweise ein Kathoden-Gebiet einer Diode sein oder kann ein Kollektor-Gebiet oder ein rückseitiges Emitter-Gebiet eines RC-IGBT sein. Zum Beispiel können das erste Gebiet und das Driftgebiet oder das erste Gebiet, das Feldstoppgebiet und das Driftgebiet ein durchgehendes Gebiet des ersten Leitfähigkeitstyps bilden.
  • Die erste Elektrode an der zweiten Oberfläche kann ein erster Lastanschluss L1, z. B. ein Kollektor-Anschluss eines RC-IGBT oder ein Kathoden-Anschluss einer Diode, sein und kann ein leitfähiges Material oder eine Kombination leitfähiger Materialien, zum Beispiel ein dotiertes Halbleitermaterial (z. B. ein entartetes dotiertes Halbleitermaterial) wie etwa beispielsweise dotiertes polykristallines Silizium, Metall oder eine Metallverbindung, enthalten oder daraus bestehen. Der erste Lastanschluss L1 kann auch eine Kombination dieser Materialien, z. B. ein Auskleidungs- oder Haftmaterial und ein Elektrodenmaterial, enthalten. Beispielhafte Kontakt- oder Elektrodenmaterialien umfassen beispielsweise eines oder mehrere von Titannitrid (TiN) und Wolfram (W), Aluminium (Al), Kupfer (Cu), Legierungen aus Aluminium oder Kupfer, zum Beispiel AlSi, AlCu oder AlSiCu, Nickel (Ni), Titan (Ti), Wolfram (W), Tantal (Ta), Silber (Ag), Gold (Au), Platin (Pt), Palladium (Pd).
  • Das zweite Teilgebiet des zweiten Gebiets kann das Kathoden-Gebiet oder Kollektor-Gebiet an der zweiten Oberfläche unterbrechen. Ähnlich dem Kathoden-Gebiet oder Kollektor-Gebiet an der zweiten Oberfläche kann auch das zweite Teilgebiet die erste Elektrode an der zweiten Oberfläche direkt berühren. Das zweite Teilgebiet kann eine Verbesserung der Weichheit durch Aufbauen eines temporären Trägerplasmas während einer Rückwärts-Erholung durch temporäre Injektion von Ladungsträgern ermöglichen. Infolge der elektrischen Verbindung des ersten Teilgebiets mit der ersten Elektrode über das zweite Teilgebiet kann das erste Teilgebiet eine weitere Verbesserung der Weichheit ermöglichen, indem zu diesem temporären Trägerplasma während einer Rückwärts-Erholung durch temporäre Injektion von Ladungsträgern beigetragen wird. Die Ladungsträger dieses temporären Trägerplasmas können beispielsweise einen Snap-Off bzw. ein Abreißen verhindern. Das Design bzw. die Gestaltung des zweiten Teilgebiets, z. B. Dotierungsprofil, Geometrie oder Abmessungen, kann beispielsweise in Bezug auf Betriebsbedingungen eingestellt werden.
  • Das erste Teilgebiet des zweiten Gebiets kann zumindest teilweise zwischen dem ersten Gebiet und dem Driftgebiet angeordnet sein. Betriebsbedingungen, z. B. hohe Spannungen während eines Snap-Off, können einen pn-Übergang zwischen dem ersten Teilgebiet und dem ersten Gebiet in einen Lawinendurchbruch treiben, der mit ladungsträgerdämpfenden Oszillationen und einer Überspannung verbunden ist. Da es kein zusätzliches, zu entfernendes Plasma gibt, ist das erste Teilgebiet nicht mit zusätzlichen Verlusten, z. B. Schaltverlusten, verbunden.
  • Indem man zweite Gebiete ausbildet, die ineinander übergehende erste und zweite Teilgebiete enthalten, können die obigen technischen Vorteile kombiniert werden, um eine Halbleitervorrichtung zu verbessern, indem ausreichende Weichheit während eines Schaltvorgangs ohne Erhöhen der Chipdicke und ohne Opfern der Durchbruchspannung oder der Leistungsfähigkeit unter kosmischer Strahlung ermöglicht wird. Indem man zweite Gebiete ausbildet, die ineinander übergehende erste und zweite Teilgebiete umfassen, wird die effektive Größe der zweiten Teilgebiete und ihre temporäre Injektion von Ladungsträgern während einer Rückwärts-Erholung vergrößert. Gleichzeitig werden die effektive Größe der ersten Teilgebiete und ihre Fähigkeit zur Dämpfung der Weichheit durch Lawinenerzeugung beibehalten. Die Größe des Kathoden-Gebiets (oder ersten Gebiets) wird im Vergleich mit einer Struktur mit allein zweiten Teilgebieten ebenfalls nicht beeinflusst. Somit kann eine sehr hohe Effizienz bei der Nutzung des zur Verfügung stehenden rückseitigen Bereichs für Maßnahmen für sowohl Leitung als auch Weichheit erreicht werden. Darüber hinaus wird ein zusätzlicher Freiheitsgrad zum Abstimmen des Kompromisses zwischen statischen und dynamischen Verlusten eingeführt.
  • Die Halbleitervorrichtung kann ferner beispielsweise ein Feldstoppgebiet des ersten Leitfähigkeitstyps enthalten, das zwischen dem Driftgebiet und dem zweiten Gebiet angeordnet ist. Das Feldstoppgebiet kann nicht strukturiert sein, kann in Bezug auf einen aktiven Bereich der Halbleitervorrichtung oder in Bezug auf einen Bereich an der zweiten Oberfläche, der von den ersten und zweiten Gebieten bedeckt ist, z. B. ohne jegliche Öffnungen durchgehend sein. In einigen Beispielen kann das Feldstoppgebiet strukturiert sein und das erste Gebiet vollständig oder teilweise bedecken. Das Feldstoppgebiet kann auch strukturiert sein und das zweite Gebiet vollständig oder teilweise bedecken. Beispielsweise kann das Feldstoppgebiet strukturiert sein und das zweite Gebiet vollständig bedecken und das erste Gebiet teilweise oder vollständig bedecken.
  • Beispielsweise kann die Halbleitervorrichtung eine Diode enthalten, die ein Anoden-Gebiet und ein Kathoden-Gebiet enthält. Das Anoden-Gebiet oder das Kathoden-Gebiet kann zwischen der ersten Oberfläche und dem Driftgebiet angeordnet sein und kann einen pn-Übergang mit dem Driftgebiet bilden. Beispielsweise kann das Anoden-Gebiet ein durchgehendes Gebiet sein, das direkt an die erste Oberfläche grenzt, oder kann eine Vielzahl von Anoden-Teilgebieten enthalten, die voneinander lateral beabstandet sind. Die Anoden-Teilgebiete können beispielsweise durch Gräben lateral getrennt sein. Die Gräben können beispielsweise eine Graben-Elektrodenstruktur umfassen, die ein Graben-Dielektrikum und eine Graben-Elektrode aufweist. Indem man Leitfähigkeitstypen dotierter Gebiete wechselt, kann die Anode entweder an einer vorderen oder rückseitigen Oberfläche des Halbleiterkörpers angeordnet werden. Desgleichen kann die Kathode entweder an einer rückseitigen oder vorderen Oberfläche des Halbleiterkörpers angeordnet werden.
  • Die Halbleitervorrichtung kann beispielsweise einen Transistor enthalten. Der Transistor kann ein Body-Gebiet enthalten. Das Body-Gebiet kann zwischen der ersten Oberfläche und dem Driftgebiet angeordnet sein und kann mit dem Driftgebiet einen pn-Übergang ausbilden. Der pn-Übergang kann beispielsweise näher zur ersten Oberfläche als zur zweiten Oberfläche liegen. Für RC-IGBTs kann die Halbleitervorrichtung einen IGBT in einem ersten Bereich und eine Diode in einem zweiten Bereich enthalten, wobei beispielsweise das zweite Gebiet oder Teilgebiete davon in der Diode enthalten sein können und vom ersten Gebiet teilweise oder vollständig umgeben sein können.
  • Das zweite Teilgebiet kann beispielsweise streifenförmig sein und kann sich entlang einer zweiten lateralen Richtung erstrecken. Das zweite Teilgebiet kann auch eine polygonale, kreisförmige, ringförmige oder elliptische Form aufweisen. Die erste laterale Richtung und die zweite laterale Richtung erstrecken sich entlang verschiedenen lateralen Richtungen. Beispielsweise kann die erste laterale Richtung senkrecht zur zweiten lateralen Richtung sein. In einigen Beispielen kann das zweite Teilgebiet gitterförmig sein, wobei das erste Gebiet in Öffnungen des Gitters angeordnet sein kann. In einigen anderen Beispielen kann das erste Gebiet gitterförmig sein, wobei das zweite Teilgebiet in Öffnungen des Gitters angeordnet sein kann. Eine Form des zweiten Teilgebiets kann durch eine Form eines Oberflächenbereichs definiert sein, der von der vertikalen Projektion des zweiten Teilgebiets auf die zweite Oberfläche bedeckt ist. Desgleichen kann eine Form des ersten Teilgebiets (oder des ersten Gebiets) durch eine Form eines Oberflächenbereichs definiert sein, der von einer vertikalen Projektion des ersten Teilgebiets (oder des ersten Gebiets) auf die zweite Oberfläche bedeckt ist.
  • Das erste Teilgebiet kann beispielsweise streifenförmig sein. In einer Ausführungsform kann das erste Teilgebiet entlang einer von der zweiten lateralen Richtung verschiedenen ersten lateralen Richtung verlaufend streifenförmig sein. In einer anderen Ausführungsform kann das erste Teilgebiet entlang der zweiten lateralen Richtung verlaufend streifenförmig sein. Alternativ dazu kann das erste Teilgebiet eine polygonale, kreisförmige, ringförmige, elliptische Form oder Gitterform aufweisen.
  • Beispielsweise kann ein Wert eines Verhältnisses einer Fläche bzw. eines Bereichs des ersten Teilgebiets zum zweiten Teilgebiet zumindest 1,5, zumindest 4 oder zumindest 10 betragen. Beispielsweise kann das Verhältnis kleiner als 100 oder kleiner als 50 oder gar kleiner als 10 sein. Eine Fläche bzw. ein Bereich des ersten Teilgebiets kann durch einen Oberflächenbereich definiert sein, der von einer vertikalen Projektion des ersten Teilgebiets auf die zweite Oberfläche definiert ist. Desgleichen kann eine Fläche bzw. ein Bereich des zweiten Teilgebiets einem Oberflächenbereich entsprechen, der von einer vertikalen Projektion des zweiten Teilgebiets auf die zweite Oberfläche definiert ist. Zum Beispiel kann eine maximale laterale Erstreckung des ersten Teilgebiets, z. B. ein Durchmesser eines kreisförmigen ersten Teilgebiets, beispielsweise in einem Bereich von 10 um bis 700 um oder von 50 um bis 500 um liegen. Alternativ dazu oder zusätzlich kann die maximale laterale Erstreckung des ersten Teilgebiets in einem Bereich von 0,3 × d bis 3 × d liegen, wobei d eine Dicke des Halbleiterkörpers, z. B. ein vertikaler Abstand zwischen der ersten Oberfläche und der zweiten Oberfläche, ist.
  • Eine untere Oberfläche des ersten Teilgebiets kann eine Grenzfläche zwischen dem zweiten Gebiet und der ersten Elektrode beispielsweise vollständig überlappen. Beispielsweise kann eine obere Oberfläche des zweiten Teilgebiets vollständig an eine untere Oberfläche des ersten Teilgebiets grenzen. Eine Grenzfläche zwischen der oberen Oberfläche des zweiten Teilgebiets und der unteren Oberfläche des ersten Teilgebiets kann beispielsweise gleich einer vertikalen Ebene sein oder nahe einer solchen liegen, wo das erste Teilgebiet entlang der ersten lateralen Richtung über eine Grenzfläche oder ein Trenngebiet zwischen dem zweiten Teilgebiet und dem ersten Gebiet hinausragt.
  • Eine untere Oberfläche des ersten Teilgebiets kann beispielsweise nur einen ersten Teil einer Grenzfläche zwischen dem zweiten Gebiet und der ersten Elektrode überlappen. In Bezug auf einen zweiten oder verbleibenden Teil einer Grenzfläche zwischen dem zweiten Gebiet und der ersten Elektrode kann beispielsweise eine obere Oberfläche des zweiten Teilgebiets direkt an das Driftgebiet oder an ein Feldstoppgebiet grenzen.
  • Eine Dosis von Dotierstoffen des zweiten Leitfähigkeitstyps im ersten Teilgebiet kann zum Beispiel in einem Bereich von 5 × 1012 cm-2 bis 5 × 1014 cm-2 liegen. Eine Dosis von Dotierstoffen eines dotierten Halbleitergebiets kann durch eine integrale Anzahl an Dotierstoffen pro Flächeneinheit definiert werden. Beispielsweise kann die integrale Dosis von Dotierstoffen eines dotierten Halbleitergebiets durch Integrieren einer Konzentration von Dotierstoffen entlang einer vertikalen Erstreckung des Halbleitergebiets, z. B. zwischen einer unteren Oberfläche des Halbleitergebiets und der oberen Oberfläche des Halbleitergebiets, bestimmt werden. Beispielsweise kann eine Konzentration von Dotierstoffen des zweiten Leitfähigkeitstyps im zweiten Teilgebiet in einem Bereich von 5 × 1016 cm-3 bis 1 × 1019 cm-3 liegen. Die vertikale Erstreckung des ersten Teilgebiets kann beispielsweise in einem Bereich zwischen i) einem pn-Übergang zwischen dem ersten Teilgebiet und dem Drift- oder Feldstoppgebiet und ii) einem Übergang zwischen der oberen Oberfläche des zweiten Teilgebiets und der unteren Oberfläche des ersten Teilgebiets liegen, der gleich einer vertikalen Ebene oder nahe einer solchen liegt, bei der das erste Teilgebiet entlang der ersten lateralen Richtung über eine Grenzfläche zwischen dem zweiten Teilgebiet und dem ersten Gebiet hinausragt. Der Übergang zwischen der oberen Oberfläche des zweiten Teilgebiets und der unteren Oberfläche des ersten Teilgebiets kann auch einer vertikalen Ebene entsprechen, bei der eine Überlappung von Dotierungskonzentrationsprofilen des ersten Teilgebiets und des zweiten Teilgebiets einen minimalen Wert hat. Beispielsweise kann die Dosis von Dotierstoffen mittels Charakterisierungstechniken, z. B. mittels Sekundärionen-Massenspektrometrie (SIMS), Ausbreitungswiderstandsanalyse (SRA), Stripping-Hall (SH) und elektrochemische Kapazitätsspannung (ECV), bestimmt werden.
  • Die Dosis von Dotierstoffen und/oder eine Konzentration von Dotierstoffen des ersten Teilgebiets können/kann eingestellt werden, um die Injektionseigenschaften des ersten Teilgebiets in Bezug auf ein temporäres Trägerplasma während einer Rückwärts-Erholung zu optimieren. Die Dotierungskonzentration sowohl des ersten als auch des zweiten Teilgebiets können unabhängig optimiert werden. Eine Dosis von Dotierstoffen und/oder eine Konzentration von Dotierstoffen des zweiten Teilgebiets können/kann auf die elektrischen Eigenschaften des Kontakts zwischen dem zweiten Gebiet bzw. dem zweiten Teilgebiet und der ersten Elektrode eingestellt werden. Beispielsweise kann die Dosis von Dotierstoffen des zweiten Leitfähigkeitstyps im zweiten Teilgebiet in einem Bereich von 1 × 1013 cm bis 5 × 1015 cm-2 liegen. Die Konzentration von Dotierstoffen des zweiten Leitfähigkeitstyps im zweiten Teilgebiet kann beispielsweise in einem Bereich von 1 × 1012 cm-3 bis 1 × 1020 cm-3 liegen.
  • Die oben erwähnten Werte für die Dosis und die Konzentration der Dotierstoffe in dem ersten Teilgebiet und/oder dem zweiten Teilgebiet können sich beispielsweise auf eine elektrisch aktivierte Dotierstoffdosis und/oder eine elektrisch aktivierte Dotierstoffkonzentration beziehen. Der Begriff „elektrisch aktivierte Dotierstoffkonzentration“ bezieht sich auf eine Dotierstoffkonzentration, die die elektrische Leitfähigkeit liefert und/oder erhöht. Beispielsweise bezieht sich der Begriff „elektrisch aktivierte Dotierstoffkonzentration“ nicht auf eine Schadenskonzentration. Beispielsweise ist eine elektrische Leitfähigkeit z. B. die elektrische Flächenleitfähigkeit, im Wesentlichen proportional der elektrisch aktivierten Dotierstoffkonzentration (bei gegebener Temperatur).
  • In einem vertikalen Querschnitt kann die Halbleitervorrichtung beispielsweise eine Vielzahl zweiter Gebiete umfassen, der das zweite Gebiet angehört. Die zweiten Gebiete können voneinander lateral beabstandet sein. In einem die Vielzahl zweiter Gebiete trennenden Gebiet können die ersten Gebiete beispielsweise an das Feldstoppgebiet grenzen oder an das Driftgebiet grenzen.
  • Zumindest einige der zweiten Gebiete können beispielsweise in einem regelmäßigen Muster angeordnet sein. Beispielsweise können die zweiten Gebiete in einem zweidimensionalen Array angeordnet sein. Die zweiten Gebiete können auch beispielsweise als parallele Streifen angeordnet sein.
  • Zumindest einige der zweiten Gebiete können sich beispielsweise in lateralen Abmessungen unterscheiden. Beispielsweise können zumindest einige der zweiten Gebiete eine Kreisform aufweisen, wobei sich ein Durchmesser zwischen einigen der kreisförmigen zweiten Gebiete oder allen unterscheiden kann. Darüber hinaus oder als Alternative können zumindest einige der zweiten Gebiete streifenförmig sein, wobei sich eine Breite der Streifen zwischen einigen der streifenförmigen zweiten Gebiete oder allen unterscheiden kann. Die zweiten Gebiete können nicht nur Gebiete ähnlicher Form, z. B. einer Kreis- oder Streifenform, und verschiedener lateraler Abmessungen enthalten, sondern können außerdem oder als Alternative Gebiete umfassen, die sich in Größe und Form unterscheiden. In einem Beispiel können die Gebiete ähnlicher Form unterschiedliche laterale Abmessungen, aber mit unterschiedlichem Abstand von Mitte zu Mitte bzw. Pitch aufweisen, wobei der Pitch eine Gitterkonstante ist, entsprechend der die ersten Gebiete und/oder zweiten Gebiete auf der zweiten Oberfläche angeordnet sind.
  • Beispielsweise können sich ein Bedeckungsverhältnis oder laterale Abmessungen der zweiten Gebiete in Bezug auf die zweite Oberfläche zwischen Teilen von Oberflächenbereichen an der zweiten Oberfläche unterscheiden. Dies kann ermöglichen, Flächen bzw. Bereiche mit variierender oder geringfügig unterschiedlicher elektrischer Eigenschaft, z. B. Weichheit, einzurichten, die eine verbesserte Abstimmung der Halbleitervorrichtung auf die Anforderungen der Anwendung ermöglichen können.
  • Beispielsweise kann das erste Gebiet ein durchgehendes Gebiet sein, das zumindest einige der zweiten Gebiete lateral umgibt. Zum Beispiel kann das erste Gebiet ein Gitter bilden und können zweite Gebiete in Öffnungen des Gitters angeordnet sein.
  • Funktionelle oder strukturelle Details, die oben in Bezug auf Merkmale der Halbleitervorrichtung beschrieben wurden, sollen gleichermaßen für entsprechende Merkmale des Verfahrens gelten, das im Folgenden beschreiben wird.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung kann ein Bereitstellen eines Halbleiterkörpers umfassen, der ein Driftgebiet eines ersten Leitfähigkeitstyps enthält, das zwischen einer ersten Oberfläche und einer zweiten Oberfläche des Halbleiterkörpers angeordnet ist. Das Verfahren kann ferner ein Ausbilden eines ersten Gebiets des ersten Leitfähigkeitstyps an der zweiten Oberfläche umfassen. Überdies kann das Verfahren ein Ausbilden eines zweiten Gebiets eines zweiten Leitfähigkeitstyps umfassen, das dem ersten Gebiet benachbart an der zweiten Oberfläche angeordnet ist. Das zweite Gebiet kann ein erstes Teilgebiet und ein zweites Teilgebiet umfassen. Das erste Teilgebiet kann zwischen dem ersten Teilgebiet und der zweiten Oberfläche angeordnet sein. Das erste Teilgebiet kann entlang einer ersten lateralen Richtung über eine Grenzfläche oder ein Trenngebiet zwischen dem zweiten Teilgebiet und dem ersten Gebiet hinausragen. Das Verfahren kann ferner ein Ausbilden einer ersten Elektrode auf der zweiten Oberfläche umfassen. Die Elektrode kann dem ersten Gebiet und dem zweiten Teilgebiet direkt benachbart angeordnet sein. Die erste Elektrode kann mittels des ersten Gebiets mit dem Driftgebiet elektrisch verbunden sein. Ein Teil des ersten Gebiets kann durch das erste Teilgebiet und die erste Elektrode entlang einer vertikalen Richtung begrenzt sein.
  • Beispielsweise kann ein Ausbilden des zweiten Gebiets zumindest zwei Ionenimplantationsprozesse mit unterschiedlicher Ionenimplantationsenergie umfassen. Einer der zumindest zwei Ionenimplantationsprozesse kann ein nicht maskierter Ionenimplantationsprozess sein. Beispielsweise kann ein nicht maskierter Ionenimplantationsprozess ein Implantationsprozess sein, bei dem die Dotierstoffe durch die gesamte vordere oder rückseitige Oberfläche des Halbleitersubstrats eingebracht werden, ohne dass Oberflächenbereiche maskiert sind. Mit anderen Worten fehlt einem nicht maskierten Ionenimplantationsprozess eine Implantationsmaske, um zu verhindern, dass in den maskierten Bereichen Dotierstoffe in den Halbleiterkörper eindringen. Beispielsweise kann der nicht maskierte Ionenimplantationsprozess genutzt werden, um zum Beispiel das zweite Teilgebiet auszubilden. Der maskierte Ionenimplantationsprozess kann beispielsweise genutzt werden, um zum Beispiel das erste Teilgebiet auszubilden.
  • Beispielsweise kann ein Ausbilden des zweiten Gebiets zwei maskierte Ionenimplantationsprozesse umfassen. Das Ausbilden des ersten Gebiets kann einen Ionenimplantationsprozess einschließen. Der eine Ionenimplantationsprozess zum Ausbilden des ersten Gebiets kann ein maskierter oder nicht maskierter Ionenimplantationsprozess sein. Für den maskierten Ionenimplantationsprozess zum Ausbilden des ersten Gebiets kann eine Dosis oder eine maximale Dotierungskonzentration, die mit dem Ionenimplantationsprozess verbunden ist, größer oder kleiner als eine Dosis oder eine maximale Dotierungskonzentration sein, die mit dem Ionenimplantationsprozess zum Ausbilden des zweiten Gebiets verbunden ist. Für einen nicht maskierten Ionenimplantationsprozess zum Ausbilden des ersten Gebiets kann eine Dosis oder eine maximale Dotierungskonzentration, die mit dem Ionenimplantationsprozess verbunden ist, kleiner als eine Dosis oder eine maximale Dotierungskonzentration sein, die mit dem Ionenimplantationsprozess zum Ausbilden des zweiten Gebiets verbunden ist. Somit kompensieren die Dotierstoffe für das erste Gebiet nur teilweise Dotierstoffe für das zweite Gebiet. Das zweite Gebiet kann mittels unterschiedlicher Dotierstoffarten, z.B. Bor und Indium für eine p-Dotierung in Silizium, gebildet werden. Wenn unterschiedliche Dotierstoffarten für das zweite Gebiet verwendet werden, können Ionenimplantationsenergien eingestellt werden, um beispielsweise unterschiedliche Implantationstiefen in den Halbleiterkörper zu erzielen.
  • Beispielsweise kann das Ausbilden des zweiten Gebiets einen maskierten Ionenimplantationsprozess umfassen. Das erste Gebiet kann mittels eines maskierten Ionenimplantationsprozesses gebildet werden. Dotierstoffe des zweiten Gebiets können sich tiefer als Dotierstoffe des ersten Gebiets in den Halbleiterkörper erstrecken. In einem Überlappungsgebiet, wo Dotierstoffe des ersten Gebiets und Dotierstoffe des zweiten Gebiets implantiert sind, können die Dotierstoffe des ersten Gebiets die Dotierstoffe des zweiten Gebiets an Zahl übertreffen und den Leitfähigkeitstyp des Überlappungsgebiets definieren.
  • Ferner kann das Verfahren beispielsweise einen Laser-Ausheilprozess einschließen, der dafür konfiguriert ist, zumindest einen Teil des zweiten Teilgebiets zu schmelzen. Wahlweise kann der Laser-Ausheilprozess auch dafür konfiguriert sein, zumindest einen Teil des ersten Gebiets zu schmelzen, was sowohl das erste Gebiet als auch das zweite Teilgebiet in einem einzigen Schritt aktiviert. Der Laser-Ausheilprozess kann beispielsweise dafür konfiguriert sein, Dotierstoffe des zweiten Teilgebiets, die mittels eines Ionenimplantationsprozesses eingebracht wurden, elektrisch zu aktivieren.
  • In einer Ausführungsform kann der Laser-Ausheilprozess dafür konfiguriert sein, nur das zweite Teilgebiet und das erste Gebiet zu schmelzen. Mit anderen Worten kann der Laser-Ausheilprozess dafür konfiguriert sein, das erste Teilgebiet nicht zu schmelzen. Der Laser-Ausheilprozess kann beispielsweise dafür konfiguriert sein, mittels eines Ionenimplantationsprozesses eingebrachte Dotierstoffe des zweiten Teilgebiets elektrisch zu aktivieren. Dotierstoffe des ersten Teilgebiets, die mittels eines Ionenimplantationsprozesses eingebracht wurden, können durch Wärmeleitung der mittels des Laser-Ausheilprozesses in das zweite Teilgebiet eingebrachten Wärme teilweise aktiviert werden.
  • Das Verfahren kann beispielsweise einen weiteren Laser-Ausheilprozess umfassen, der dafür konfiguriert ist, zumindest einen Teil des ersten Teilgebiets zu schmelzen. Der weitere Laser-Ausheilprozess kann vor einer Implantation der das erste Gebiet bildenden Dotierstoffe und vor dem Laser-Ausheilprozess ausgeführt werden. Mit anderen Worten kann das erste Gebiet nach dem weiteren Laser-Ausheilprozess gebildet werden. Der weitere Laser-Ausheilprozess kann tiefere Gebiete des Halbleitermaterials als der Laser-Ausheilprozess schmelzen. Mit anderen Worten kann ein Laser-Ausheilprozess im Vergleich mit dem weiteren Laser-Ausheilprozess eine geringere Eindringtiefe aufweisen. Zusätzlich zu dem Laser-Ausheilprozess und/oder dem weiteren Laser-Ausheilprozess kann thermisches Ausheilen oder schnelles thermisches Ausheilen zum elektrischen Aktivieren der Dotierstoffe ausgeführt werden.
  • Die Beispiele und Merkmale, die oben und unten beschrieben sind, können kombiniert werden.
  • Funktionelle und strukturelle Details, die in Bezug auf die obigen Beispiele beschrieben wurden, sollen gleichermaßen für die exemplarischen Beispiele gelten, die in den Figuren veranschaulicht sind und weiter unten beschrieben werden.
  • Im Folgenden werden weitere Beispiele von Halbleitervorrichtungen in Verbindung mit den beiliegenden Zeichnungen erläutert. Funktionelle und strukturelle Details, die in Bezug auf die Beispiele oben beschrieben wurden, sollen gleichermaßen für die beispielhaften Ausführungsformen gelten, die in den Figuren veranschaulicht sind und weiter unten beschrieben werden. Der Leitfähigkeitstyp der veranschaulichten Halbleitergebiete kann auch vertauscht werden, d.h. ein n-Typ ein p-Typ sein und ein p-Typ ein n-Typ sein.
  • 1A zeigt schematisch und beispielhaft einen Abschnitt einer Querschnittsansicht einer Halbleitervorrichtung 100.
  • Die Halbleitervorrichtung 100 enthält ein n--dotiertes Driftgebiet 102, das zwischen einer ersten Oberfläche 104 und einer zweiten Oberfläche 106 eines Halbleiterkörpers 108 angeordnet ist. Ein n+-dotiertes erstes Gebiet 110, z.B. ein Kathoden-Gebiet, grenzt an die zweite Oberfläche 106. Die Halbleitervorrichtung 100 enthält ferner ein p+-dotiertes zweites Gebiet 112, das dem ersten Gebiet 110 benachbart an der zweiten Oberfläche 106 angeordnet ist. Das zweite Gebiet 112 umfasst ein erstes Teilgebiet 1121 und ein zweites Teilgebiet 1122. Das zweite Teilgebiet 1122 ist zwischen dem ersten Teilgebiet 1121 und der zweiten Oberfläche 106 angeordnet.
  • Ferner enthält die Halbleitervorrichtung 100 eine erste Elektrode 114 auf der zweiten Oberfläche 106. Die erste Elektrode 114 ist dem ersten Gebiet 110 und dem zweiten Teilgebiet 1122 direkt benachbart angeordnet. Die erste Elektrode 114 kann ein erster Lastanschluss, z.B. ein Kathoden-Anschluss, an einer rückseitigen Oberfläche oder Rückseite der Halbleitervorrichtung 100 sein. Beispielsweise kann die erste Elektrode 114 auf einem Chip-Träger, z.B. einem Leiterrahmen, angeordnet sein. Ferner enthält die Halbleitervorrichtung ein p-dotiertes Gebiet 118, z.B. ein Anoden-Gebiet, das an eine zweite Elektrode 120 an der ersten Oberfläche 104 grenzt. Das p-dotierte Gebiet 118 ist zwischen der ersten Oberfläche 104 und dem Driftgebiet 102 angeordnet und bildet einen pn-Übergang 119 mit dem Driftgebiet 102. Die zweite Elektrode 120 kann ein zweiter Lastanschluss, z.B. ein Anoden-Anschluss, an einer Vorder- oder Oberseite der Halbleitervorrichtung 100 sein. Die zweite Elektrode 120 kann ein leitfähiges Material oder eine Kombination leitfähiger Materialien enthalten oder daraus bestehen. Die zweite Elektrode 120 kann einen über dem Halbleiterkörper 108 ausgebildeten Verdrahtungsbereich bilden oder ein Teil dessen sein. Der Verdrahtungsbereich kann eine, zwei, drei oder noch mehr Verdrahtungsebenen umfassen, die strukturierte oder nicht strukturierte Metallschichten und Zwischenschicht-Dielektrika enthalten können, die zwischen den strukturierten oder nicht strukturierten Metallschichten angeordnet sind. Kontaktlöcher können beispielsweise die verschiedenen Verdrahtungsebenen miteinander elektrisch verbinden.
  • Das erste Teilgebiet 1121 ragt entlang einer ersten lateralen Richtung x1 über eine Grenzfläche 115 zwischen dem zweiten Teilgebiet 1122 und dem ersten Gebiet 110 hinaus. Die Grenzfläche 115 kann beispielsweise ein pn-Übergang sein, der das zweite Teilgebiet 1122 und das erste Gebiet 110 lateral trennt. Ein Teil 122 des ersten Gebiets 110 ist durch das erste Teilgebiet 1121 und die erste Elektrode 114 entlang einer vertikalen Richtung y begrenzt.
  • Ein n-dotiertes Feldstoppgebiet 116 ist zwischen dem Driftgebiet 102 und dem zweiten Gebiet 112 sowie zwischen dem Driftgebiet 102 und dem ersten Gebiet 110 angeordnet. Die erste Elektrode 114 ist mittels des ersten Gebiets 110 und des Feldstoppgebiets 116 mit dem Driftgebiet 102 elektrisch verbunden. Das erste Gebiet 110, das Feldstoppgebiet 116 und das Driftgebiet 102 gehen ineinander über und bilden ein durchgehendes n-dotiertes Gebiet, das mit der ersten Elektrode 114 auf der zweiten Oberfläche 106 elektrisch verbunden ist.
  • Die schematische Querschnittsansicht von 1A veranschaulicht einen Bereich der Halbleitervorrichtung 100. Die schematischen Querschnittsansichten der 1B bis 1D veranschaulichen verschiedene Designs bzw. Gestaltungen des zweiten Gebiets in einem Bereich S von 1A.
  • Die Beispiele der 1B bis 1D unterscheiden sich in einer Überlappung zwischen einer oberen Oberfläche des zweiten Teilgebiets 1122 und einer unteren Oberfläche des ersten Teilgebiets 1121. Während in all den in 1A bis 1D veranschaulichten Beispielen das erste Teilgebiet 1121 entlang der ersten lateralen Richtung x1 über eine Grenzfläche 115 zwischen dem zweiten Teilgebiet 1122 und dem ersten Gebiet 110 hinausragt, unterscheidet sich der Übergang zwischen dem ersten Teilgebiet 1121 und dem zweiten Teilgebiet 1122 an der zweiten Grenzfläche 1152, die entlang der ersten lateralen Richtung x1 der Grenzfläche 115 gegenüberliegt. In dem in 1B veranschaulichten Beispiel ragt das erste Teilgebiet 1121 ebenfalls über die zweite Grenzfläche 1152 hinaus. Im in 1C veranschaulichten Beispiel ragt eine seitliche Fläche des ersten Teilgebiets 1121 weder über die zweite Grenzfläche 1152 hinaus, noch endet sie vor der zweiten Grenzfläche 1152, sondern fällt mit der zweiten Grenzfläche 1152 zusammen. In dem in 1D veranschaulichten Beispiel endet eine laterale Fläche des ersten Teilgebiets 1121 vor der zweiten Grenzfläche 1152.
  • In dem in 1B, 1C veranschaulichten Beispiel bedeckt somit eine untere Oberfläche des ersten Teilgebiets 1121 vollständig eine Grenzfläche zwischen dem zweiten Gebiet 112 und der ersten Elektrode 114. In dem in 1D veranschaulichten Beispiel bedeckt eine untere Oberfläche des ersten Teilgebiets 1121 nur einen ersten Teil einer Grenzfläche zwischen dem zweiten Gebiet 112 und der ersten Elektrode 114. In Bezug auf einen zweiten oder verbleibenden Teil einer Grenzfläche zwischen dem zweiten Gebiet 112 und der ersten Elektrode 114 des in 1D veranschaulichten Beispiels grenzt eine obere Oberfläche des zweiten Teilgebiets 1122 direkt an das Feldstoppgebiet 116.
  • Die schematische Draufsicht von 2A und die schematische Querschnittsansicht von 2B veranschaulichen ein Beispiel einer Halbleitervorrichtung 100, die eine Vielzahl zweiter Gebiete 112 enthält, die auf dem in 1B veranschaulichten Design basieren. Im Beispiel der 2A und 2B ragt das erste Teilgebiet 1121 über die Grenzfläche 115 entlang der ersten lateralen Richtung x1 hinaus und ragt auch über die zweite Grenzfläche 1152 entlang der entgegengesetzten lateralen Richtung hinaus.
  • Im Beispiel der 2A, 2B sind die ersten Teilgebiete 1121, die zweiten Teilgebiete 1122 und die ersten Gebiete 110 streifenförmig und erstrecken sich entlang einer zweiten lateralen Richtung x2 parallel zueinander. Im veranschaulichten Beispiel ist die zweite laterale Richtung x2 senkrecht zur ersten lateralen Richtung x1.
  • Die schematische Draufsicht von 3A und die schematische Querschnittsansicht von 3B veranschaulichen ein Beispiel einer Halbleitervorrichtung 100, die eine Vielzahl zweiter Gebiete 112 enthält, die auf dem in 1B veranschaulichten Design basieren. Im Beispiel der 3A und 3B ragt das erste Teilgebiet 1121 über die Grenzfläche 115 entlang der ersten lateralen Richtung x1 hinaus und ragt auch über die zweite Grenzfläche 1152 entlang der entgegengesetzten lateralen Richtung hinaus.
  • Im Beispiel der 3A, 3B haben die ersten Teilgebiete 1121 und die zweiten Teilgebiete 1122 eine Kreisform. Die Mitten der Kreisform jedes Paars erster und zweiter Teilgebiete 1121, 1122 fallen zusammen.
  • Das Beispiel einer Halbleitervorrichtung 100, die in der schematischen Draufsicht von 4A und den schematischen Querschnittsansichten der 4B, 4C veranschaulicht ist, unterscheidet sich vom in 3A, 3B veranschaulichten Beispiel dadurch, dass die Mitten der Kreisform jedes Paars erster und zweiter Teilgebiete 1121, 1122 um einen Versatz Δ1 versetzt sind. Der Versatz Δ1 und die Durchmesser der ersten und zweiten Teilgebiete 1121, 1122 können beispielsweise unter den zweiten Gebieten 112 variiert sein.
  • Die schematische Draufsicht von 5A und die schematische Querschnittsansicht von 5B veranschaulichen ein Beispiel einer Halbleitervorrichtung 100, die eine Vielzahl zweiter Gebiete 112 enthält, die auf dem in 1C veranschaulichten Design basieren.
  • Die schematische Draufsicht von 5A und die schematische Querschnittsansicht von 5C veranschaulichen ein Beispiel einer Halbleitervorrichtung 100, die eine Vielzahl zweiter Gebiete 112 enthält, die auf dem in 1C veranschaulichten Design basieren. Im Beispiel von 5C sind die zweiten Teilgebiete 1122 und die ersten Gebiete 110 durch Trenngebiete 124 und 125 lateral voneinander beabstandet.
  • Die schematischen Draufsichten der 6A bis 6C veranschaulichen Beispiele einer Halbleitervorrichtung 100, die eine Vielzahl zweiter Gebiete 112 enthält. Die ersten Teilgebiete 1121 und die ersten Gebiete 110 sind streifenförmig und erstrecken sich parallel entlang der zweiten lateralen Richtung x2. Die zweiten Teilgebiete 1122 sind in der Form paralleler Streifen ausgebildet, die sich entlang der ersten lateralen Richtung x1 erstrecken (siehe 6C), oder sind als parallele Streifensegmente (siehe 6A) ausgebildet, die sich entlang der ersten lateralen Richtung x1 erstrecken, oder sind als parallele Streifensegmente (siehe 6B) ausgebildet, die sich entlang der ersten lateralen Richtung x1 erstrecken, wobei nachfolgende Streifensegmente entlang der zweiten lateralen Richtung x2 um einen Versatz Δ2 versetzt sind. In den Beispielen der 6A bis 6C kann eine Ausrichtung der ersten und zweiten Teilgebiete 1121, 1122 in Bezug auf Ausrichtungsanforderungen der Beispiele wie in 3A, 3B, 4A, 4B veranschaulicht beispielsweise vereinfacht werden.
  • Die schematischen Querschnittsansichten der 7A und 7B veranschaulichen Beispiele einer Halbleitervorrichtung 100, die eine Vielzahl zweiter Gebiete 112 enthält, die auf dem in 1B veranschaulichten Design basieren. Die in 7A und 7B veranschaulichten Beispiele unterscheiden sich in Bezug auf eine vertikale Erstreckung des ersten Gebiets 110. Im Beispiel von 7A erstreckt sich das erste Gebiet 110 bis zu einer Tiefe, die gleich einer Tiefe des zweiten Teilgebiets 1122 ist oder nahe dieser liegt. Im Beispiel von 7B erstreckt sich das erste Gebiet 110 bis zu einer Tiefe, die gleich einer Tiefe des ersten Teilgebiets 1121 ist oder nahe dieser liegt. Jedoch ist eine Beziehung der jeweiligen Tiefe des ersten Gebiets 110 und des zweiten Gebiets 112 willkürlich. Das erste Gebiet 110 kann eine ähnliche Tiefe wie, eine geringere Tiefe oder eine größere Tiefe als das zweite Gebiet 112 aufweisen. Auch ist eine Beziehung der jeweiligen Tiefe des ersten Gebiets 110 und des zweiten Teilgebiets 1122 willkürlich. Das erste Gebiet 110 kann eine ähnliche Tiefe wie, eine geringere Tiefe oder eine größere Tiefe als das zweite Teilgebiet 1122 aufweisen. Gemäß einer Ausführungsform kann die Tiefe oder Dicke des ersten Gebiets lateral variieren. Das erste Gebiet 110 kann beispielsweise eine erste Dicke und/oder eine erste Tiefe aufweisen, wo das erste Gebiet 110 das erste Teilgebiet 1121 lateral überlappt, und eine zweite Dicke und/oder eine zweite Tiefe, wo das erste Gebiet 110 keine laterale Überlappung mit dem ersten Teilgebiet 1121 aufweist. Die zweite Tiefe und/oder zweite Dicke können/kann sich von der ersten Dicke und/oder ersten Tiefe unterscheiden. Die zweite Tiefe und/oder zweite Dicke können/kann zum Beispiel größer als die erste Dicke und/oder erste Tiefe sein.
  • Die schematischen Draufsichten der 8A bis 8D veranschaulichen Beispiele einer Halbleitervorrichtung 100, die ein gitterförmiges erstes Gebiet oder ein gitterförmiges zweites Gebiet enthält. In den schematischen Draufsichten der 8A, 8B und 8D ist das erste Gebiet 110 gitterförmig und durchgehend und umgibt lateral die zweiten Teilgebiete 1122. Das erste Teilgebiet 1121 ist über dem zweiten Teilgebiet 1122 und über einem Teil des ersten Gebiets 110 angeordnet. In der schematischen Draufsicht der 8C ist das zweite Teilgebiet 1122 gitterförmig und durchgehend und umgibt lateral die ersten Gebiete 110. Das erste Teilgebiet 1121 ist über dem zweiten Teilgebiet 1122 und über einem Teil der ersten Gebiete 110 angeordnet.
  • Die in den Figuren veranschaulichten Beispiele können kombiniert werden und können ferner mit anderen Designs bzw. Gestaltungen des zweiten Gebiets 112 kombiniert werden, die in den Figuren nicht veranschaulicht sind, aber als Beispiel hierin offenbart werden. Indem man die verschiedenen Gestaltungen des zweiten Gebiets 112, z.B. Geometrie, Dosis der Dotierung, laterale und vertikale Erstreckung, in verschiedenen Anwendungen nutzt, kann die Weichheit der Diode verbessert werden und kann gleichzeitig Zugang zu einem weiten Bereich beim Dioden-Kompromiss zum Abstimmen einer Leistungsdiode auf die Anforderung von Anwendungen erlangt werden.
  • Die zusammen mit einem/einer oder mehreren der vorher beschriebenen Beispiele und Figuren erwähnten und beschriebenen Aspekte und Merkmale können auch mit einem oder mehreren der anderen Beispiele kombiniert werden, um ein gleiches Merkmal des anderen Beispiels zu ersetzen oder um das Merkmal in das andere Beispiel zusätzlich einzuführen.
  • Obwohl spezifische Ausführungsformen hierin veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden kann, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Varianten der hier diskutierten spezifischen Ausführungsformen abdecken. Daher soll diese Erfindung lediglich durch die Ansprüche und deren Äquivalente begrenzt sein.

Claims (21)

  1. Halbleitervorrichtung (100), aufweisend: ein Driftgebiet (102) eines ersten Leitfähigkeitstyps, das zwischen einer ersten Oberfläche (104) und einer zweiten Oberfläche (106) eines Halbleiterkörpers (108) angeordnet ist; ein erstes Gebiet (110) des ersten Leitfähigkeitstyps an der zweiten Oberfläche (106); ein zweites Gebiet (112) eines zweiten Leitfähigkeitstyps, das dem ersten Gebiet (110) benachbart an der zweiten Oberfläche angeordnet ist, wobei das zweite Gebiet (112) ein erstes Teilgebiet (1121) und ein zweites Teilgebiet (1122) umfasst, wobei das zweite Teilgebiet (1122) zwischen dem ersten Teilgebiet (1121) und der zweiten Oberfläche (106) angeordnet ist; eine erste Elektrode (114) auf der zweiten Oberfläche (106), wobei die zweite Elektrode (114) dem ersten Gebiet (110) und dem zweiten Teilgebiet (1122) direkt benachbart angeordnet ist und die erste Elektrode (114) mittels des ersten Gebiets (110) mit dem Driftgebiet (102) elektrisch verbunden ist und das erste Teilgebiet (1121) entlang einer ersten lateralen Richtung (x1) über eine Grenzfläche (115) oder ein Trenngebiet (124) zwischen dem zweiten Teilgebiet (1122) und dem ersten Gebiet (110) hinausragt, wobei ein Teil des ersten Gebiets (110) durch das erste Teilgebiet (1121) und die erste Elektrode (114) entlang einer vertikalen Richtung (y) begrenzt ist.
  2. Halbleitervorrichtung (100) nach Anspruch 1, ferner aufweisend ein Feldstoppgebiet (116) des ersten Leitfähigkeitstyps, wobei das Feldstoppgebiet (116) zwischen dem Driftgebiet (102) und dem zweiten Gebiet (112) angeordnet ist.
  3. Halbleitervorrichtung (100) nach Anspruch 1 oder 2, wobei die Halbleitervorrichtung (100) eine Diode aufweist, die ein Anoden-Gebiet und ein Kathoden-Gebiet enthält, wobei das Anoden-Gebiet oder das Kathoden-Gebiet zwischen der ersten Oberfläche (104) und dem Driftgebiet (102) angeordnet ist und einen pn-Übergang (119) mit dem Driftgebiet (102) bildet.
  4. Halbleitervorrichtung (100) nach Anspruch 1 oder 2, wobei die Halbleitervorrichtung (100) einen Transistor aufweist, der ein Body-Gebiet enthält, wobei das Body-Gebiet zwischen der ersten Oberfläche (104) und dem Driftgebiet (102) angeordnet ist und einen pn-Übergang mit dem Driftgebiet (102) bildet.
  5. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei das zweite Teilgebiet (1122) streifenförmig ist und sich entlang einer zweiten lateralen Richtung (x2) erstreckt oder eine polygonale, kreisförmige, ringförmige oder elliptische Form hat.
  6. Halbleitervorrichtung (100) nach dem vorhergehenden Anspruch, wobei das erste Teilgebiet (1121) entlang einer von der zweiten lateralen Richtung (x2) verschiedenen dritten lateralen Richtung verlaufend streifenförmig ist.
  7. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei ein Wert eines Verhältnisses eines Bereichs des ersten Teilgebiets (1121) zum zweiten Teilgebiet (1122) zumindest 1,5 beträgt.
  8. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei eine untere Oberfläche des ersten Teilgebiets (1121) eine Grenzfläche zwischen dem zweiten Gebiet (112) und der ersten Elektrode (114) vollständig bedeckt.
  9. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 7, wobei eine untere Oberfläche des ersten Teilgebiets (1121) nur einen ersten Teil einer Grenzfläche zwischen dem zweiten Gebiet (112) und der ersten Elektrode (114) bedeckt.
  10. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei eine Dosis von Dotierstoffen des zweiten Leitfähigkeitstyps im ersten Teilgebiet (1121) in einem Bereich von 5×1012 cm-2 bis 5×1014 cm-2 liegt.
  11. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, ferner in einem vertikalen Querschnitt eine Vielzahl zweiter Gebiete (112) enthaltend, die das zweite Gebiet (112) umfasst, wobei die zweiten Gebiete lateral voneinander beabstandet sind.
  12. Halbleitervorrichtung (100) nach dem vorhergehenden Anspruch, wobei zumindest einige der zweiten Gebiete (112) in einem regelmäßigen Muster angeordnet sind.
  13. Halbleitervorrichtung (100) nach einem der beiden vorhergehenden Ansprüche, wobei sich zumindest einige der zweiten Gebiete (112) in lateralen Abmessungen unterscheiden.
  14. Halbleitervorrichtung (100) nach einem der drei vorhergehenden Ansprüche, wobei sich eine Bedeckungsrate oder laterale Abmessungen der zweiten Gebiete (112) in Bezug auf die zweite Oberfläche zwischen Teilen eines Oberflächenbereichs an der zweiten Oberfläche (106) unterscheiden.
  15. Halbleitervorrichtung (100) nach einem der vier vorhergehenden Ansprüche, wobei das erste Gebiet (110) ein durchgehendes Gebiet ist, das zumindest einige der zweiten Gebiete (112) lateral umgibt.
  16. Verfahren zum Herstellen einer Halbleitervorrichtung (100), aufweisend: ein Bereitstellen eines Halbleiterkörpers (108), der ein Driftgebiet (102) eines ersten Leitfähigkeitstyps enthält, das zwischen einer ersten Oberfläche (104) und einer zweiten Oberfläche (106) des Halbleiterkörpers (108) angeordnet ist; ein Ausbilden eines ersten Gebiets (110) des ersten Leitfähigkeitstyps an der zweiten Oberfläche (106); ein Ausbilden eines zweiten Gebiets (112) eines zweiten Leitfähigkeitstyps, das dem ersten Gebiet (110) benachbart an der zweiten Oberfläche angeordnet ist, wobei das zweite Gebiet (112) ein erstes Teilgebiet (1121) und ein zweites Teilgebiet (1122) umfasst, wobei das zweite Teilgebiet (1122) zwischen dem ersten Teilgebiet (1121) und der zweiten Oberfläche (106) angeordnet ist, wobei das erste Teilgebiet (1121) so angeordnet ist, dass es entlang einer ersten lateralen Richtung (x1) über eine Grenzfläche (115) oder ein Trenngebiet (124) zwischen dem zweiten Teilgebiet (1122) und dem ersten Gebiet (110) hinausragt; ein Ausbilden einer ersten Elektrode (114) auf der zweiten Oberfläche (106), wobei die Elektrode (114) dem ersten Gebiet (110) und dem zweiten Teilgebiet (1122) direkt benachbart angeordnet ist und die erste Elektrode (114) mittels des ersten Gebiets (110) mit dem Driftgebiet (102) elektrisch verbunden ist und wobei ein Teil des ersten Gebiets (110) durch das erste Teilgebiet (1121) und die erste Elektrode (114) entlang einer vertikalen Richtung (y) begrenzt ist.
  17. Verfahren nach dem vorhergehenden Anspruch, wobei ein Ausbilden des zweiten Gebiets (112) zumindest zwei Ionenimplantationsprozesse mit unterschiedlicher Ionenimplantationsenergie umfasst, wobei einer der zumindest zwei Ionenimplantationsprozesse ein nicht maskierter Ionenimplantationsprozess ist.
  18. Verfahren nach Anspruch 16, wobei ein Ausbilden des zweiten Gebiets (112) zwei maskierte Ionenimplantationsprozesse umfasst und ein Ausbilden des ersten Gebiets (110) einen Ionenimplantationsprozess umfasst.
  19. Verfahren nach Anspruch 16, wobei ein Ausbilden des zweiten Gebiets (112) nur einen maskierten Ionenimplantationsprozess umfasst.
  20. Verfahren nach einem der vier vorhergehenden Ansprüche, ferner aufweisend einen Laser-Ausheilprozess, der dafür konfiguriert ist, zumindest einen Teil des zweiten Teilgebiets (1122) zu schmelzen.
  21. Verfahren nach dem vorhergehenden Anspruch, ferner aufweisend einen weiteren Laser-Ausheilprozess, der dafür konfiguriert ist, zumindest einen Teil des ersten Teilgebiets (1121) zu schmelzen, wobei der weitere Laser-Ausheilprozess vor Implantieren der das erste Gebiet bildenden Dotierstoffe ausgeführt wird.
DE102021115946.6A 2021-06-21 2021-06-21 Hinausragendes gebiet enthaltende halbleitervorrichtung Pending DE102021115946A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102021115946.6A DE102021115946A1 (de) 2021-06-21 2021-06-21 Hinausragendes gebiet enthaltende halbleitervorrichtung
US17/837,590 US20220406922A1 (en) 2021-06-21 2022-06-10 Semiconductor device including protruding region
CN202210703692.0A CN115579387A (zh) 2021-06-21 2022-06-21 包括突出区的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021115946.6A DE102021115946A1 (de) 2021-06-21 2021-06-21 Hinausragendes gebiet enthaltende halbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE102021115946A1 true DE102021115946A1 (de) 2022-12-22

Family

ID=84283452

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021115946.6A Pending DE102021115946A1 (de) 2021-06-21 2021-06-21 Hinausragendes gebiet enthaltende halbleitervorrichtung

Country Status (3)

Country Link
US (1) US20220406922A1 (de)
CN (1) CN115579387A (de)
DE (1) DE102021115946A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004035788A1 (de) 2003-07-24 2005-03-03 Mitsubishi Denki K.K. Isolierschicht-Bipolar-Transistor mit eingebauter Freilaufdiode
DE102014118664A1 (de) 2014-12-15 2016-06-16 Infineon Technologies Ag Leistungshalbleitervorrichtung mit verbesserter Stabilität und Verfahren zur Herstellung derselben
DE112019000096T5 (de) 2018-03-15 2020-08-27 Fuji Electric Co., Ltd. Halbleitervorrichtung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004035788A1 (de) 2003-07-24 2005-03-03 Mitsubishi Denki K.K. Isolierschicht-Bipolar-Transistor mit eingebauter Freilaufdiode
DE102014118664A1 (de) 2014-12-15 2016-06-16 Infineon Technologies Ag Leistungshalbleitervorrichtung mit verbesserter Stabilität und Verfahren zur Herstellung derselben
DE112019000096T5 (de) 2018-03-15 2020-08-27 Fuji Electric Co., Ltd. Halbleitervorrichtung

Also Published As

Publication number Publication date
US20220406922A1 (en) 2022-12-22
CN115579387A (zh) 2023-01-06

Similar Documents

Publication Publication Date Title
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112013004362B4 (de) Halbleitervorrichtung
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE102015107331B4 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE102014117364A1 (de) Halbleitervorrichtung und bipolartransistor mit isoliertem gate mit barrierebereichen
DE112015004515T5 (de) Halbleitervorrichtung
DE102015102129A1 (de) Halbleitervorrichtung und RC-IGBT mit direkt an eine Rückseitenelektrode angrenzenden Zonen
DE102014101130B4 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE112013002213T5 (de) Halbleitereinrichtung
DE102013105567A1 (de) Halbleitervorrichtung mit Trenchstrukturen
DE19701189A1 (de) Halbleiterbauteil
DE102011054825A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE112021002169T5 (de) Halbleitervorrichtung
DE102021103703A1 (de) Hochvolt-Randabschluss-Struktur für Leistungshalbleiterbauelemente und Verfahren zum Herstellen derselben
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102016108125B4 (de) Halbleitervorrichtung und Herstellung davon
DE102020121771A1 (de) Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung
DE102018123439B4 (de) Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
DE102019125676B3 (de) Stromspreizgebiet enthaltende halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication