DE102019125676B3 - Stromspreizgebiet enthaltende halbleitervorrichtung - Google Patents

Stromspreizgebiet enthaltende halbleitervorrichtung Download PDF

Info

Publication number
DE102019125676B3
DE102019125676B3 DE102019125676.3A DE102019125676A DE102019125676B3 DE 102019125676 B3 DE102019125676 B3 DE 102019125676B3 DE 102019125676 A DE102019125676 A DE 102019125676A DE 102019125676 B3 DE102019125676 B3 DE 102019125676B3
Authority
DE
Germany
Prior art keywords
region
current spreading
semiconductor device
doping concentration
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019125676.3A
Other languages
English (en)
Inventor
Michael Hell
Caspar Leendertz
Thomas Ganner
Rudolf Elpelt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102019125676.3A priority Critical patent/DE102019125676B3/de
Priority to US17/031,358 priority patent/US11552170B2/en
Priority to CN202011015433.6A priority patent/CN112635562B/zh
Application granted granted Critical
Publication of DE102019125676B3 publication Critical patent/DE102019125676B3/de
Priority to US18/076,774 priority patent/US20230101290A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

Vorgeschlagen wird eine Halbleitervorrichtung (100). Die Halbleitervorrichtung (100) umfasst einen Siliziumcarbid-Halbleiterkörper (102). Ein erstes Abschirmgebiet (104) eines ersten Leitfähigkeitstyps ist mit einem ersten Kontakt (106) an einer ersten Oberfläche (108) des Siliziumcarbid-Halbleiterkörpers (102) elektrisch verbunden. Ein Stromspreizgebiet (110) eines zweiten Leitfähigkeitstyps ist mit einem zweiten Kontakt (112) an einer zweiten Oberfläche (114) des Siliziumcarbid-Halbleiterkörpers (102) elektrisch verbunden. Das erste Abschirmgebiet (104) und das Stromspreizgebiet (110) bilden einen pn-Übergang (116). Ein Dotierungskonzentrationsprofil des Stromspreizgebiets (110) enthält eine Vielzahl von Spitzen entlang einer zur ersten Oberfläche (106) senkrechten vertikalen Richtung (y). Eine Dotierungskonzentration einer Spitze oder einer Spitzengruppe (P1) der Vielzahl von Dotierungsspitzen (P1, P2, P3, P4) ist um zumindest 50 % größer als eine Dotierungskonzentration irgendeiner anderen (P2, P3, P4) der Vielzahl von Spitzen des Stromspreizgebiets (110). Ein erster vertikaler Abstand (vd1) zwischen der einen Spitze oder der einen Spitzengruppe (P1) des Stromspreizgebiets (110) und der ersten Oberfläche (108) ist größer als ein zweiter vertikaler Abstand (vd2) zwischen der ersten Oberfläche (108) und einer maximalen Dotierungsspitze des ersten Abschirmgebiets (104) entlang der vertikalen Richtung (y)

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf Halbleitervorrichtungen, insbesondere auf Siliziumcarbid- (SiC-) Halbleitervorrichtungen und Herstellungsverfahren dafür.
  • HINTERGRUND
  • Die Technologieentwicklung von SiC-Halbleitervorrichtungen, z.B. Feldeffekttransistoren mit isoliertem Gate (IGFETs), die Feldeffekttransistorzellen enthalten, zielt darauf ab, einen flächenspezifischen Durchlasswiderstand RDS(on) zu reduzieren, ohne ein Sperrspannungsvermögen VDS zwischen Lastanschlüssen, z.B. Source und Drain, nachteilig zu beeinflussen. Beispielhafte IGFETs sind in den Druckschriften US 2007 / 0 114 602 A1 and US 6 888 195 B2 beschrieben. Wenngleich eine Vorrichtungscharakteristik verbessert werden kann, indem ein bestimmter Vorrichtungsparameter variiert wird, kann dies zu einer Verschlechterung einer anderen Vorrichtungscharakteristik führen. Als ein Beispiel kann der flächenspezifische Durchlasswiderstand RDS(on) verbessert werden, indem zum Beispiel eine Driftzonen-Dotierungskonzentration erhöht wird, was jedoch zu einer Verschlechterung des Sperrspannungsvermögens VDS zwischen Source und Drain führen kann. Somit werden während der Technologieentwicklung Vorrichtungsparameter basierend auf einer Anzahl von Kompromissen ausgelegt, die im Hinblick auf Ziel-Vorrichtungsspezifikation erfüllt werden sollen.
  • Es besteht ein Bedarf darin, auf Siliziumcarbid basierende Halbleitervorrichtungen zu verbessern.
  • ZUSAMMENFASSUNG
  • Ein Beispiel der vorliegenden Offenbarung bezieht sich auf eine Halbleitervorrichtung. Die Halbleitervorrichtung enthält einen Siliziumcarbid-Körper. Die Halbleitervorrichtung enthält ferner ein erstes Abschirmgebiet eines ersten Leitfähigkeitstyps. Das erste Abschirmgebiet ist mit einem ersten Kontakt an einer ersten Oberfläche des Siliziumcarbid-Halbleiterkörpers elektrisch verbunden. Die Halbleitervorrichtung enthält ferner ein Stromspreizgebiet eines zweiten Leitfähigkeitstyps. Das Stromspreizgebiet ist mit einem zweiten Kontakt an einer zweiten Oberfläche des Siliziumcarbid-Halbleiterkörpers elektrisch verbunden. Das erste Abschirmgebiet und das Stromspreizgebiet bilden einen pn-Übergang. Ein Dotierungskonzentrationsprofil des Stromspreizgebiets enthält eine Vielzahl von Spitzen entlang einer zur ersten Oberfläche senkrechten vertikalen Richtung. Eine Dotierungskonzentration einer Spitze oder einer Spitzengruppe der Vielzahl von Dotierungsspitzen ist um zumindest 50 % größer als eine Dotierungskonzentration irgendeiner anderen der Vielzahl von Spitzen des Stromspreizgebiets. Ein erster vertikaler Abstand zwischen einer Spitze oder der einen Spitzengruppe des Stromspreizgebiets und der ersten Oberfläche kann größer als ein zweiter vertikaler Abstand zwischen der zweiten Oberfläche und einer maximalen Dotierungsspitze des ersten Abschirmgebiets entlang der vertikalen Richtung sein.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Ausführungsformen zu liefern, und sie sind in diese Patentbeschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen Beispiele von SiC-Halbleitervorrichtungen und Verfahren zum Herstellen einer Siliziumcarbid-Vorrichtung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Beispiele. Weitere Beispiele werden in der folgenden detaillierten Beschreibung und den Ansprüchen beschrieben.
    • 1 ist eine schematische Querschnittsansicht zum Veranschaulichen einer SiC-Halbleitervorrichtung, die ein Stromspreizgebiet enthält.
    • 2A bis 6 sind schematische Querschnitts- und Draufsichten zum Veranschaulichen von Beispielen von SiC-Halbleitervorrichtungen, die auf dem Beispiel von 1 basieren.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Beispiele gezeigt sind, in denen SiC-Halbleitervorrichtungen und Verfahren zum Herstellen einer Siliziumcarbid-Vorrichtung in die Praxis umgesetzt werden können. Es ist zu verstehen, dass weitere Beispiele genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Beispielsweise können Merkmale, die für ein Beispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Beispielen verwendet werden, um zu noch einem weiteren Beispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Ansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen bezeichnet, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder ein hochdotiertes Halbleitermaterial. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung gestaltet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • Ein ohmscher Kontakt ist ein nicht gleichrichtender elektrischer Übergang mit einer linearen oder nahezu linearen Strom-Spannung-Charakteristik. Ein Schottky-Kontakt ist ein Metall-Halbleiter-Übergang mit gleichrichtenden Charakteristiken, wobei die Austrittsarbeit des Metalls und die Dotierstoffkonzentration im Halbleitermaterial so ausgewählt werden, dass sich bei Abwesenheit eines extern angelegten elektrischen Feldes eine Verarmungszone im Halbleitermaterial entlang dem Metall-Halbleiter-Übergang ausbildet. Im Kontext eines Schottky-Kontakts kann sich der Begriff „Metall-Halbleiter-Übergang“ auch auf einen Übergang zwischen einem metallartigen Halbleiter und einem Halbleiter beziehen, wobei der Übergang die gleichen Charakteristiken wie ein Metall-Halbleiter-Übergang aufweist. Beispielsweise kann es möglich sein, einen Schottky-Kontakt zwischen polykristallinem Silizium und Siliziumcarbid auszubilden. Falls zwei Komponenten (z.B. zwei Gebiete) jeweils einen ohmschen Kontakt oder einen Schottky-Kontakt ausbilden, kann dies bedeuten, dass ein ohmscher Kontakt oder ein Schottky-Kontakt zwischen den beiden Komponenten vorhanden ist. In beiden Fällen kann es möglich sein, dass die beiden Gebiete direkt aneinander grenzen. Jedoch kann es auch möglich sein, dass eine weitere Komponente zwischen den beiden Komponenten positioniert ist.
  • Für physikalische Abmessungen angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Das Gleiche gilt für Bereich mit einem Randwert wie „höchstens“ und mindestens.
  • Hauptbestandteile einer Schicht oder einer Struktur aus einer chemischen Verbindung oder Legierung sind solche Elemente, deren Atome die chemische Verbindung oder Legierung bilden. Beispielsweise sind Silizium (Si) und Kohlenstoff (C) die Hauptbestandteile einer Siliziumcarbid-Schicht.
  • Der Begriff „auf“ ist nicht dahingehend aufzufassen, dass er nur „direkt auf“ bedeutet. Vielmehr kann, falls ein Element „auf“ einem anderen Element positioniert ist (z.B. eine Schicht „auf“ einer anderen Schicht oder „auf“ einem Substrat ist), eine weitere Komponente (z.B. eine weitere Schicht) zwischen den zwei Elementen positioniert sein (z.B. kann eine weitere Schicht zwischen einer Schicht und einem Substrat, falls die Schicht „auf“ dem Substrat ist, positioniert sein).
  • Ein Beispiel einer Halbleitervorrichtung kann einen Siliziumcarbid-Halbleiterkörper einschließen. Die Halbleitervorrichtung kann ferner ein erstes Abschirmgebiet eines ersten Leitfähigkeitstyps enthalten. Das erste Abschirmgebiet kann mit einem ersten Kontakt an einer ersten Oberfläche des Siliziumcarbid-Halbleiterkörpers elektrisch verbunden sein. Die Halbleitervorrichtung kann ferner ein Stromspreizgebiet eines zweiten Leitfähigkeitstyps enthalten. Das Stromspreizgebiet kann mit einem zweiten Kontakt an einer zweiten Oberfläche des Siliziumcarbid-Körpers elektrisch verbunden sein. Das erste Abschirmgebiet und das Stromspreizgebiet können einen pn-Übergang ausbilden. Ein Dotierungskonzentrationsprofil des Stromspreizgebiets kann eine Vielzahl von Spitzen entlang einer vertikalen Richtung senkrecht zur ersten Oberfläche enthalten.
  • Eine Dotierungskonzentration einer Spitze oder einer Spitzengruppe (das heißt, jeder der Spitzen einer Spitzengruppe) der Vielzahl von Dotierungsspitzen kann um zumindest 50 % größer als eine Dotierungskonzentration irgendeiner anderen der Vielzahl von Spitzen des Stromspreizgebiets sein. Eine Spitze kann zum Beispiel in einem Querschnitt der Halbleitervorrichtung ein einziges Maximum der Dotierungskonzentration sein. Eine Spitze in der Dotierungskonzentration kann zum Beispiel durch eine Ionenimplantation mit einem einzigen Schuss mit einer ausreichend hohen Ionenkonzentration oder mittels einer Vielzahl von Schüssen erzeugt werden. Im letztgenannten Fall kann jeder der Vielzahl von Schüssen verglichen mit einer Ionenimplantation mit einem einzigen Schuss eine niedrigere Konzentration, aber annähernd die gleiche Implantationsenergie aufweisen. Zusätzlich oder als Alternative dazu können sich aus einer Implantation mit einem einzigen Schuss z.B. in Kombination mit einem Winkeldurchlauf mehrere Spitzen ergeben. Dies kann eine Konsequenz eines Channeling- bzw. Gitterführungseffekts sein.
  • Eine Spitzengruppe kann zumindest zwei Spitzen (typischerweise genau zwei Spitzen) aufweisen. Benachbarte Spitzen einer Spitzengruppe können überlappen und/oder teilweise verschmelzen. Die Dotierungskonzentration einer Spitzengruppe ist zum Beispiel die durchschnittliche Dotierungskonzentration aller Spitzen der Spitzengruppe. Beispielsweise kann die Dotierungskonzentration jeder der Spitzen der Spitzengruppe um zumindest 50 % größer als eine durchschnittliche Dotierungskonzentration aller anderen Spitzen der Vielzahl von Spitzen des Stromspreizgebiets sein.
  • Ein erster vertikaler Abstand zwischen der einen Spitze oder der einen Spitzengruppe des Stromspreizgebiets und der ersten Oberfläche kann größer als ein zweiter vertikaler Abstand zwischen der ersten Oberfläche und einer maximalen Dotierungsspitze des ersten Abschirmgebiets entlang der vertikalen Richtung sein.
  • Der Siliziumcarbid-Halbleiterkörper kann ein kristallines Halbleitersubstrat sein. Beispielsweise kann der Siliziumcarbid-Kristall einen hexagonalen Polytyp, z.B. 4H oder 6H, aufweisen. Der Siliziumcarbid-Halbleiterkörper kann homogen dotiert sein oder kann verschieden dotierte SiC-Schichtbereiche enthalten. Der Siliziumcarbid-Halbleiterkörper kann eine oder mehr Schichten aus einem anderen Material mit einem Schmelzpunkt nahe kristallinem Siliziumcarbid oder höher enthalten. Beispielsweise können die Schichten aus einem anderen Material im kristallinen Siliziumcarbid-Substrat eingebettet sein.
  • Der Siliziumcarbid-Halbleiterkörper kann zwei im Wesentlichen parallele Hauptoberflächen der gleichen Form und Größe und einen lateralen Oberflächenbereich aufweisen, der die Ränder der beiden Hauptoberflächen verbindet. Beispielsweise kann der Siliziumcarbid-Halbleiterkörper ein rechtwinkliges Prisma mit oder ohne verrundete Kanten bzw. Ränder oder ein rechter Zylinder oder ein leicht schräger Zylinder (z.B. bei dem sich die Seiten mit einem Winkel von höchstens 8° oder höchstens 5° oder höchstens 3° neigen) mit einem oder mehr Flats oder Notches oder ohne solche entlang dem äußeren Umfang sein.
  • Der Siliziumcarbid-Halbleiterkörper kann sich lateral in Richtungen erstrecken, die von (auch „horizontale Richtungen“ genannten) lateralen Richtungen aufgespannt wird.
  • Senkrecht zu den lateralen Richtungen kann der Siliziumcarbid-Halbleiterkörper in einer vertikalen Richtung eine Dicke aufweisen, die verglichen mit der jeweiligen Ausdehnung des Siliziumcarbid-Halbleiterkörpers in den lateralen Richtungen gering ist. Die lateralen Richtungen können parallel zu den Hauptoberflächen verlaufen oder können einen Winkel von höchstens 10° oder höchstens 8° oder höchstens 5° mit zumindest einer der Hauptoberflächen einschließen.
  • Das erste Abschirmgebiet kann einen unteren Bereich und einen oberen Bereich umfassen, wobei der obere Bereich zwischen der ersten Oberfläche und dem unteren Bereich liegt. Jeder des oberen und unteren Bereichs des ersten Abschirmgebiets kann eine Vielzahl von Dotierungsspitzen enthalten. Beispielsweise kann sich eine entlang einer vertikalen Erstreckung des oberen Bereichs gemittelte mittlere Dotierungskonzentration von einer entlang einer vertikalen Erstreckung des unteren Bereichs gemittelten mittleren Dotierungskonzentration unterscheiden, z.B. größer oder kleiner als diese sein. Ein Abschirmgebiet kann eine Vielzahl lateral beabstandeter Abschirmgebiete enthalten, die z.B. das erste und ein zweites, drittes, viertes und so weiter Abschirmgebiet benachbarter Transistorzellen einschließen. Die Vielzahl lateral beabstandeter Abschirmgebiete kann zum Beispiel mittels eines maskierten Ionenimplantationsprozesses gleichzeitig gebildet werden. Die Maskenstruktur kann beispielsweise einen lateralen Abstand der ersten und zweiten Abschirmgebiete definieren. Benachbarte untere Bereiche der lateral beabstandeten Abschirmgebiete können als Teil eines Junction- bzw. Sperrschicht-Feldeffekttransistors (JFET) mit dem Stromspreizgebiet und/oder einem Driftgebiet als Teil eines Kanalgebiets betrachtet werden oder ähnlich einem solchen arbeiten. Eine Leitfähigkeit des Kanalgebiets des JFET kann von einer Sperrspannung zwischen dem Abschirmgebiet und dem Stromspreizgebiet und/oder dem Driftgebiet, z.B. einer Sperrspannung zwischen Lastkontakten der Halbleitervorrichtung, abhängen. Wenn sich Raumladungsgebiete zwischen dem Stromspreizgebiet/Driftgebiet und gegenüberliegenden unteren Bereichen der lateral beabstandeten ersten und zweiten Abschirmgebiete aufeinander zu ausdehnen, z.B. wenn eine Sperrspannung zwischen Lastkontakten der Halbleitervorrichtung zunimmt, kann beispielsweise eine Kanalleitfähigkeit des JFET abnehmen.
  • Das Dotierungsprofil des Stromspreizgebiets kann mittels einer ungleichen Gewichtung von Ionenimplantationsdosen gebildet werden, die genutzt werden, um das Stromspreizgebiet zu bilden. Beispielsweise kann eine Dosis der tiefsten Ionenimplantation für das Stromspreizgebiet auf Kosten der einen oder mehreren Ionenimplantationen des Stromspreizgebiets erhöht werden, die mittels niedrigerer Ionenimplantationsenergien, d.h. näher zur ersten Oberfläche, gebildet werden.
  • Beispielsweise kann eine Gesamt-Ionenimplantationsdosis für diesen Abschnitt des Stromspreizgebiets, der Teil des JFET ist, in Bezug auf eine Gesamt-Ionenimplantationsdosis konstant gehalten werden, die in Implantationen mit gleichen Dosen aufgeteilt wird. Falls die Halbleitervorrichtung eine Graben-Gatestruktur aufweist, die ein Gate-Dielektrikum (z.B. ein Gate-Oxid) aufweist, kann ein Konstanthalten der Gesamt-Ionenimplantationsdosis erleichtern, ein maximales elektrisches Feld im Gate-Dielektrikum an einem Boden der Graben-Gatestruktur zu halten, oder sogar dies ermöglichen. Dies kann beispielsweise eine Verbesserung eines Kompromisses zwischen einem flächenspezifischen Durchlasswiderstand RonxA und einem maximalen elektrischen Feld im Gate-Oxid in einem Sperrmodus erlauben.
  • Das Stromspreizgebiet kann zum Beispiel an einen Boden bzw. eine Unterseite des ersten Abschirmgebiets grenzen. Der pn-Übergang kann zwischen dem Stromspreizgebiet und der Unterseite des ersten Abschirmgebiets ausgebildet werden. Darüber hinaus kann das Stromspreizgebiet auch an eine Seitenfläche, z.B. eine laterale Fläche, des ersten Abschirmgebiets grenzen. Somit kann sich der pn-Übergang von der Unterseite des ersten Abschirmgebiets entlang der Seitenfläche zu einer Unterseite eines Bodygebiets erstrecken. Der pn-Übergang kann zum Beispiel an einem Gate-Dielektrikum einer Graben-Gatestruktur der Halbleitervorrichtung enden.
  • Die Halbleitervorrichtung kann ferner beispielsweise ein Driftgebiet enthalten. Das Driftgebiet kann an eine Unterseite des Stromspreizgebiets grenzen. Eine Oberseite des Stromspreizgebiets kann zum Beispiel an ein Bodygebiet grenzen. Eine Dotierungskonzentration der einen Spitze oder der Spitzen der einen Spitzengruppe kann zumindest um einen Faktor 5 oder einen Faktor 10 (eine Größenordnung) oder zumindest einen Faktor 100 (zwei Größenordnungen) oder einen Faktor 500 größer als eine minimale Dotierungskonzentration im Driftgebiet, z.B. ein von 5 bis 500 reichender Faktor, sein. Beispielhafte Werte für eine mittlere Netto-Dotierstoffkonzentration im Driftgebiet können im Bereich von 1015 cm3 bis 5×1016 cm3 liegen. Eine mittlere Netto-Dotierstoffkonzentration im Stromspreizgebiet kann z.B. um einen von 2 bis 200 reichenden Faktor oder einen von 3 bis 100 reichenden Faktor oder einen von 5 bis 50 reichenden Faktor beispielsweise größer als die mittlere Netto-Dotierstoffkonzentration im Driftgebiet sein. Eine Anordnung des Stromspreizgebiets kann beispielsweise eine weitere Reduzierung des flächenspezifischen Durchlasswiderstands RonxA ermöglichen.
  • Beispielsweise kann eine Anzahl der Vielzahl an Spitzen im Dotierungskonzentrationsprofil des Stromspreizgebiets von 3 bis 20 oder von 4 bis 15 oder von 5 bis 10 reichen. Die Anzahl der Vielzahl an Spitzen kann im Hinblick auf eine vertikale Ziel-Erstreckung des Stromspreizgebiets und Profile implantierter Dotierstoffe eingestellt werden, die zum Beispiel durch eine Wärmebilanz während einer Herstellung der Halbleitervorrichtung mittels Diffusion verbreitert werden können.
  • Beispielsweise kann der erste vertikale Abstand zwischen der einen Spitze oder der einen Spitzengruppe des Stromspreizgebiets und der ersten Oberfläche größer sein als ein vertikaler Abstand zwischen irgendeiner anderen der Vielzahl von Dotierungsspitzen des Stromspreizgebiets und der ersten Oberfläche. Ein vertikales Profil des Stromspreizgebiets kann somit beispielsweise von der einen Spitze oder der einen Spitzengruppe in Richtung eines Dotierungsniveaus der Driftzone abnehmen. Gemäß einem anderen Beispiel können eine oder mehr Spitzen mit einer geringeren Dotierungskonzentration als die eine Spitze oder die eine Spitzengruppe in einem größeren vertikalen Abstand zur ersten Oberfläche als die eine Spitze oder die eine Spitzengruppe angeordnet werden.
  • Der erste vertikale Abstand kann beispielsweise größer als ein dritter vertikaler Abstand zwischen einer Unterseite des Stromspreizgebiets und der ersten Oberfläche sein. Gemäß einem anderen Beispiel kann der erste vertikale Abstand kleiner als ein dritter vertikaler Abstand zwischen einer Unterseite des Stromspreizgebiets und der ersten Oberfläche sein.
  • Ferner kann die Halbleitervorrichtung beispielsweise ein Bodygebiet des ersten Leitfähigkeitstyps aufweisen. Eine Oberseite des Stromspreizgebiets kann an eine Unterseite des Bodygebiets grenzen. Ein in einem Kanalgebiet nahe einer Grenzfläche zwischen dem Bodygebiet und einem Gate-Dielektrikum fließender Kanalstrom kann direkt in das Stromspreizgebiet eintreten und kann durch die Driftzone zu einem zweiten Kontakt an einer zweiten Oberfläche des Halbleiterkörpers geleitet werden. Die zweite Oberfläche ist der ersten Oberfläche beispielsweise entgegengesetzt.
  • Die Halbleitervorrichtung kann ferner eine Graben-Gatestruktur aufweisen. Das Bodygebiet kann direkt an eine erste Seitenwand der Graben-Gatestruktur grenzen, und das erste Abschirmgebiet kann direkt an eine zweite Seitenwand der Graben-Gatestruktur grenzen, die der ersten Seitenwand gegenüberliegt. Beispielsweise kann das Bodygebiet nur an der ersten Seitenwand, aber nicht an der zweiten Seitenwand direkt an die Graben-Gatestruktur grenzen. Das Abschirmgebiet kann beispielsweise nur an der zweiten Seitenwand, nicht aber an der ersten Seitenwand direkt an die Graben-Gatestruktur grenzen. In einigen anderen Beispielen kann das Bodygebiet an die erste Seitenwand bzw. die zweite Seitenwand grenzen. Somit kann ein Kanalstrom entlang jeder der gegenüberliegenden Seitenwände der Graben-Gatestruktur fließen. Das Bodygebiet kann zum Beispiel zumindest zwei Teilgebiete aufweisen. Zumindest eines der Teilgebiete kann an die erste Seitenwand grenzen, und das andere der Teilgebiete kann an die zweite Seitenwand grenzen.
  • Die Graben-Gatestruktur kann ein Gate-Dielektrikum und eine Gateelektrode enthalten. Das Gate-Dielektrikum kann die Gateelektrode entlang zumindest einer Seite der Graben-Gatestruktur vom Siliziumcarbid-Halbleiterkörper trennen. Das Gate-Dielektrikum kann thermisch gewachsenes oder abgeschiedenes Siliziumoxid, Siliziumnitrid, Siliziumoxidnitrid, ein anderes abgeschiedenes dielektrisches Material oder eine beliebige Kombination davon enthalten oder daraus bestehen. Eine Dicke des Gate-Dielektrikums kann eingestellt werden, um zum Beispiel eine Schwellenspannung in einem Bereich von 1,0 V bis 8 V einzustellen. Die Graben-Gatestruktur kann ausschließlich die Gateelektrode und das Gate-Dielektrikum enthalten oder kann zusätzlich zu der Gateelektrode und dem Gate-Dielektrikum weitere leitfähige und/oder dielektrische Strukturen enthalten. Die Gateelektrode und irgendeine optionale zusätzliche Hilfselektrode können ein Elektrodenmaterial oder eine Kombination von Elektrodenmaterialien, zum Beispiel ein dotiertes Halbleitermaterial (z.B. ein entartetes dotiertes Halbleitermaterial) wie etwa beispielsweise dotiertes polykristallines Silizium, Metall oder eine Metallverbindung, enthalten oder daraus bestehen. Die Gateelektrode kann auch eine Kombination dieser Materialien, z.B. ein Auskleidungsmaterial oder eine Metallfüllung wie etwa Titannitrid (TiN) und Wolfram (W), enthalten.
  • Die Halbleitervorrichtung kann ferner beispielsweise ein zweites Abschirmgebiet des ersten Leitfähigkeitstyps aufweisen. Die ersten und zweiten Abschirmgebiete können z.B. durch zumindest einen maskierten Ionenimplantationsprozess als lateral beabstandete Teile eines Abschirmgebiets gleichzeitig gebildet werden. Zumindest ein oberer Teil des Stromspreizgebiets ist zwischen dem ersten Abschirmgebiet und dem zweiten Abschirmgebiet entlang einer zur vertikalen Richtung senkrechten lateralen Richtung angeordnet. Der obere Teil des Stromspreizgebiets kann zum Beispiel ein Teil eines Diodengebiets sein. Die ersten und zweiten Abschirmgebiete können Teil eines JFET mit einem Teil des Stromspreizgebiets als Kanalgebiet sein. Eine Leitfähigkeit des Kanalgebiets des JFET kann durch ein Raumladungsgebiet am pn-Übergang modifiziert werden, der zwischen dem Stromspreizgebiet und den ersten bzw. zweiten Abschirmgebieten beispielsweise ausgebildet ist.
  • Die Halbleitervorrichtung kann ferner beispielsweise ein Diodengebiet des zweiten Leitfähigkeitstyps aufweisen. Das Diodengebiet kann an die erste Oberfläche grenzen. Zumindest ein Teil eines vertikalen Dotierungskonzentrationsprofils des Diodengebiets entlang der vertikalen Richtung kann gleich zumindest einem Teil eines vertikalen Dotierungskonzentrationsprofils des Stromspreizgebiets sein. Beispielsweise können das Diodengebiet und das Stromspreizgebiet mittels Ionenimplantationsprozesse, die zumindest in Bezug auf einen Transistorzellenbereich beispielsweise unmaskiert sein können, gleichzeitig gebildet werden. Das erste Abschirmgebiet kann zum Beispiel an einer ersten Seite des ersten Abschirmgebiets direkt an die zweite Seitenwand einer Graben-Gatestruktur grenzen. Das erste Abschirmgebiet kann zum Beispiel ferner an einer zweiten Seite des ersten Abschirmgebiets an das Diodengebiet grenzen, wobei die zweite Seite der ersten Seite entgegengesetzt ist.
  • Eine Gesamtzahl der Vielzahl an Spitzen in dem vertikalen Dotierungskonzentrationsprofil des Stromspreizgebiets kann beispielsweise kleiner als eine Gesamtzahl an Spitzen in dem vertikalen Dotierungskonzentrationsprofils des Diodengebiets sein. Beispielsweise kann sich das Diodengebiet bis zur ersten Oberfläche des Halbleiterkörpers erstrecken, und eine Oberseite des Stromspreizgebiets kann an eine Unterseite des Bodygebiets grenzen.
  • Weiter kann die Halbleitervorrichtung beispielsweise eine Elektrode aufweisen, die an der ersten Oberfläche an das Diodengebiet grenzt. Das Diodengebiet und die Elektrode können einen Schottky-Kontakt ausbilden. Die Elektrode kann ein Metall oder eine Metalllegierung enthalten, das oder die beispielsweise einen Schottky-Kontakt mit dem Diodengebiet ausbildet.
  • In zumindest einem Betriebsmodus der Halbleitervorrichtung, z.B. einem rückwärtsleitenden Modus, kann ein bipolarer Strom, der Löcher und Elektronen enthält, durch den Siliziumcarbid-Körper fließen, wobei der bipolare Strom zumindest einen pn-Übergang einer Transistorzelle passieren kann. Insbesondere in der Nähe der pn-Übergänge und ferner, falls anwendbar, in der Nähe unipolarer Übergänge können Löcher und Elektronen mit einer mehr als vernachlässigbaren Rate rekombinieren. Die Rekombination kann Energie (z.B. thermische Energie) und/oder Impuls freisetzen, die eine bipolare Verschlechterung fördern können. Eine bipolare Verschlechterung bezeichnet das Wachstum von vorher bestehenden kristallografischen Defekten. Beispielsweise können sich BPD (Basalebenenversetzungen) zwischen benachbarten Gitterebenen in SSFs (Shockley-Stalking-Fehler) transformieren, die entlang den Gitterebenen in einer Richtung wachsen, die vorwiegend transversal zu einem vertikalen Laststromfluss durch den Siliziumcarbid-Körper liegt, so dass die Gitterdefekte den vertikalen Laststromfluss durch den Siliziumcarbid-Körper mehr und mehr behindern.
  • Ein Vorwärtsspannungsabfall über einen Schottky-Kontakt in Siliziumcarbid ist typischerweise geringer als ein Vorwärtsspannungsabfall über einen pn-Übergang in Siliziumcarbid, so dass ein Rückstrom durch den Siliziumcarbid-Körper vorwiegend über den Schottky-Kontakt fließen kann. Dies kann ermöglichen, einen Maximalstrom in einem unipolaren Betrieb zu erhöhen und somit beispielsweise einen unerwünschten bipolaren Betrieb zu höheren Schwellenspannungen zu verschieben. Dies kann beispielsweise ermöglichen, einer bipolaren Verschlechterung in der Halbleitervorrichtung entgegenzuwirken oder diese zu unterdrücken.
  • Die Halbleitervorrichtung kann ferner beispielsweise eine Gatestruktur enthalten, die sich entlang einer ersten lateralen Richtung erstreckt. Die erste laterale Richtung kann zum Beispiel eine longitudinale Richtung eines streifenförmigen Grabens oder einer planaren Gatestruktur sein. Die Halbleitervorrichtung kann weiter eine Vielzahl von Sourcegebieten aufweisen, die in einem lateralen Abstand entlang der ersten lateralen Richtung nachfolgend angeordnet sind.
  • Die Halbleitervorrichtung kann ferner beispielsweise eine Vielzahl an Bodygebieten enthalten, die in einem lateralen Abstand entlang der ersten lateralen Richtung nachfolgend angeordnet sind. Dies kann ermöglichen, einen Kanalstrom nicht nur entlang einer lateralen Richtung senkrecht zur ersten lateralen Richtung der Gatestruktur, sondern auch entlang der ersten lateralen Richtung z.B. einer longitudinalen Richtung der Gatestruktur, zu spreizen. Das Abschirmgebiet kann zum Beispiel zwischen einigen der Bodygebiete oder allen angeordnet sein, die entlang der longitudinalen Richtung der Gatestruktur nachfolgend angeordnet sind. Zusätzlich oder als Alternative dazu kann zumindest ein Schottky-Kontaktgebiet zwischen zumindest zwei der Bodygebiete oder allen angeordnet sein, die entlang der longitudinalen Richtung der Gatestruktur nachfolgend angeordnet sind.
  • Gemäß einem Beispiel kann die Halbleitervorrichtung ferner zumindest zwei Sourcegebiete aufweisen. Das Bodygebiet kann zwischen den zumindest zwei Sourcegebieten gelegen sein.
  • Ein Beispiel eines Verfahrens zum Herstellen der Halbleitervorrichtung, wie sie in den obigen Beispielen beschrieben wurde, kann ein Ausbilden des Stromspreizgebiets mittels einer Vielzahl von Ionenimplantationen von Dotierstoffen mit unterschiedlichen Ionenimplantationsenergien einschließen. Eine Ionenimplantationsdosis der einen der Vielzahl von Ionenimplantationen mit einer größten Ionenimplantationsenergie kann größer als eine Ionenimplantationsdosis irgendeiner anderen der Vielzahl von Ionenimplantationen sein. Beispielsweise kann die Ionenimplantationsdosis der einen der Vielzahl von Ionenimplantationen zumindest um einen Faktor 1,5 oder einen Faktor 2 oder einen Faktor 3 größer und höchstens um einen Faktor 50 oder einen Faktor 25 oder einen Faktor 10 größer als eine Ionenimplantationsdosis irgendeiner anderen der Vielzahl von Ionenimplantationen sein.
  • Die oben beschriebenen Beispiele können Beispiele einer Leistungs-Halbleitervorrichtung oder Beispiele zum Herstellen einer Leistungs-Halbleitervorrichtung, z.B. einer Leistungs-Halbleitervorrichtung aus Siliziumcarbid, sein. Die Leistungs-Halbleitervorrichtung oder eine elektrische Struktur (z.B. ein Transistor der Siliziumcarbid-Vorrichtung) der Leistungs-Halbleitervorrichtung kann beispielsweise eine Durchbruchspannung oder eine Sperrspannung von mehr als 100 V (z.B. eine Durchbruchspannung von 200 V, 300 V, 400 V oder 500 V) oder mehr als 500 V (z.B. eine Durchbruchspannung von 600 V, 700 V, 800 V oder 1000 V) oder mehr als 1000 V (z.B. eine Durchbruchspannung von 1200 V, 1500 V, 1700 V, 2000 V, 3300 V oder 6500 V) aufweisen.
  • Die oben und im Folgenden beschriebenen Beispiele und Merkmale können kombiniert werden.
  • Einige der obigen und folgenden Beispiele sind in Verbindung mit einem Siliziumcarbid-Substrat beschrieben. Alternativ dazu kann ein Substrat aus einem Halbleiter mit breiter Bandlücke, z.B. ein Wafer mit breiter Bandlücke, prozessiert werden, der z.B. ein von Siliziumcarbid verschiedenes Halbleitermaterial mit breiter Bandlücke aufweist. Der Wafer aus einem Halbleiter mit breiter Bandlücke kann eine größere Bandlücke als die Bandlücke als von Silizium (1,1 eV) aufweisen. Der Wafer aus einem Halbleiter mit breiter Bandlücke kann zum Beispiel ein Wafer aus Siliziumcarbid (SiC) oder ein Wafer aus Galliumarsenid (GaAs) oder ein Wafer aus Galliumnitrid (GaN) sein.
  • Mehr Einzelheiten und Aspekte werden in Verbindung mit den oben oder im Folgenden beschriebenen Beispielen angeführt. Eine Bearbeitung des Wafers aus einem Halbleiter mit breiter Bandlücke kann ein oder mehr optionale zusätzliche Merkmale entsprechend einem oder mehr Aspekten aufweisen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren, oben oder im Folgenden beschriebenen Beispiele entsprechen.
  • Die Aspekte und Merkmale, die zusammen mit einem oder mehreren der vorher beschriebenen Beispiele und Zeichnungen erwähnt und beschrieben werden, können auch mit einem oder mehreren der anderen Beispiele kombiniert werden, um ein gleiches Merkmal des anderen Beispiels zu ersetzen oder das Merkmal in dem anderen Beispiel zusätzlich einzuführen.
  • Die Verfahren können zum Herstellen der Halbleitervorrichtung wie in Bezug auf irgendeines der obigen Beispiele oder irgendeines der Beispiele, die im Folgenden in Verbindung mit den Zeichnungen beschrieben werden, angewendet werden. In zumindest einigen Beispielen des Verfahrens gelten die folgenden Merkmale (falls anwendbar) allein oder in Kombination:
    1. (i) ein Ausbilden zumindest eines des Sourcegebiets, des Bodygebiets, des Stromspreizgebiets, des Diodengebiets und des Abschirmgebiets kann zumindest einen maskierten oder nicht maskierten Ionenimplantationsprozess einschließen;
    2. (ii) das Diodengebiet kann durch mehr Ionenimplantationsprozesse als das Stromspreizgebiet gebildet werden;
    3. (iii) zumindest ein Teil des Diodengebiets kann mittels einer Vielzahl von Ionenimplantationsprozessen gleichzeitig mit dem Stromspreizgebiet ausgebildet werden;
    4. (iv) zumindest ein Teil der Ionenimplantationsprozesse zum Ausbilden des Stromspreizgebiets kann in Bezug auf einen Transistorzellenbereich eines IGFET unmaskiert sein;
    5. (v) Bodygebiete können entlang einer longitudinalen Richtung einer Gatestruktur mittels zumindest eines maskierten Ionenimplantationsprozesses voneinander lateral beabstandet werden;
    6. (vi) Sourcegebiete können entlang einer longitudinalen Richtung einer Gatestruktur mittels zumindest eines maskierten Ionenimplantationsprozesses voneinander lateral beabstandet werden.
  • Es versteht sich, dass, während das Verfahren oben und im Folgenden als eine Reihe von Schritten oder Ereignissen beschrieben wird, die beschriebene Reihenfolge solcher Schritte oder Ereignisse nicht in einem einschränkenden Sinne zu interpretieren ist. Vielmehr können einige Schritte in unterschiedlichen Reihenfolgen und/oder gleichzeitig mit anderen Schritten oder Ereignissen abgesehen von jenen, die oben und im Folgenden beschrieben werden, stattfinden.
  • Funktionale und strukturierte Details, die in Bezug auf die obigen Beispiele beschrieben wurden, sollen gleichermaßen für die beispielhaften Beispiele gelten, die in den Zeichnungen veranschaulicht und im Folgenden weiter beschrieben werden.
  • Bezugnehmend auf die schematische Querschnittsansicht von 1 ist ein Beispiel einer Halbleitervorrichtung 100 veranschaulicht.
  • Die Halbleitervorrichtung 100 enthält einen Siliziumcarbid-Halbleiterkörper 102. Ein p-dotiertes erstes Abschirmgebiet 104 ist mit einem ersten Kontakt 106 an einer ersten Oberfläche 108 des Siliziumcarbid-Halbleiterkörpers 102 elektrisch verbunden. Der erste Kontakt 106 kann direkt an den Siliziumcarbid-Halbleiterkörper 102 an der ersten Oberfläche 108 grenzen. Der erste Kontakt 106 kann ferner ein leitfähiges Material oder eine Kombination leitfähiger Materialien, zum Beispiel ein dotiertes Halbleitermaterial (z.B. ein entartetes dotiertes Halbleitermaterial) wie etwa beispielsweise polykristallines Silizium, ein Metall oder eine Metallverbindung, enthalten oder daraus bestehen. Der erste Kontakt 106 kann auch eine Kombination dieser Materialien, z.B. ein Auskleidungs- oder Haftmaterial und ein Elektrodenmaterial, enthalten. Beispielhafte Kontaktmaterialien umfassen beispielsweise eines oder mehrere von Titannitrid (TiN) und Wolfram (W), Aluminium (Al), Kupfer (Cu), Legierungen von Aluminium oder Kupfer, z.B. AlSi, AlCu oder AlSiCu, Nickel (Ni), Titan (Ti), Wolfram (W), Tantal (Ta), Silber (Ag), Gold (Au), Platin (Pt), Palladium (Pd). Der erste Kontakt 106 kann einen über dem Siliziumcarbid-Halbleiterkörper 102 ausgebildeten Verdrahtungsbereich bilden oder ein Teil davon sein. Der Verdrahtungsbereich kann eine, zwei, drei oder sogar mehr Verdrahtungsebenen enthalten, die strukturierte oder nicht strukturierte Metallschichten und Zwischenschicht-Dielektrika, die zwischen den strukturierten oder nicht strukturierten Metallschichten angeordnet sind, enthalten. Kontaktlöcher können beispielsweise die verschiedenen Verdrahtungsebenen elektrisch miteinander verbinden.
  • Die Halbleitervorrichtung 100 enthält ferner ein n-dotiertes Stromspreizgebiet 110. Das Stromspreizgebiet 110 ist an einer zweiten Oberfläche 114 des Siliziumcarbid-Halbleiterkörpers 102 mit einem zweiten Kontakt 112 elektrisch verbunden. Beispielhafte Kontaktmaterialien, die für den ersten Kontakt 106 oben beschrieben wurden, finden gleichermaßen Anwendung für den zweiten Kontakt 112. Das erste Abschirmgebiet 104 und das Stromspreizgebiet 110 bilden einen pn-Übergang 116.
  • Ein Profil einer Dotierungskonzentration c des Stromspreizgebiets 110 enthält eine Vielzahl von Spitzen P1, P2, P3, P4 entlang einer zur ersten Oberfläche 108 senkrechten vertikalen Richtung y. Eine Dotierungskonzentration c1 einer Spitze oder aller Spitzen einer Spitzengruppe P1 der Vielzahl von Dotierungsspitzen P1, P2, P3, P4 ist um zumindest 50 % größer als eine Dotierungskonzentration irgendeiner anderen der Vielzahl von Spitzen des Stromspreizgebiets 110, z.B. eine Dotierungskonzentration c2 der Spitzen P2, P3, P4, die in 1 veranschaulicht sind. In der schematischen Veranschaulichung des Profils einer Dotierungskonzentration c des Stromspreizgebiets 110 in 1 beträgt die Anzahl an Spitzen vier, und die Spitzen P2, P3, P4 sind mit gleicher Dotierungskonzentration c2 veranschaulicht. Die Dotierungskonzentrationen der Spitzen P2, P3, P4 können sich auch voneinander unterscheiden, und die Anzahl an Spitzen kann größer oder kleiner als vier sein.
  • Ein erster vertikaler Abstand vd1 zwischen der einen Spitze oder der einen Spitzengruppe P1 des Stromspreizgebiets 110 und der ersten Oberfläche 108 ist größer als ein zweiter vertikaler Abstand vd2 zwischen der ersten Oberfläche 108 und einer maximalen Dotierungsspitze des ersten Abschirmgebiets 104 entlang der vertikalen Richtung y.
  • Die Halbleitervorrichtung 100 kann eine vertikale Halbleitervorrichtung sein. In einer vertikalen Halbleitervorrichtung kann beispielsweise ein Laststrom entlang der vertikalen Richtung y zwischen dem ersten Kontakt 106 an der ersten Oberfläche 108 und dem zweiten Kontakt 112 an der zweiten Oberfläche 114 fließen. Der erste Kontakt 106 kann ein erster Lastanschluss, z.B. ein Anodenanschluss einer MCD (MOSgesteuerten Diode), ein Sourceanschluss eines IGFET oder ein Emitteranschluss eines IGBT, sein. Der zweite Kontakt 112 kann beispielsweise ein zweiter Lastanschluss L2, z.B. ein Kathodenanschluss einer MCD, ein Drainanschluss eines IGFET oder ein Kollektoranschluss eines IGBT, sein.
  • Bezugnehmend auf die schematische Querschnittsansicht von 2A wird ein anderes Beispiel einer Halbleitervorrichtung 100 veranschaulicht. Das Beispiel basiert auf dem Beispiel von 1, ist aber zum Teil detaillierter veranschaulicht. Die Halbleitervorrichtung 100 kann ein IGFET (Feldeffekttransistor mit isoliertem Gate), zum Beispiel ein MOSFET (Metall-Oxid-Halbleiter-FET), sein oder einen solchen enthalten.
  • Die Halbleitervorrichtung 100 enthält eine Graben-Gatestruktur 118, die sich von der ersten Oberfläche 108 entlang der vertikalen Richtung y in den Siliziumcarbid-Körper 102 erstreckt. Die Graben-Gatestruktur 118 enthält ein Gate-Dielektrikum 1181 und eine Gateelektrode 1182. Ein Zwischenschicht-Dielektrikum 119 ist auf der Gateelektrode 1182 angeordnet. Das Zwischenschicht-Dielektrikum 119 isoliert beispielsweise die Gateelektrode 1182 elektrisch von leitfähigen Elementen in einem Verdrahtungsbereich oberhalb des Siliziumcarbid-Halbleiterkörpers 102.
  • Ein n+-dotiertes Sourcegebiet 120 und ein p-dotiertes Bodygebiet 122 grenzen an eine erste Seitenwand 124 der Graben-Gatestruktur 118. Das n+-dotierte Sourcegebiet 120 und das p-dotierte Bodygebiet 122 sind mit dem ersten Kontakt 106, z.B. einer Sourceelektrode, elektrisch verbunden. Der erste Kontakt 106 beispielsweise kann in einem (in 1 nicht veranschaulichten) Verdrahtungsbereich oberhalb der ersten Oberfläche 108 ausgebildet sein. Ein hochdotiertes Bodykontaktgebiet kann beispielsweise zwischen dem Bodygebiet 122 und dem ersten Kontakt 106 angeordnet sein, um einen ohmschen Kontakt zwischen dem Bodygebiet 122 und dem ersten Kontakt 106 zu verbessern. Das Sourcegebiet 120 und das Bodygebiet 122 können beispielsweise an Sourcekontaktbereichen bzw. Bodykontaktbereichen an der ersten Oberfläche 108 mit dem ersten Kontakt 106 elektrisch verbunden sein. Diese Kontraktbereiche können sich entlang einer longitudinalen Richtung der Graben-Gatestruktur 118 an der ersten Oberfläche 108 abwechseln. Alternativ dazu oder zusätzlich kann ein sich in den Siliziumcarbid-Halbleiterkörper 102 erstreckender Vertiefungskontakt an einer Unterseite und optional an den Seitenwänden des Vertiefungskontakts mit dem Bodygebiet 122 und/oder mit dem Bodykontaktgebiet elektrisch verbunden sein. Der Vertiefungskontakt kann auch an den Seitenwänden des Vertiefungskontakts mit dem Sourcegebiet 120 elektrisch verbunden sein. Beispielsweise kann das Bodygebiet 122 nur an der ersten Seitenwand 124, nicht aber an der zweiten Seitenwand 126 direkt an die Graben-Gatestruktur 118 grenzen. Das Sourcegebiet 120 kann zum Beispiel nur an der ersten Seitenwand 124, nicht aber an der zweiten Seitenwand 126 direkt an die Graben-Gatestruktur 118 grenzen.
  • Eine Leitfähigkeit eines Kanals nahe einer Grenzfläche zwischen dem Bodygebiet 122 und dem Gate-Dielektrikum 1181 kann zum Beispiel durch eine an die Gateelektrode 1182 angelegte Spannung gesteuert werden.
  • Das p-dotierte erste Abschirmgebiet 104 grenzt an eine der ersten Seitenwand 124 gegenüberliegende zweite Seitenwand 126 der Graben-Gatestruktur 118. Das p-dotierte erste Abschirmgebiet 104 grenzt an eine Unterseite der Graben-Gatestruktur 108.
  • Das Stromspreizgebiet 110 kann wie in Bezug auf die obigen Beispiele beschrieben ausgebildet sein. Ein n-dotiertes Driftgebiet 130 ist zwischen dem Stromspreizgebiet 110 und der zweiten Oberfläche 114 angeordnet.
  • Das in 2B veranschaulichte Beispiel enthält entlang der longitudinalen Richtung der Graben-Gatestruktur 118 auch einen oder mehr Abschnitte, wo das Bodygebiet 122 ebenfalls an die zweite Seitenwand 126 grenzt. Somit können Kanalströme beispielsweise entlang den gegenüberliegenden ersten und zweiten Seitenwänden der Graben-Gatestruktur 118 fließen.
  • Bezugnehmend auf die schematische Querschnittsansicht von 3 ist ein anderes Beispiel einer Halbleitervorrichtung 100 veranschaulicht. Das Beispiel basiert auf den Beispielen der 1 und 2A, ist aber zum Teil detaillierter veranschaulicht.
  • Die Halbleitervorrichtung 100 enthält ferner ein p-dotiertes zweites Abschirmgebiet 1042. Die ersten und zweiten Abschirmgebiete 104, 1042 können z.B. durch zumindest einen maskierten Ionenimplantationsprozess als lateral beabstandete Teile eines Abschirmgebiets gleichzeitig ausgebildet werden. Ein oberer Teil des Stromspreizgebiets 110 ist zwischen dem ersten Abschirmgebiet 104 und dem zweiten Abschirmgebiet 1042 entlang einer zur vertikalen Richtung y senkrechten lateralen Richtung x angeordnet. Die ersten und zweiten Abschirmgebiete 104, 1042 sind Teil eines JFET mit einem Teil des Stromspreizgebiets 110 als Kanalgebiet. Eine Leitfähigkeit des Kanalgebiets des JFET kann durch ein Raumladungsgebiet an einem pn-Übergang 1321, 1322 modifiziert werden, der beispielsweise zwischen dem Stromspreizgebiet 110 und den ersten bzw. zweiten Abschirmgebieten 104, 1042 ausgebildet ist.
  • Die Halbleitervorrichtung 100 enthält ferner ein n-dotiertes Diodengebiet 134. Das Diodengebiet 134 grenzt an die erste Oberfläche 108. Zumindest ein Teil eines vertikalen Dotierungskonzentrationsprofils des Diodengebiets 134 entlang der vertikalen Richtung y ist gleich zumindest einem Teil eines vertikalen Dotierungskonzentrationsprofils des Stromspreizgebiets 110. Beispielsweise können das Diodengebiet 134 und das Stromspreizgebiet 110 mittels Ionenimplantationsprozesse, die zum Beispiel unmaskiert sein können, gleichzeitig gebildet werden.
  • Die Halbleitervorrichtung 100 enthält ferner eine an das Diodengebiet 134 grenzende Elektrode 136, die an der ersten Oberfläche 108. Das Diodengebiet 134 und die Elektrode 136 bilden einen Schottky-Kontakt. Die Elektrode 136 und der erste Kontakt 106 können gleichzeitig gebildet werden, wenn zum Beispiel ein Verdrahtungsbereich oberhalb des Siliziumcarbid-Halbleiterkörpers 102 ausgebildet wird.
  • Die Graben-Gatestruktur 118 kann beispielsweise als Streifen angeordnet sein, die sich entlang einer longitudinalen Richtung erstrecken, die sich senkrecht zur Zeichnungsebene von 3 erstreckt. Das Sourcegebiet 120 und/oder das Bodygebiet 122 können beispielsweise ebenfalls als Streifen angeordnet sein, die sich entlang einer longitudinalen Richtung erstrecken. In einigen Beispielen ist, z.B. wie in der schematischen Draufsicht in 4 beispielhaft veranschaulicht ist, eine Vielzahl an Sourcegebieten 120 in einem Abstand d entlang einer longitudinalen Richtung z nachfolgend angeordnet. In einigen Ausführungsformen können benachbarte Sourcegebiete 120 durch zumindest ein p-dotiertes Gebiet, z.B. ein Diodengebiet, getrennt sein.
  • In der schematischen Draufsicht von 5 sind Diodengebiete 134, z.B. zum Ausbilden von Schottky-Kontaktbereichen, entlang der longitudinalen Richtung der Graben-Gatestruktur 118 zwischen benachbarten Sourcegebieten 120 angeordnet. Die Diodengebiete 134 sind durch Isolierungsgebiete 135, z.B. p-dotierte Gebiete, von den Sourcegebieten 120 elektrisch isoliert.
  • In der schematischen Draufsicht von 6 sind die ersten Diodengebiete 104 zwischen benachbarten Sourcegebieten 120 entlang der longitudinalen Richtung der Graben-Gatestruktur 118 angeordnet.
  • Der erste Leitfähigkeitstyp kann ein n-Typ sein und der zweite Leitfähigkeitstyp kann ein p-Typ sein. Alternativ dazu kann der erste Leitfähigkeitstyp ein p-Typ sein und kann der zweite Leitfähigkeitstyp ein n-Typ sein.

Claims (19)

  1. Halbleitervorrichtung (100), aufweisend: einen Siliziumcarbid-Halbleiterkörper (102); ein erstes Abschirmgebiet (104) eines ersten Leitfähigkeitstyps, wobei das erste Abschirmgebiet (104) mit einem ersten Kontakt (106) an einer ersten Oberfläche (108) des Siliziumcarbid-Halbleiterkörpers (102) elektrisch verbunden ist, und das erste Abschirmgebiet (104) ein Dotierungskonzentrationsprofil entlang einer vertikalen Richtung (y) senkrecht zur ersten Oberfläche (108) aufweist; ein Stromspreizgebiet (110) eines zweiten Leitfähigkeitstyps, wobei das Stromspreizgebiet (110) mit einem zweiten Kontakt (112) an einer zweiten Oberfläche (114) des Siliziumcarbid-Halbleiterkörpers (102) elektrisch verbunden ist, wobei das erste Abschirmgebiet (104) und das Stromspreizgebiet (110) einen pn-Übergang (116) ausbilden, wobei ein Dotierungskonzentrationsprofil des Stromspreizgebiets (110) eine Vielzahl von Spitzen (P1, P2, P3, P4) entlang der zur ersten Oberfläche (108) senkrechten vertikalen Richtung (y) enthält, wobei eine Dotierungskonzentration einer Spitze oder einer Spitzengruppe (P1) der Vielzahl von Dotierungsspitzen um zumindest 50 % größer als eine Dotierungskonzentration irgendeiner anderen (P2, P3, P4) der Vielzahl von Spitzen des Stromspreizgebiets (110) ist und ein erster vertikaler Abschnitt (vd1) zwischen der einen Spitze oder der einen Spitzengruppe (P1) des Stromspreizgebiets (110) und der ersten Oberfläche (108) größer ist als ein zweiter vertikaler Abschnitt (vd2) zwischen der ersten Oberfläche (108) und einer maximalen Dotierungsspitze des ersten Abschirmgebiets (104) entlang der vertikalen Richtung (y)
  2. Halbleitervorrichtung (100) nach Anspruch 1, wobei das Stromspreizgebiet (110) an eine Unterseite des ersten Abschirmgebiets (104) grenzt.
  3. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei ein Driftgebiet (130) an eine Unterseite des Stromspreizgebiets (110) grenzt und wobei eine Dotierungskonzentration der einen Spitze oder der einen Spitzengruppe (P1) um zumindest einen Faktor 5 größer als eine minimale Dotierungskonzentration im Driftgebiet (130) ist.
  4. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei eine Anzahl der Vielzahl von Spitzen (P1, P2, P3, P4) im Dotierungskonzentrationsprofil des Stromspreizgebiets (110) von 3 bis 20 reicht.
  5. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei der erste vertikale Abstand (vd1) zwischen der einen Spitze oder der einen Spitzengruppe (P1) des Stromspreizgebiets (110) und der ersten Oberfläche (108) größer ist als ein vertikaler Abstand zwischen irgendeiner anderen (P2, P3, P4) der Vielzahl von Dotierungsspitzen des Stromspreizgebiets (110) und der ersten Oberfläche (108).
  6. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei der erste vertikale Abstand (vd1) größer als ein dritter vertikaler Abstand (vd3) zwischen einer Unterseite des Stromspreizgebiets (110) und der ersten Oberfläche (108) ist.
  7. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei der erste vertikale Abstand (vd1) kleiner als ein dritter vertikaler Abstand (vd3) zwischen einer Unterseite des Stromspreizgebiets (110) und der ersten Oberfläche (108) ist.
  8. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, ferner aufweisend ein Bodygebiet (122) des ersten Leitfähigkeitstyps, wobei eine Oberseite des Stromspreizgebiets (110) an eine Unterseite des Bodygebiets (122) grenzt.
  9. Halbleitervorrichtung (100) nach Anspruch 8, ferner aufweisend eine Graben-Gatestruktur (118), wobei die Graben-Gatestruktur (118) eine erste Seitenwand (124) und eine der ersten Seitenwand (124) gegenüberliegende zweite Seitenwand (128) aufweist, wobei das Bodygebiet (122) direkt an die erste Seitenwand (124) grenzt und das Abschirmgebiet (104) direkt an die zweite Seitenwand (126) grenzt.
  10. Halbleitervorrichtung (100) nach Anspruch 8, ferner aufweisend eine Graben-Gatestruktur (118), wobei die Graben-Gatestruktur (118) eine erste Seitenwand (124) und eine der ersten Seitenwand (124) gegenüberliegende zweite Seitenwand (128) aufweist, wobei das Bodygebiet (122) direkt an die erste Seitenwand (124) und die zweite Seitenwand (128) grenzt.
  11. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, ferner aufweisend ein zweites Abschirmgebiet (1042) des ersten Leitfähigkeitstyps, wobei zumindest ein oberer Teil des Stromspreizgebiets (110) zwischen dem ersten Abschirmgebiet (104) und dem zweiten Abschirmgebiet (1042) entlang einer zur vertikalen Richtung (y) senkrechten lateralen Richtung (x) angeordnet ist.
  12. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, ferner aufweisend ein Diodengebiet (134) des zweiten Leitfähigkeitstyps, wobei das Diodengebiet (134) an die erste Oberfläche (108) grenzt und zumindest ein Teil eines vertikalen Dotierungskonzentrationsprofils des Diodengebiets (134) entlang der vertikalen Richtung (y) gleich zumindest einem Teil eines vertikalen Dotierungskonzentrationsprofils des Stromspreizgebiets (110) ist.
  13. Halbleitervorrichtung (100) nach dem vorhergehenden Anspruch, wobei eine Gesamtzahl der Vielzahl an Spitzen (P1, P2, P3, P4) in dem vertikalen Dotierungskonzentrationsprofil des Stromspreizgebiets (110) kleiner als eine Gesamtzahl an Spitzen in dem vertikalen Dotierungskonzentrationsprofil des Diodengebiets (134) ist.
  14. Halbleitervorrichtung (100) nach einem der beiden vorhergehenden Ansprüche, ferner aufweisend eine Elektrode (136), die an der ersten Oberfläche (108) an das Diodengebiet (134) grenzt, wobei das Diodengebiet (134) und die Elektrode (136) einen Schottky-Kontakt bilden.
  15. Halbleitervorrichtung (100) nach einem der drei vorhergehenden Ansprüche, ferner aufweisend zumindest zwei Sourcegebiete (120), wobei das Diodengebiet (134) zwischen zumindest zwei Sourcegebieten (120) gelegen ist.
  16. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, ferner aufweisend: eine Gate-Struktur (118), die sich entlang einer ersten lateralen Richtung erstreckt; eine Vielzahl von Sourcegebieten (120), die in einem Abstand (d) entlang der ersten lateralen Richtung nachfolgend angeordnet sind.
  17. Halbleitervorrichtung nach Anspruch 15, ferner aufweisend: eine Vielzahl von Bodygebieten (120), die in einem lateralen Abstand entlang der ersten lateralen Richtung nachfolgend angeordnet sind.
  18. Verfahren zum Herstellen der Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei ein Ausbilden des Stromspreizgebiets (110) eine Vielzahl von Ionenimplantationen von Dotierstoffen mit unterschiedlichen Ionenimplantationsenergien aufweist und wobei eine Ionenimplantationsdosis einer der Vielzahl von Ionenimplantationen, die eine größte Ionenimplantationsenergie aufweist, größer ist als eine Ionenimplantationsdosis irgendeiner anderen der Vielzahl von Ionenimplantationen.
  19. Verfahren an Anspruch 18, wobei eine Ionenimplantationsdosis der einen der Vielzahl von Ionenimplantationen zumindest um einen Faktor 1,5 und höchstens einen Faktor 50 größer als eine Ionenimplantationsdosis irgendeiner anderen der Vielzahl von Ionenimplantationen ist.
DE102019125676.3A 2019-09-24 2019-09-24 Stromspreizgebiet enthaltende halbleitervorrichtung Active DE102019125676B3 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102019125676.3A DE102019125676B3 (de) 2019-09-24 2019-09-24 Stromspreizgebiet enthaltende halbleitervorrichtung
US17/031,358 US11552170B2 (en) 2019-09-24 2020-09-24 Semiconductor device including current spread region
CN202011015433.6A CN112635562B (zh) 2019-09-24 2020-09-24 包括电流扩散区的半导体器件
US18/076,774 US20230101290A1 (en) 2019-09-24 2022-12-07 Semiconductor device including current spread region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019125676.3A DE102019125676B3 (de) 2019-09-24 2019-09-24 Stromspreizgebiet enthaltende halbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE102019125676B3 true DE102019125676B3 (de) 2021-01-21

Family

ID=74093515

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019125676.3A Active DE102019125676B3 (de) 2019-09-24 2019-09-24 Stromspreizgebiet enthaltende halbleitervorrichtung

Country Status (3)

Country Link
US (2) US11552170B2 (de)
CN (1) CN112635562B (de)
DE (1) DE102019125676B3 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367775B1 (en) * 2020-12-21 2022-06-21 Infineon Technologies Ag Shielding structure for SiC devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888195B2 (en) * 2002-09-25 2005-05-03 Kabushiki Kaisha Toshiba Semiconductor device with alternating conductivity type layers having different vertical impurity concentration profiles
US20070114602A1 (en) * 2005-11-24 2007-05-24 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810731B (zh) * 2014-12-30 2019-03-01 瀚薪科技股份有限公司 碳化硅半导体元件以及其制造方法
JP6115678B1 (ja) * 2016-02-01 2017-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2018030440A1 (ja) * 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
CN109935517B (zh) * 2017-12-15 2020-11-27 深圳尚阳通科技有限公司 Sgt器件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888195B2 (en) * 2002-09-25 2005-05-03 Kabushiki Kaisha Toshiba Semiconductor device with alternating conductivity type layers having different vertical impurity concentration profiles
US20070114602A1 (en) * 2005-11-24 2007-05-24 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US11552170B2 (en) 2023-01-10
CN112635562A (zh) 2021-04-09
CN112635562B (zh) 2023-10-27
US20230101290A1 (en) 2023-03-30
US20210091184A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102018103973B4 (de) Siliziumcarbid-halbleiterbauelement
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE102015102129A1 (de) Halbleitervorrichtung und RC-IGBT mit direkt an eine Rückseitenelektrode angrenzenden Zonen
DE112013002213T5 (de) Halbleitereinrichtung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102013106902A1 (de) Superjunction-Halbleitervorrichtung mit einem Zellgebiet und einem Randgebiet
DE102018127797A1 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung und herstellungsverfahren
DE112013002178T5 (de) Vertikale Hochspannungshalbleitervorrichtung und Herstellungsverfahren davon
EP0760528A2 (de) Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102019119121B3 (de) Graben-kontaktstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE102007009227A1 (de) Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102019130376A1 (de) Siliziumcarbid-vorrichtung mit schottky-kontakt
DE102018133433A1 (de) Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE102019125676B3 (de) Stromspreizgebiet enthaltende halbleitervorrichtung
DE112018001627T5 (de) Halbleitervorrichtung
DE102014118768A1 (de) Halbleiterbauelement mit einem metall-halbleiter-übergang und herstellungsweise dafür
EP1929538A2 (de) Jbs-sic-halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative