DE102018133433A1 - Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren - Google Patents

Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren Download PDF

Info

Publication number
DE102018133433A1
DE102018133433A1 DE102018133433.8A DE102018133433A DE102018133433A1 DE 102018133433 A1 DE102018133433 A1 DE 102018133433A1 DE 102018133433 A DE102018133433 A DE 102018133433A DE 102018133433 A1 DE102018133433 A1 DE 102018133433A1
Authority
DE
Germany
Prior art keywords
region
areas
section
semiconductor device
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018133433.8A
Other languages
English (en)
Other versions
DE102018133433B4 (de
Inventor
Jens Peter Konrath
Hans-Joachim Schulze
Andre Rainer Stegner
Christian Hecht
Wolfgang Bergner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018133433.8A priority Critical patent/DE102018133433B4/de
Priority to US16/721,088 priority patent/US11063142B2/en
Priority to CN201911326662.7A priority patent/CN111354796B/zh
Publication of DE102018133433A1 publication Critical patent/DE102018133433A1/de
Application granted granted Critical
Publication of DE102018133433B4 publication Critical patent/DE102018133433B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung (100) enthält einen Siliziumcarbid-Körper (100), der einen ersten Abschnitt (171) und einen zweiten Abschnitt (172) enthält. Der erste Abschnitt (171) ist dem zweiten Abschnitt (172) benachbart gelegen. Ein Driftgebiet (130) ist in den ersten und zweiten Abschnitten (171, 172) ausgebildet. Ein Gitterdefektgebiet (190) ist in einem Bereich des Driftgebiets (130) in dem zweiten Abschnitt (172) gelegen und ist in zumindest einem Bereich des ersten Abschnitts (171) nicht vorhanden. In dem Gitterdefektgebiet (190) ist eine Dichte von Gitterdefekten (199), welche Zwischengitteratome und Leerstellen umfassen, zumindest zweimal so hoch wie in einem Bereich des Driftgebiets (130) außerhalb des Gitterdefektgebiets (190).

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf Halbleitervorrichtungen, insbesondere auf Siliziumcarbid-Halbleitervorrichtungen mit Transistorzellen und/oder Schottky-Kontakten. Die vorliegende Offenbarung bezieht sich ferner auf ein Verfahren zum Herstellen einer Halbleitervorrichtung, die einen Siliziumcarbid-Körper enthält.
  • HINTERGRUND
  • Leistungs-Halbleitervorrichtungen sind typischerweise die Schalter und Gleichrichter in elektrischen Schaltungen zum Transformieren elektrischer Energie, zum Beispiel in DC/AC-Wandlern, AC/AC-Wandlern oder AC/DC-Wandlern, und in elektrischen Schaltungen, die schwere induktive Lasten z.B. in Motor-Treiberschaltungen ansteuern. Die verglichen mit Silizium hohe dielektrische Durchbruchfeldstärke von Siliziumcarbid (SiC) ermöglicht die Anwendung von SiC-Vorrichtungen, die signifikant dünner als äquivalente Siliziumvorrichtungen sind, für die gleiche nominale Sperrspannung. Auf der anderen Seite verschlechtern sich tendenziell elektrische Parameter von Siliziumcarbid-Vorrichtungen mit einer höheren Rate, als es typischerweise für äquivalente Siliziumvorrichtungen der Fall ist.
  • Es besteht ein Bedarf an einer Verbesserung der langfristigen Stabilität von Siliziumcarbid-Vorrichtungsparametern.
  • ZUSAMMENFASSUNG
  • Eine Ausführungsform der vorliegenden Offenbarung bezieht sich auf eine Halbleitervorrichtung, die einen Siliziumcarbid-Körper mit einem ersten Abschnitt und einem zweiten Abschnitt enthält. Der erste Abschnitt ist dem zweiten Abschnitt benachbart gelegen. Ein Driftgebiet ist in den ersten und zweiten Abschnitten ausgebildet. Ein Gitterdefektgebiet ist in einem Bereich des Driftgebiets im zweiten Abschnitt gelegen und ist in zumindest einem Bereich des ersten Abschnitts nicht vorhanden. Das Gitterdefektgebiet enthält Leerstellen und Zwischengitteratome, wobei im Gitterdefektgebiet eine Dichte der Gitterdefekte zumindest zweimal so hoch wie in einem Abschnitt der Driftschicht außerhalb des Gitterdefektgebiets ist.
  • Eine andere Ausführungsform der vorliegenden Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Vorsehen eines Siliziumcarbid-Substrats, das einen ersten Abschnitt und einen zweiten Abschnitt enthält. Der erste Abschnitt ist dem zweiten Abschnitt benachbart gelegen. Das Siliziumcarbid-Substrat enthält eine Driftschicht in den ersten und zweiten Abschnitten. Ferner beinhaltet das Verfahren ein Ausbilden eines Gitterdefektgebiets in einem Bereich der Driftschicht im zweiten Abschnitt. Das Gitterdefektgebiet wird nicht im ersten Abschnitt ausgebildet. Das Gitterdefektgebiet enthält Leerstellen und Zwischengitteratome, wobei im Gitterdefektgebiet eine Dichte der Gitterdefekte zumindest zweimal so hoch wie in einem Abschnitt der Driftschicht außerhalb des Gitterdefektgebiets ist.
  • Figurenliste
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Ausführungsformen zu liefern, und sie sind in diese Patentbeschreibung einbezogen und bilden einen Teil dieser. Die Zeichnungen veranschaulichen Ausführungsformen einer Halbleitervorrichtung und eines Verfahrens zum Herstellen einer Halbleitervorrichtung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Ausführungsformen. Weitere Ausführungsformen werden in der folgenden Detailbeschreibung und den Ansprüchen beschrieben.
    • 1 veranschaulicht eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung mit einem Gitterdefektgebiet gemäß einer Ausführungsform.
    • 2A - 2D veranschaulichen schematische vertikale Querschnittsansichten von Bereichen von Halbleitervorrichtungen gemäß Ausführungsformen mit Gitterdefektgebieten in verschiedenen Bereichen der Driftzone.
    • 3A - 3E veranschaulichen schematische horizontale Querschnittsansichten von Bereichen von Halbleitervorrichtungen gemäß Ausführungsformen.
    • 4A - 4B veranschaulichen eine schematische horizontale und eine entsprechende vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform mit Graben-Gatestrukturen und einseitigen Inversionskanälen.
    • 5 zeigt eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform, bezogen auf Transistorzellen mit planaren Gatestrukturen.
    • 6 zeigt eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform, bezogen auf Transistorzellen mit Graben-Gatestrukturen und einem zweiseitigen Kanal.
    • 7 zeigt eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform, bezogen auf Graben-Gatestrukturen und einen zweiseitigen Kanal.
    • 8 zeigt eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, bezogen auf Transistorzellen an einer Vorderseite und auf ein Gitterdefektgebiet nahe einer Rückseite.
    • 9A - 9B sind schematische vertikale Querschnittsansichten von Halbleitervorrichtungen gemäß Ausführungsformen, bezogen auf Schottky-Dioden mit Merged-Pin-Struktur.
    • 10 ist eine schematische Draufsicht einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel zum Diskutieren von Effekten der Ausführungsformen.
    • 11 ist eine schematische Draufsicht einer Halbleitervorrichtung gemäß einer Ausführungsform zum Diskutieren von Effekten der Ausführungsformen.
    • 12A - 12B zeigen schematische Querschnittsansichten eines Halbleitersubstrats, um ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer Ausführungsform zu veranschaulichen, wobei Gitterdefektgebiete vor Ausbilden von Gräben für Gateelektroden ausgebildet werden.
    • 13A - 13B zeigen schematische Querschnittsansichten eines Halbleitersubstrats, um ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer Ausführungsform zu veranschaulichen, wobei Gitterdefektgebiete vor Ausbilden von Gateelektroden in Gräben ausgebildet werden.
    • 14A - 14B zeigen schematische Querschnittsansichten eines Halbleitersubstrats, um ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer Ausführungsform zu veranschaulichen, wobei Gitterdefektgebiete vor Ausbilden einer dicken vorderseitigen Metallisierungsschicht ausgebildet werden.
    • 15 veranschaulicht eine schematische Querschnittsansicht eines Halbleitersubstrats, um ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer Ausführungsform zu veranschaulichen, wobei Gitterdefektgebiete nach Ausbilden einer dicken vorderseitigen Metallisierungsschicht ausgebildet werden.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung in die Praxis umgesetzt werden können. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen bezeichnet, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder ein hochdotiertes Halbleitermaterial. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signal- und/oder Leistungsübertragung geeignet sind, zwischen die elektrisch gekoppelten Elemente geschaltet sein können, beispielsweise Elemente, die gesteuert werden können, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Ein sicherer Arbeitsbereich (SOA) definiert Spannungs- und Strombedingungen, unter denen man erwarten kann, dass eine Halbleitervorrichtung ohne Selbstschädigung arbeitet. Der SOA ist durch veröffentlichte maximale Werte für Vorrichtungsparameter wie maximaler Dauerlaststrom, maximale Gatespannung und andere gegeben.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen aufweisen.
  • Zwei angrenzende Dotierungsgebiete des gleichen Leitfähigkeitstyps und mit verschiedenen Dotierstoffkonzentrationen bilden einen unipolaren Übergang, z.B. einen (n/n+)- oder einen (p/p+)-Übergang, entlang einer Grenzfläche zwischen den beiden Dotierungsgebieten. Beim unipolaren Übergang kann ein Dotierstoffkonzentrationsprofil orthogonal zum unipolaren Übergang eine Stufe oder einen Wendepunkt zeigen, bei der oder dem sich das Dotierstoffkonzentrationsprofil von konkav in konvex oder umgekehrt ändert.
  • Für physikalische Abmessungen angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Das Gleiche gilt für Bereiche mit einem Randwert wie „höchstens“ und „zumindest“.
  • Hauptbestandteile einer Schicht oder einer Struktur aus einer chemischen Verbindung oder Legierung sind solche Elemente, deren Atome die chemische Verbindung oder Legierung bilden. Beispielsweise sind Nickel und Silizium die Hauptbestandteile einer Nickelsilizidschicht, und Kupfer und Aluminium sind die Hauptbestandteile einer Kupfer-Aluminium-Legierung.
  • Eine konforme Schicht hat eine Dicke, die im Wesentlichen die gleiche entlang einer Grenzfläche zu einer Basis ist, auf der die konforme Schicht ausgebildet ist. Eine konforme Schicht kann marginale Dickenvariationen entlang Rändern, Stufen oder anderen Elementen der Basis aufweisen, wird aber gleichwohl als konforme Schicht betrachtet, falls die Größenordnung der Dickenvariationen verglichen mit einer mittleren Dicke der konformen Schicht gering ist. Eine konforme Schicht kann mittels Dünnfilm-Abscheidungsverfahren wie etwa CVD (chemische Gasphasenabscheidung), Plattieren oder ALD (Atomlagenabscheidung) gebildet werden.
  • Im Zusammenhang mit Teilchen verwendet, schließt der Elementname alle relevanten molekularen Einheiten des Elements ein. Beispielsweise kann der Begriff „Wasserstoff“ Wasserstoffatome, Protonen und/oder gasförmigen Wasserstoff einschließen.
  • Gemäß einer Ausführungsform enthält eine Halbleitervorrichtung einen Siliziumcarbid-Körper, der einen ersten Abschnitt und einen zweiten Abschnitt umfassen kann, wobei der erste Abschnitt dem zweiten Abschnitt gelegen ist. Der erste Abschnitt und der zweite Abschnitt können sich von einer ersten Oberfläche des Siliziumcarbid-Körpers in den Siliziumcarbid-Körper erstrecken. Insbesondere können sich die ersten und zweiten Abschnitte von der ersten Oberfläche durch den kompletten Siliziumcarbid-Körper zu einer entgegengesetzten zweiten Oberfläche des Siliziumcarbid-Körpers erstrecken. Mit anderen Worten können die ersten und zweiten Abschnitte vertikale Scheiben des Siliziumcarbid-Körpers sein.
  • Ferner enthält der Siliziumcarbid-Körper ein Driftgebiet, das in den ersten und zweiten Abschnitten ausgebildet ist. Hier kann „in den ersten und zweiten Abschnitten ausgebildet“ bedeuten, dass sich das Driftgebiet über die ersten und zweiten Abschnitte erstreckt. Ein Gitterdefektgebiet kann in einem Bereich des Driftgebiets im zweiten Abschnitt des Siliziumcarbid-Körpers ausgebildet sein. Das Gitterdefektgebiet kann im ersten Abschnitt nicht vorhanden sein. Im Gitterdefektgebiet kann eine Dichte von Gitterdefekten zumindest zweimal so hoch wie in einem Bereich des Driftgebiets außerhalb des Gitterdefektgebiets sein. Beispielsweise kann eine maximale Dichte von Gitterdefekten im Gitterdefektgebiet zumindest zehnmal höher als außerhalb des Gitterdefektgebiets sein.
  • Die Gitterdefekte können Zwischengitteratome, Leerstellen und/oder Substitutionsatome (engl.: antisites) umfassen. Jede Leerstelle kann eine einzelne Leerstelle oder der Bestandteil eines Komplexes sein. Jedes Zwischengitteratom kann ein einzelnes Eigenzwischengitteratom sein oder kann der Bestandteil eines Komplexes sein. Jedes Substitutionsatom kann ein Kohlenstoffatom an einer Silizium-Gitterstelle und/oder ein Siliziumatom an einer Kohlenstoff-Gitterstelle sein.
  • Es ist möglich, dass die Gesamtzahl von Leerstellen die Gesamtzahl eigener Zwischengitteratome nicht oder nicht signifikant übersteigt oder darunter fällt, wobei der Kristall des Siliziumcarbid-Körpers nicht porös ist.
  • Das Driftgebiet enthält zumindest eine Driftzone, die eine Spannung aushaltende Schicht bildet. In einem Sperrzustand der Halbleitervorrichtung erstreckt sich ein Verarmungsgebiet vorwiegend in die Driftzone. Eine vertikale Ausdehnung der und eine Dotierstoffkonzentration in der Driftzone werden so ausgewählt, dass die Halbleitervorrichtung ihr nominales Sperrspannungsvermögen erreicht. Das Driftgebiet kann ferner dotierte Gebiete des Leitfähigkeitstyps der Driftzone, z.B. eine Feldstoppschicht, eine Pufferschicht, eine Barrierenschicht und/oder andere, enthalten.
  • In zumindest einem Betriebsmodus der Halbleitervorrichtung fließt ein Löcher und Elektronen umfassender bipolarer Strom durch das Driftgebiet. Der bipolare Strom passiert zumindest einen Haupt-pn-Übergang und kann ferner pn-Übergänge und/oder unipolare Übergänge passieren. Konkret können in der Nähe der pn-Übergänge und der unipolaren Übergänge des Driftgebiets Löcher und Elektronen mit einer mehr als insignifikanten Rate rekombinieren. Die Rekombination setzt thermische Energie frei, die eine bipolare Verschlechterung fördern kann. Der Begriff „bipolare Verschlechterung“ bezeichnet das Wachstum bereits bestehender kristallografischer Defekte. Beispielsweise können sich BPD (Basalebenenversetzungen) zwischen benachbarten Gitterebenen in SSFs (Shockley-Stapelfehler) transformieren, die entlang den Gitterebenen wachsen. Die Gitterdefekte können in das Driftgebiet wachsen und können in einer Richtung wachsen, die vorwiegend transversal zu einem vertikalen Laststromfluss durch das Driftgebiet ist, so dass die Gitterdefekte den vertikalen Laststromfluss durch das Driftgebiet mehr und mehr behindern können.
  • Die bereits vorhandenen Gitterdefekte in den Gitterdefektgebieten können Rekombinationszentren für freie Ladungsträger bilden, so dass die Wahrscheinlichkeit für die kritischere direkte Rekombination von Elektron/Loch-Paaren reduziert wird. Alternativ dazu oder zusätzlich können die bereits vorhandenen Gitterdefekte das Wachstum von Stapelfehlern stoppen, so dass das Wachstum der SSFs bei den Gitterdefektgebieten oder innerhalb dieser endet und nicht durch die Gitterdefektgebiete fortschreiten kann. Mit anderen Worten bilden Gitterdefektgebiete physische Barrieren gegen die Fortpflanzung von Gitterdefekten, zum Beispiel SSFs. Das Wachstum der Stapelfehler kann auf einen schmalen Abschnitt des Driftgebiets beschränkt werden, so dass die Gitterdefektgebiete den maximalen Grad einer bipolaren Verschlechterung begrenzen können.
  • Gemäß einer Ausführungsform kann der Siliziumcarbid-Körper ein Emittergebiet und ein unipolares Stromgebiet enthalten. Das Emittergebiet ist ein dotiertes Gebiet im zweiten Abschnitt des Siliziumcarbid-Körpers zwischen der ersten Oberfläche und dem Driftgebiet. Das Emittergebiet und das Driftgebiet können einen Haupt-pn-Übergang bilden. Ein bipolarer Strom kann über den Haupt-pn-Übergang in zumindest einem Betriebszustand der Halbleitervorrichtung unter Betriebsbedingungen innerhalb des SOA (sicheren Arbeitsbereichs) fließen. Zumindest bei Betriebsbedingungen innerhalb des SOA fließt kein unipolarer Strom durch das Emittergebiet. Das Emittergebiet kann beispielsweise das Anodengebiet einer pn-Diodenstruktur, ein Abschirmgebiet und/oder ein Bereich eines Bodygebiets und/oder einer Body-Wanne direkt zwischen einem hochdotierten Body-Kontaktgebiet und dem Driftgebiet sein oder enthalten.
  • Das unipolare Stromgebiet bezeichnet ein weiteres dotiertes Gebiet oder eine Kombination dotierter Gebiete im ersten Abschnitt des Siliziumcarbid-Körpers zwischen der ersten Oberfläche und dem Driftgebiet. Das unipolare Stromgebiet kann ein Bodygebiet einer Transistorzelle oder ein Kathodengebiet eines Schottky-Kontakts enthalten.
  • Durch das unipolare Stromgebiet fließt ein unipolarer Strom in zumindest einem unipolaren Betriebszustand der Halbleitervorrichtung unter Betriebsbedingungen innerhalb des SOA. Falls ein bipolarer Strom durch den Siliziumcarbid-Körper fließt, fließt höchstens ein kleiner Anteil (z.B. höchstens 30 % oder höchstens 25 %) des gesamten bipolaren Stroms durch das unipolare Stromgebiet. Der größere Anteil des bipolaren Stroms fließt jedoch durch das Emittergebiet. Es ist auch möglich, dass kein oder nahezu kein bipolarer Strom durch das unipolare Stromgebiet unter irgendeiner Betriebsbedingung innerhalb des SOA fließt.
  • Das unipolare Stromgebiet kann z.B. das Kathodengebiet eines Schottky-Kontakts, das komplette oder zumindest einen Bereich des Bodygebiets einer Feldeffekttransistorzelle mit vertikalem Kanal oder einen Bereich einer Bodywanne einer planaren Transistorzelle enthalten.
  • Ein im zweiten Abschnitt mit dem Emittergebiet selektiv ausgebildetes Gitterdefektgebiet kann die Ausbreitung von Stapelfehlern an der Quelle einer bipolaren Verschlechterung effizient beschränken. Das Nichtvorhandensein der Gitterdefektgebiete im ersten Abschnitt mit dem unipolaren Stromgebiet kann die Verschlechterung elektrischer Parameter vermeiden, die mit einer Kristallqualität verknüpft sind. Beispielsweise kann es möglich sein, dass das Gitterdefektgebiet den ohmschen Widerstand von Bereichen des Driftgebiets, wodurch ein Hauptanteil eines unipolaren Laststroms oder ein Hauptanteil eines unipolaren Durchlassstroms einer Schottky-Diode fließt, nicht erhöht.
  • Gemäß einer Ausführungsform kann das Gitterdefektgebiet ein oberes Defektgebiet enthalten, wobei das obere Defektgebiet in einem Teil des Driftgebiets entlang und/oder nahe dem Haupt-pn-Übergang liegen kann. Das Gitterdefektgebiet liegt nahe dem Haupt-pn-Übergang, falls ein Abstand zwischen dem Gitterdefektgebiet und dem Haupt-pn-Übergang kleiner als ein Abstand zwischen dem Haupt-pn-Übergang und der ersten Oberfläche des Siliziumcarbid-Körpers ist.
  • Typischerweise kann unter Vorwärts- bzw. Durchlassspannung des Hauptübergangs der Hauptübergang eine hocheffiziente Quelle einer Lochinjektion in ein n-dotiertes Driftgebiet sein und kann eine Quellenzone für eine signifikante bipolare Verschlechterung bilden. Das obere Defektgebiet des Gitterdefektgebiets kann die Ausbreitung von SSFs in der Nähe der Quellenzone der bipolaren Verschlechterung effizient unterdrücken.
  • Gemäß einer Ausführungsform kann das obere Defektgebiet den Haupt-pn-Übergang überlappen. Das Gitterdefektgebiet überlappt den Haupt-pn-Übergang, wenn der Haupt-pn-Übergang innerhalb der FWHM (Halbwertsbreite; engl.: full width at half maximum) des Gitterdefektgebiets liegt. Mit anderen Worten: das Gitterdefektgebiet überlappt den Haupt-pn-Übergang, falls die Anzahl von Gitterdefekten entlang dem Haupt-pn-Übergang zumindest die Hälfte der maximalen Anzahl von Gitterdefekten im Gitterdefektgebiet ist. Der Haupt-pn-Übergang kann die Hauptquelle für Stapelfehler sein. Ein Haupt-pn-Übergang, der innerhalb des oberen Defektgebiets gelegen ist, kann die Ausbreitung von SSFs in einer frühen Phase effizient unterdrücken.
  • Gemäß einer Ausführungsform kann der Siliziumcarbid-Körper einen Basisbereich zwischen der zweiten Oberfläche und dem Driftgebiet enthalten. Der Basisbereich und das Driftgebiet können einen rückseitigen Übergang bilden. Der rückseitige Übergang kann ein pn-Übergang oder ein unipolarer Übergang sein. Das Gitterdefektgebiet kann ein unteres Defektgebiet in einem Teil des Driftgebiets entlang und/oder nahe dem rückseitigen Übergang enthalten.
  • Das Gitterdefektgebiet liegt nahe dem rückseitigen Übergang, falls ein Abstand zwischen dem Gitterdefektgebiet und dem rückseitigen Übergang kleiner als ein Abstand zwischen dem Haupt-pn-Übergang und der ersten Oberfläche des Siliziumcarbid-Körpers ist.
  • Der rückseitige Übergang kann eine Quellenzone für eine bipolare Verschlechterung und ein Ausgangspunkt für SSFs sein. Das untere Defektgebiet entlang und/oder nahe dem rückseitigen Übergang kann die Ausbreitung von SSFs nahe ihrem Ursprung effektiv unterdrücken.
  • Gemäß einer Ausführungsform kann das untere Defektgebiet den rückseitigen Übergang überlappen. Da der rückseitige Übergang eine Quellenzone für eine bipolare Verschlechterung sein kann, kann ein unteres Defektgebiet, das den rückseitigen Übergang überlappt, die Ausbreitung von SSFs effizient unterdrücken.
  • Gemäß einer Ausführungsform kann das Gitterdefektgebiet eine Vielzahl von Streifenbereichen enthalten. Das Gitterdefektgebiet kann sogar aus einer Vielzahl von Streifenbereichen bestehen. Jeder der Streifenbereiche kann streifenförmig sein und kann sich vorwiegend in der horizontalen Richtung (z.B. einer ersten oder zweiten horizontalen Richtung) erstrecken. Jeder der Streifenbereiche kann ferner eine Breite in einer Richtung senkrecht zur horizontalen Richtung aufweisen. Die Breite jedes Streifenbereichs kann kleiner (z.B. zumindest 10-mal kleiner) als eine Ausdehnung des Streifenbereichs in der horizontalen Richtung sein.
  • Die Streifenbereiche können parallel zueinander verlaufen. Eine Ausbildung paralleler Streifenbereiche kann eine Anwendung einer vergleichsweise einfachen Implantationsmaske mit Streifen und streifenförmigen Öffnungen zwischen den Streifen umfassen.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung eine Vielzahl streifenförmiger unipolarer Stromgebiete enthalten. Jedes der streifenförmigen unipolaren Stromgebiete kann sich entlang einer ersten horizontalen Richtung erstrecken.
  • Die Breite der Streifenbereiche kann leicht an das Layout von Emittergebieten und unipolaren Stromgebieten der Halbleitervorrichtung angepasst werden. Beispielsweise können streifenförmige Gitterdefektgebiete leicht auf streifenförmige Transistorzellen oder auf in Reihen und Spalten angeordnete Transistorzellen eingestellt werden, so dass die Gitterdefektgebiete Emittergebieten effizient zugeordnet werden können und unipolare Stromgebiete effizient aussparen können. Beispielsweise kann das Gitterdefektgebiet die unipolaren Stromgebiete nahezu vollständig aussparen und kann nahezu ausschließlich in den streifenförmigen Emittergebieten ausgebildet sein.
  • In einigen Ausführungsformen verlaufen die Streifenbereiche des Gitterdefektgebiets parallel zu den streifenförmigen unipolaren Stromgebieten. Mit anderen Worten: die horizontale Richtung, entlang welcher sich jeder der Streifenbereiche erstreckt, entspricht der ersten horizontalen Richtung und/oder verläuft parallel dazu. Die Streifenbereiche und die streifenförmigen unipolaren Stromgebiete können sich beide entlang der ersten horizontalen Richtung erstrecken.
  • Gemäß einer anderen Ausführungsform verlaufen die Streifenbereiche des Gitterdefektgebiets transversal zu den streifenförmigen unipolaren Stromgebieten. Mit anderen Worten: Die horizontale Richtung, entlang welcher sich jeder der Streifenbereiche erstreckt, verläuft transversal zur ersten horizontalen Richtung. Beispielsweise können sich die Streifenbereiche entlang einer zweiten horizontalen Richtung erstrecken. In diesem Zusammenhang kann „transversal“ bedeuten, dass die erste und die zweite horizontale Richtung einen Winkel von zumindest 1° und höchstens 90° einschließen können. Beispielsweise kann die erste horizontale Richtung orthogonal zur zweiten horizontalen Richtung sein.
  • Das Gitterdefektgebiet kann große Bereiche der unipolaren Stromgebiete aussparen, wobei eine Querschnittsfläche des ausgesparten Bereichs der unipolaren Stromgebiete durch die horizontale Breite der Streifenbereiche und den Abstand von Mitte zu Mitte zwischen benachbarten Streifenbereichen definiert werden kann. Eine Ausrichtung der Streifenbereiche zu den unipolaren Stromgebieten kann obsolet werden.
  • Gemäß einer Ausführungsform kann eine Vielzahl unipolarer Stromgebiete in Reihen und Spalten angeordnet sein. Ferner kann das Gitterdefektgebiet ein Gitter mit in den Maschen des Gitters ausgebildeten unipolaren Stromgebieten bilden. Das Gitterdefektgebiet kann in einem hohen Maße mit dem Emittergebiet, zum Beispiel mit einem gitterförmigen Emittergebiet, überlappen. Es ist möglich, dass das Gitterdefektgebiet nicht nur oder nur in einem geringem Maße die unipolaren Stromgebiete nachteilig beeinflusst.
  • Gemäß einer Ausführungsform kann der erste Abschnitt das Bodygebiet einer Transistorzelle enthalten. Das Bodygebiet kann einen ersten pn-Übergang mit dem Driftgebiet und einen zweiten pn-Übergang mit einem Sourcegebiet ausbilden. Die Transistorzelle kann eine mit dem Bodygebiet kapazitiv gekoppelte Gateelektrode enthalten. Ein an die Gateelektrode angelegtes Potential schaltet die Transistorzelle ein und aus, indem die Ausbildung eines Inversionskanals zwischen dem ersten pn-Übergang und dem zweiten pn-Übergang gesteuert wird. Ein Laststrom der Transistorzelle ist ein unipolarer Strom des Typs von Ladungsträgern, die den Inversionskanal bilden. Wo das Gitterdefektgebiet im ersten Abschnitt nicht vorhanden ist, beeinflusst das Gitterdefektgebiet die elektrischen Parameter der Transistorzelle nicht nachteilig.
  • Gemäß einer anderen Ausführungsform kann der erste Abschnitt einen Schottky-Kontakt enthalten. Ein Schottky-Kontakt wird entlang einer Grenzfläche zwischen einem Halbleitermaterial und einer Metallstruktur ausgebildet. Die Austrittsarbeit der Metallstruktur und die Dotierstoffkonzentration im Halbleitermaterial werden so ausgewählt, dass bei Nichtvorhandensein eines extern angelegten elektrischen Feldes sich eine Verarmungszone im Halbleitermaterial entlang der Grenzfläche ausbildet. Wo das Gitterdefektgebiet im ersten Abschnitt nicht vorhanden ist, beeinflusst das Gitterdefektgebiet die elektrischen Charakteristiken des Schottky-Kontakts nicht nachteilig.
  • Gemäß zumindest einer anderen Ausführungsform umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Vorsehen eines Siliziumcarbid-Substrats, das einen ersten Abschnitt und einen zweiten Abschnitt enthält. Der erste Abschnitt kann dem zweiten Abschnitt benachbart sein. Der erste Abschnitt und der zweite Abschnitt können sich von einer Hauptoberfläche des Siliziumcarbid-Substrats in das Siliziumcarbid-Substrat erstrecken. Insbesondere können sich die ersten und zweiten Abschnitte von der Hauptoberfläche durch das komplette Siliziumcarbid-Substrat zu einer entgegengesetzten rückseitigen Oberfläche des Siliziumcarbid-Substrats erstrecken. Mit anderen Worten können die ersten und zweiten Abschnitte vertikale Scheiben des Siliziumcarbid-Substrats sein. Das Siliziumcarbid-Substrat kann eine in den ersten und zweiten Abschnitten ausgebildete Driftschicht enthalten.
  • Ferner kann das Verfahren ein Ausbilden eines Gitterdefektgebiets in einem Teil der Driftschicht im zweiten Abschnitt des Siliziumcarbid-Substrats einschließen. Das Gitterdefektgebiet wird nicht in zumindest einem Teil des ersten Abschnitts ausgebildet. Im Gitterdefektgebiet ist eine Dichte von Gitterdefekten, die eigene Zwischengitteratome und Leerstellen umfassen, zumindest zweimal so hoch wie in einem Bereich der Driftschicht außerhalb des Gitterdefektgebiets.
  • Gemäß einer Ausführungsform kann ein Ausbilden des Gitterdefektgebiets ein Implantieren von Wasserstoff, Helium und/oder Argon durch eine strukturierte Implantationsmaske in den zweiten Abschnitt einschließen. Beispielsweise können Wasserstoffionen mit einer Flächendosis in einem Bereich von 5*1010 cm-2 bis 5*1013 cm-2, zum Beispiel in einem Bereich von 1011 cm-2 bis 1013 cm-2, implantiert werden. Die Beschleunigungsenergie implantierter Wasserstoffionen kann beispielsweise in einem Bereich von 50 keV bis 300 keV, z.B. von 100 keV bis 220 keV, liegen.
  • Wasserstoff (H), Helium (He) und Argon (Ar) können mit vergleichsweise niedrigen Energien und in einer vergleichsweise späten Prozessierungsphase, beispielsweise nach Ausbilden zumindest eines Teils einer vorderseitigen Metallisierung, implantiert werden. Der Einfluss von H, He und/oder Ar auf andere Strukturen und dotierte Gebiete im Siliziumcarbid-Substrat kann vergleichsweise gering sein.
  • Gemäß einer Ausführungsform kann eine Wärmebehandlung durchgeführt werden, die implantierte Dotierstoffe aktiviert. Ein Gategraben, der sich von der Hauptoberfläche in das Siliziumcarbid-Substrat mit den aktivierten implantierten Dotierstoffen erstreckt, kann ausgebildet werden. H, He und/oder Ar können nach der Wärmebehandlung und vor Ausbilden des Gategrabens implantiert werden. Die strukturierte Implantationsmaske zum Ausbilden des Gitterdefektgebiets kann in einer Phase gebildet werden, in der die Hauptoberfläche des Siliziumcarbid-Substrats planar ist, so dass die Implantationsmaske das Gitterdefektgebiet genau und mit einer hohen Reduzierbarkeit definieren kann.
  • Die Implantation zum Ausbilden des Gitterdefektgebiets kann mit einer Implantation kombiniert werden, die zumindest teilweise ein Emittergebiet definiert. Beispielsweise können eine Implantation zum Definieren des Emittergebiets und die das Gitterdefektgebiet definierende Implantation auf eine allgemeine Implantationsmaske gestützt werden.
  • Gemäß einer anderen Ausführungsform kann ein Gategraben gebildet werden, der sich von der Hauptoberfläche in das Siliziumcarbid-Substrat erstreckt. Eine Gate-Dielektrikumschicht kann entlang einer Seitenwand des Gategrabens ausgebildet werden. H, He und/oder Ar können nach Ausbilden des Gategrabens und vor Ausbilden der Gate-Dielektrikumschicht implantiert werden, so dass die Implantation ohne nachteiligen Einfluss auf ein Gatedielektrikum ist.
  • H, He und/oder Ar können ohne eine weitere Implantationsmaske implantiert werden, wobei das vertikale Implantationsprofil der Topografie an der Hauptoberfläche folgen kann. Beispielsweise können in einem Fall, in dem ein Bereich des Abschirmgebiets unter dem Gategraben, d.h. zwischen dem Gategraben und der Driftschicht, ausgebildet wird, die implantierten H, He und/oder Ar das Gebiet des pn-Übergangs zwischen dem Abschirmgebiet und der Driftschicht sogar mit vergleichsweise niedrigen Implantationsenergien erreichen. In Mesa-Abschnitten des Siliziumcarbid-Substrats zwischen den Gategräben kommen die implantierten Ionen in Gebieten zur Ruhe, in denen der Effekt der implantierten Ionen auf Vorrichtungscharakteristiken gering ist.
  • Alternativ dazu kann die Ätzmaske zum Ausbilden der Gategräben oder eine Maske, die von der Ätzmaske abgeleitet wird (z.B. durch die Verwendung von Abstandshaltern oder Ätzung), als Implantationsmaske für die Implantation von H, He und/oder Ar genutzt werden. Das Gitterdefektgebiet kann entlang der kompletten Grabenbreite ausgebildet werden. Alternativ dazu kann die strukturierte Implantationsmaske verhindern, dass H, He und/oder Ar in zumindest Bereiche der Bodygebiete von Transistorzellen eindringen und/oder in zumindest Bereiche der dotierten Kathodengebiete von Schottky-Kontakten eindringen.
  • Gemäß einer anderen Ausführungsform umfasst das Verfahren ein Ausbilden einer dünnen Metallschicht auf der Hauptoberfläche und einer dicken Metallschicht auf der dünnen Metallschicht. Durch Implantieren von H, He und/oder Ar vor Ausbilden der dicken Metallschicht ist es möglich, dass die für die Implantation der implantierten Ionen verwendete Energie verhältnismäßig niedrig ist. Als Konsequenz kann ein laterales Streuen (engl.: straggling) der implantierten Ionen unterhalb der Implantationsmaske verhältnismäßig gering sein und die Gitterdefektgebiete können mit hoher Zuverlässigkeit in den Emittergebieten selektiv gebildet werden. Die Implantationsmaske kann verhindern, dass H, He und/oder Ar in kritische Bereiche des Gatedielektrikums von Transistorzellen und/oder der Schottky-Kontakte von MPS-Vorrichtungen eindringen. Die Implantation von H, He und/oder Ar kann Implantationen mit einer, zwei oder mehr verschiedenen Implantationsenergien einschließen.
  • Gemäß einer anderen Ausführungsform kann das Verfahren ein Ausbilden einer dicken Metallschicht auf der Hauptoberfläche einschließen, wobei H, He und/oder Ar nach Ausbilden der dicken Metallschicht implantiert werden können. Beispielsweise kann eine Implantationsmaske für H, He und/oder Ar Streifen enthalten, welche zu streifenförmigen Emittergebieten geneigt, zum Beispiel orthogonal geneigt, sind. Das resultierende Gitterdefektgebiet kann Streifen enthalten, die transversal, zum Beispiel orthogonal zu streifenförmigen Emittergebieten und orthogonal zu streifenförmigen unipolaren Stromgebieten, verlaufen, so dass ein vergleichsweise großes laterales Streuen (engl.: straggling) der Implantation keinen oder keinen signifikanten Einfluss auf Vorrichtungscharakteristiken hat. Die kreuzweise Orientierung des streifenförmigen Gitterdefektgebiets bezüglich der streifenförmigen Emittergebiete und bezüglich der unipolaren Stromgebiete kann das laterale Wachstum von Stapeldefekten nahe der Quellenzone einer bipolaren Verschlechterung stoppen, so dass ein Verlust einer defektfreien Gitterzone auf ein signifikantes Maß reduziert werden kann.
  • 1 zeigt einen Bereich einer Halbleitervorrichtung 500 mit einem Siliziumcarbid-Körper 100. Die Halbleitervorrichtung 500 kann beispielsweise ein IGBT (Bipolartransistor mit isoliertem Gate), ein IGFET (Feldeffekttransistor mit isoliertem Gate), zum Beispiel ein MOSFET (Metall-Oxid-Halbleiter-FET), eine MCD (MOS-gesteuerte Diode) oder eine MPS-Diode (Schottky-Diode mit Merged-Pin-Struktur) sein oder kann eine solche enthalten.
  • Der Siliziumcarbid-Körper 100 kann einkristallines Siliziumcarbid, z.B. einen Siliziumcarbid-Kristall, der die Hauptbestandteile Silizium und Kohlenstoff enthält, enthalten oder daraus bestehen. Der Siliziumcarbid-Kristall kann unerwünschte Störstellen wie etwa Wasserstoff, Sauerstoff und/oder Kohlenstoff und/oder beabsichtigte Störstellen, z.B. Dotierstoffatome, enthalten. Der Polytyp des Siliziumcarbid-Kristalls kann 15R sein oder kann ein hexagonaler Polytyp, z.B. 2H, 6H, oder 4H, sein. Der Siliziumcarbid-Körper 100 kann eine mittels Epitaxie gewachsene Siliziumcarbid-Schicht enthalten oder daraus bestehen.
  • Eine erste Oberfläche 101 an einer Vorderseite des Siliziumcarbid-Körpers 100 kann planar oder gerippt sein. Eine Oberflächennormale 104, die zu einer planaren ersten Oberfläche 101 orthogonal ist oder zu einer Mittelebene einer gerippten ersten Oberfläche 101 orthogonal ist, definiert eine vertikale Richtung. Richtungen orthogonal zur Oberflächennormalen 104 sind horizontale und laterale Richtungen. Die Oberflächennormale 104 kann mit einer Hauptgitterrichtung übereinstimmen oder kann zu einer Hauptgitterrichtung um einen Winkel zur Achse geneigt sein, wobei der Winkel zur Achse in einem Bereich von 2° bis 8° liegen kann. An der Rückseite des Siliziumcarbid-Körpers 100 kann sich eine zweite Oberfläche 102 parallel zu einer planaren ersten Oberfläche 101 oder zu einer Mittelebene einer gerippten ersten Oberfläche 101 erstrecken.
  • Der Siliziumcarbid-Körper 100 enthält erste Abschnitte 171 und zweite Abschnitte 172, wobei sich die ersten und zweiten Abschnitte 171, 172 zumindest entlang einer horizontalen Richtung abwechseln. Jeder erste Abschnitt 171 und jeder zweite Abschnitt 172 können sich von der ersten Oberfläche 101 zur zweiten Oberfläche 102 erstrecken. Ein Driftgebiet 130 erstreckt sich lateral durch den Siliziumcarbid-Körper 100 durch die ersten Abschnitte 171 und die zweiten Abschnitte 172.
  • Die ersten Abschnitte 171 enthalten unipolare Stromgebiete 140 zwischen der ersten Oberfläche 101 und dem Driftgebiet 130. Die unipolaren Stromgebiete 140 können sich lateral in die zweiten Abschnitte 172 erstrecken.
  • Die zweiten Abschnitte 172 enthalten Emittergebiete 160 zwischen der ersten Oberfläche 101 und dem Driftgebiet 130. Die Emittergebiete 160 und das Driftgebiet 130 können einen Haupt-pn-Übergang pn0 ausbilden. Die Emittergebiete 160 können sich lateral in die ersten Abschnitte 171 erstrecken.
  • Ein Gitterdefektgebiet 190 ist in den zweiten Abschnitten 172 selektiv ausgebildet, wobei zumindest ein Teil des Gitterdefektgebiets 190 innerhalb des Driftgebiets 130 ausgebildet ist. Das Gitterdefektgebiet 190 ist im ersten Abschnitt 171 nicht vorhanden. Das Gitterdefektgebiet 190 kann den Haupt-pn-Übergang pn0 überlappen oder kann einen anderen Übergang zwischen dem Driftgebiet 130 und der zweiten Oberfläche 102 überlappen.
  • In dem Gitterdefektgebiet 190 ist eine Dichte von Gitterdefekten 199, die Zwischengitteratome, Leerstellen und/oder Substitutionsatome umfassen, signifikant größer als außerhalb des Gitterdefektgebiets 190. Beispielsweise ist die Dichte von Gitterdefekten 199 zumindest zweimal, zumindest 10-mal oder zumindest 100-mal größer als eine Dichte von Gitterdefekten 199 außerhalb des Gitterdefektgebiets 190. Eine Gesamtzahl von Leerstellen übersteigt, oder fällt unter, die Gesamtzahl eigener Zwischengitteratome nicht oder nicht signifikant.
  • Die Gitterdefektgebiete können glatte vertikale und laterale Dichteverteilungen aufweisen. Wo die Figuren Begrenzungslinien der Gitterdefektgebiete zeigen, können die Begrenzungslinien FWHM-(Halbwertsbreiten-)Linien angeben, die Punkte verbunden, an denen die Dichte von Gitterdefekten die Hälfte der maximalen Gitterdefektdichte im Gitterdefektgebiet ist.
  • 2A - 2D zeigen Bereiche von Halbleitervorrichtungen 500 mit einem Siliziumcarbid-Körper 100, ersten Abschnitten 171, zweiten Abschnitten 172, einem Driftgebiet 130, unipolaren Stromgebieten 140 und Emittergebieten 160, wie unter Bezugnahme auf 1 beschrieben wurde.
  • In den ersten Abschnitten 171 kann eine Vielzahl von Transistorzellen TC und/oder Schottky-Kontakten SC ausgebildet sein, wobei die Transistorzellen TC und/oder die Schottky-Kontakte SC elektrisch parallel verbunden sein können. Die Transistorzellen TC und die Schottky-Kontakte SC können in der gleichen Halbleitervorrichtung 500 kombiniert sein. Gemäß anderen Ausführungsformen kann die Halbleitervorrichtung 500 Transistorzellen TC und keine Schottky-Kontakte SC enthalten oder kann Schottky-Kontakte SC und keine Transistorzellen TC enthalten. Die unipolaren Stromgebiete 140 können Bodygebiete der Transistorzellen TC und/oder Kathodengebiete der Schottky-Kontakte SC enthalten.
  • Die Emittergebiete 160 können Anodengebiete einer pn-Diode enthalten, die mit Schottky-Kontakten SC elektrisch verbunden sind, und/oder können Abschirmgebiete enthalten, die zumindest Bereiche der Transistorzellen TC oder der Schottky-Kontakte SC gegen ein Potential abschirmen, das an eine Lastelektrode an der Rückseite des Siliziumcarbid-Körpers 100 angelegt ist.
  • Das Driftgebiet 130 enthält eine Driftzone 131 eines Leitfähigkeitstyps, der demjenigen der Emittergebiete 160 entgegengesetzt ist. Die Driftzone 131 bildet eine Spannung aushaltende Struktur, wobei eine vertikale Ausdehnung und eine Dotierstoffkonzentration in der Driftzone 131 so ausgewählt werden können, dass die Halbleitervorrichtung 500 ein nominales Sperrspannungsvermögen in einem Aus-Zustand der Halbleitervorrichtung 500 liefert. Die Emittergebiete 160 und die Driftzone 131 können den Haupt-pn-Übergang pn0 bilden. Die Driftzone 131 kann in einer mittels Epitaxie gewachsenen Schicht ausgebildet sein. Eine mittlere Netto-Dotierstoffkonzentration in der Driftzone 131 kann in einem Bereich von 1E15 cm-3 bis 5E16 cm-3 liegen.
  • Ein hochdotierter Basisbereich 139 kann zwischen dem Driftgebiet 130 und der zweiten Oberfläche 102 entlang der zweiten Oberfläche 102 ausgebildet sein. Der hochdotierte Basisbereich 139 kann ein von einem kristallinen Ingot erhaltener Substratbereich sein oder kann einen solchen enthalten oder kann von einer hochdotierten Epitaxieschicht gebildet werden. Der Basisbereich 139 kann einen ohmschen Kontakt mit einer zweiten Lastelektrode 320 bilden, die direkt an die zweite Oberfläche 102 grenzt. Eine Dotierstoffkonzentration im Basisbereich 139 entlang der zweiten Oberfläche 102 ist ausreichend hoch, so dass ein niederohmiger ohmscher Kontakt zwischen dem Basisbereich 139 und der zweite Lastelektrode 320 ausgebildet wird. Der Basisbereich 139 kann den gleichen Leitfähigkeitstyp wie die Driftzone 131 oder den entgegengesetzten Leitfähigkeitstyp aufweisen.
  • Source- und Bodygebiete der Transistorzellen TC, Metallanoden der Schottky-Kontakte SC und die Emittergebiete 160 können mit einer ersten Lastelektrode 310, welche einen ersten Lastanschluss L1 bilden kann oder welche mit einem solchen elektrisch verbunden oder gekoppelt sein kann, elektrisch verbunden oder gekoppelt sein. Die zweite Lastelektrode 320 kann einen zweiten Lastanschluss L2 bilden oder kann mit einem solchen elektrisch verbunden oder gekoppelt sein. Gateelektroden der Transistorzelle TC können mit einem Gateanschluss G elektrisch verbunden oder gekoppelt sein.
  • Der erste Lastanschluss L1 kann ein Anodenanschluss einer MCD oder MPS, ein Sourceanschluss eines IGFET oder ein Emitteranschluss eines IGBT sein. Der zweite Lastanschluss L2 kann ein Kathodenanschluss einer MCD oder MPS, ein Drainanschluss eines IGFET oder ein Kollektoranschluss eines IGBT sein.
  • In 2A enthält das Gitterdefektgebiet 190 obere Defektgebiete 191, die mit den Haupt-pn-Übergängen pn0 überlappen. Das Gitterdefektgebiet 190 kann eine horizontale Schichtstruktur sein, wobei die oberen Defektgebiete 191 lateral beabstandete Abschnitte der horizontalen Schichtstruktur sein können.
  • In 2B enthält das Gitterdefektgebiet 190 untere Defektgebiete 192, die mit einem rückseitigen Übergang jn0 überlappen, wobei der rückseitige Übergang jn0 zwischen der Driftzone 131 und der zweiten Oberfläche 102 gelegen ist. Beispielsweise können die Driftzone 131 und ein dotiertes Gebiet mit dem Leitfähigkeitstyp der Driftzone 131 und z.B. der Basisbereich 139 einen unipolaren rückseitigen Übergang jn0 ausbilden. Das Gitterdefektgebiet 190 kann eine horizontale Schichtstruktur sein, wobei die unteren Defektgebiete 192 lateral beabstandete Abschnitte der horizontalen Schichtstruktur sein können.
  • In 2C ist das obere Defektgebiet 191 in einem Abstand zu einem Haupt-pn-Übergang pn0 ausgebildet. Der Abstand kann in einem Bereich von einigen zehn Nanometer liegen.
  • In 2D ist das untere Defektgebiet 192 in einem Abstand zum rückseitigen Übergang jn0 ausgebildet. Der Abstand kann im Bereich von einigen zehn Nanometer liegen.
  • 3A - 3E zeigen Lagebeziehungen zwischen den Emittergebieten 160, den zweiten Abschnitten 172 und dem Gitterdefektgebiet 190, wie sie unter Bezugnahme auf 1 - 2D beschrieben wurden.
  • 3A - 3D beziehen sich auf streifenförmige Emittergebiete 160, die sich longitudinal entlang einer ersten horizontalen Richtung 291 und mit einer lateralen ersten Breite w1 erstrecken. Streifenförmige unipolare Stromgebiete 140 trennen benachbarte Emittergebiete 160 lateral voneinander.
  • In 3A enthält das Gitterdefektgebiet 190 eine Vielzahl von Streifenbereichen 195 mit einer horizontalen longitudinalen Ausdehnung parallel zur ersten horizontalen Richtung 291. Jeder Streifenbereich 195 ist einem Emittergebiet 160 zugeordnet. Die erste Breite w1 der Emittergebiete 160 kann gleich einer, kleiner als oder größer als eine laterale zweite Breite w2 der Streifenbereiche 195 sein. Beispielsweise kann die zweite Breite w2 in einem Bereich von 0,5 x w1 bis 1,5 x w1 liegen. Der Abstand zwischen benachbarten Streifenbereichen 195 definiert die laterale Breite der ersten Abschnitte 171. Die longitudinale Mittelachse eines Emittergebiets 160 kann mit einer longitudinalen Mittelachse des entsprechenden Streifenbereichs 195 zusammenfallen. Die Streifenbereiche 195 des Gitterdefektgebiets 190 unterdrücken in einem hohen Maße eine Ausbreitung von Stapelfehlern aus den zweiten Abschnitten 172.
  • In 3B sind die Streifenbereiche 195 des Gitterdefektgebiets 190 entlang einer zur ersten horizontalen Richtung 291 orthogonalen zweiten horizontalen Richtung 292 orientiert. Die Streifenbereiche 195 können eine Ausbreitung von Stapelfehlern entlang der ersten horizontalen Richtung 291 innerhalb einer Fläche zwischen zwei benachbarten Streifenbereichen 195 beschränken. Die zweite Breite w2 der Streifenbereiche 195 kann von der ersten Breite w1 der Emittergebiete 160 entkoppelt sein. Beispielsweise kann die zweite Breite w2 signifikant kleiner als die erste Breite w1 sein. Ein Abstand p2 von Mitte zu Mitte der Streifenbereiche 195 kann in einem Bereich von 20 µm bis 300 µm, zum Beispiel von 50 µm bis 200 µm, liegen. Die Streifenbereiche 195 können in vergleichsweise kleinen Bereichen der ersten Abschnitte 171 ausgebildet sein. Der Abstand p2 von Mitte zu Mitte der Streifenbereiche 195 ist von einem Abstand p1 von Mitte zu Mitte der unipolaren Stromgebiete 140 entkoppelt.
  • In 3C weisen die Streifenbereiche 195 eine longitudinale Ausdehnung 12 im Bereich der ersten Breite w1 der Emittergebiete 160 auf. Die unipolaren Stromgebiete 140 sind mehr oder weniger vollständig frei von Bereichen des Gitterdefektgebiets 190, so dass das Gitterdefektgebiet 190 die elektrischen Charakteristiken von in den unipolaren Stromgebieten 140 ausgebildeten Strukturen nicht nachteilig beeinflusst.
  • In 3D schneiden die Streifenbereiche 195 des Gitterdefektgebiets 190 die Emittergebiete 160 unter einem Schnittwinkel β, der in einem Bereich von 30° bis 60° liegen kann. Beispielsweise können die Streifenbereiche 195 parallel zu Hauptgitterebenen im Siliziumcarbid-Körper 100 verlaufen. Die Streifenbereiche 195 können gebildet werden, indem eine einfache Streifenmaske ohne Ausrichtung zu den Emittergebieten 160 verwendet wird, und eine Ausbreitung von Stapelfehlern entlang der ersten horizontalen Richtung 291 in eine Zone zwischen zwei benachbarten Streifenbereichen 195 begrenzen. Mit anderen Worten kann die Orientierung der Streifenbereiche 195 als Funktion einer Richtung ausgewählt werden, entlang welcher Kristalldefekte wie Stapelfehler eine signifikante Wachstumsrate aufweisen. Insbesondere kann die Orientierung der Streifenbereiche orthogonal zu einer Richtung sein, entlang welcher Stapelfehler mit hoher Rate wachsen.
  • 3E zeigt ein gitterförmiges Emittergebiet 160, das unipolare Stromgebiete 140 lateral umgibt. Die unipolaren Stromgebiete 140 können in einem regelmäßigen Gitter angeordnet sein, das parallele Reihen und parallele Spalten umfasst. Das Gitterdefektgebiet 190 kann ein Gitter bilden, das zumindest zentrale Bereiche der unipolaren Stromgebiete 140 ausspart.
  • 4A - 8 zeigen Halbleitervorrichtungen 500, die auf einem Siliziumcarbid-Körper 100 mit einer ersten Oberfläche 101 an einer Vorderseite und mit einem Driftgebiet 130, Emittergebieten 160 und unipolaren Stromgebieten 140 basieren, wie unter Bezugnahme auf 1, 2A - 2D und 3A - 3E beschrieben wurde. Die Halbleitervorrichtungen 500 können SiC-MOSFETs mit n-Kanal-Feldeffekttransistorzellen TC sein, wobei der erste Lastanschluss ein Sourceanschluss S ist und der zweite Lastanschluss ein Drainanschluss D ist.
  • In 4A - 4B ist die Halbleitervorrichtung 500 ein SiC-TMOSFET (SiC-Graben-MOSFET). Der Siliziumcarbid-Körper 100 kann auf einem 4H-SiC basieren, wobei die <0001>-Hauptkristallachse zur Oberflächennormalen 104 um einen Winkel zur Achse von etwa 4° geneigt sein kann, die <11-20>-Kristallachse bezüglich der horizontalen Ebene um den Winkel zur Achse geneigt sein kann und die <1-100>-Kristallachse zur Querschnittsebene orthogonal sein kann.
  • Die Transistorzellen TC enthalten Graben-Gatestrukturen 150, die sich von der ersten Oberfläche 101 in den Siliziumcarbid-Körper 100 erstrecken. Seitenwände der Gatestruktur 150 können vertikal sein oder können mit zunehmendem Abstand zur ersten Oberfläche 101 konisch zulaufen. Die Gatestrukturen 150 enthalten eine leitfähige Gateelektrode 155 und ein Gatedielektrikum 159 zwischen der Gateelektrode 155 und dem Siliziumcarbid-Körper 100, wobei das Gatedielektrikum die Gateelektrode 155 und die Bodygebiete 120 trennt. Die Gatestruktur 150 kann weitere dielektrische Strukturen und/oder leitfähige Strukturen enthalten. Beispielsweise kann ein Trenndielektrikum zwischen der Gateelektrode 155 und dem Sourcegebiet 110, dem Driftgebiet 130 und/oder einem Abschirmgebiet ausgebildet sein.
  • Jede Transistorzelle TC enthält ein Bodygebiet 120 und ein Sourcegebiet 110, wobei das Bodygebiet 120 und das Driftgebiet 130 einen ersten pn-Übergang pn1 ausbilden und wobei das Bodygebiet 120 und das Sourcegebiet 110 einen zweiten pn-Übergang pn2 ausbilden. Das Sourcegebiet 110 kann direkt an die erste Oberfläche 101 grenzen. Das Sourcegebiet 110 und das Bodygebiet 120 können mit einer ersten Seitenwand 151 der Gatestruktur 150 der Transistorzelle TC in direktem Kontakt sein.
  • Das Emittergebiet 160 weist den Leitfähigkeitstyp des Bodygebiets 120 auf und kann einen Bereich der Gatestruktur 150 von dem Driftgebiet 130 und dem benachbarten Bodygebiet 120 trennen. Das Emittergebiet 160 kann mit einer zweiten Seitenwand 152 der Gatestruktur 150 in direktem Kontakt sein und kann das Bodygebiet 120 einer benachbarten zweiten Transistorzelle TC von der Gatestruktur 150 einer ersten Transistorzelle TC trennen. Eine maximale Dotierstoffkonzentration im Emittergebiet 130 kann höher, z.B. zumindest zehnmal höher, als eine maximale Dotierstoffkonzentration im Bodygebiet 120 sein. Ein lokales Maximum einer Dotierstoffkonzentration des Emittergebiets 160 kann zwischen der Gatestruktur 150 und der zweiten Oberfläche 102, mit anderen Worten unterhalb der Gatestrukturen 150, liegen. Das Emittergebiet 160 kann unter anderem als Abschirmgebiet effektiv sein, das das Gatedielektrikum 159 gegen das elektrische Potential der zweiten Lastelektrode 320 an der Rückseite des Siliziumcarbid-Körpers 100 abschirmt. Das unipolare Stromgebiet 140 enthält das Bodygebiet 120 und das Sourcegebiet 110.
  • Das Gitterdefektgebiet 190 kann Streifenbereiche enthalten, die obere Defektgebiete 191 bilden, wobei die oberen Defektgebiete 191 mit einem Bereich des Haupt-pn-Übergangs pn0 zwischen dem Emittergebiet 160 und dem Driftgebiet 130, z.B. zwischen dem Emittergebiet 160 und der Driftzone 131, überlappen. Eine horizontale zweite Breite w2 der Streifenbereiche 195 kann kleiner als, gleich einer oder größer als eine erste horizontale Breite w1 der Emittergebiete 160 sein.
  • 5 zeigt eine Halbleitervorrichtung 500 mit n-Kanal-Transistorzellen TC und planaren Gatestrukturen 150, die oberhalb der ersten Oberfläche 101 ausgebildet sind. Eine gemeinsame Gatestruktur 150 kann zwei benachbarten Transistorzellen TC zugeordnet sein, die bezüglich einer vertikalen Symmetrieebene durch die longitudinale Mittelachse der Gatestruktur 150 symmetrisch ausgebildet sind. Ein Zwischenschicht-Dielektrikum 210 trennt die erste Lastelektrode 310 und die Gatestrukturen 150. Die erste Lastelektrode 310 enthält Kontaktstrukturen 315, die sich zwischen benachbarten Gatestrukturen 150 durch das Zwischenschicht-Dielektrikum 210 zu dem oder in den Siliziumcarbid-Körper 100 erstrecken.
  • Die Bodygebiete 120 von zwei angrenzenden Transistorzellen TC, die zwei benachbarten Gatestrukturen 150 zugeordnet sind, können Bereiche einer durchgehenden p-dotierten Wanne 125 sein. Die p-dotierte Wanne 125 und das Driftgebiet 130 bilden einen horizontalen Haupt-pn-Übergang pn0 aus.
  • Ein hochdotiertes Body-Kontaktgebiet 128 kann zwischen benachbarten Sourcegebieten 110 ausgebildet sein. In den Body-Kontaktgebieten 128 kann eine Dotierstoffkonzentration entlang einer Grenzfläche zwischen den Body-Kontaktgebieten 128 und der ersten Lastelektrode 310 ausreichend hoch sein, um einen ohmschen Kontakt, z.B. einen niederohmigen ohmschen Kontakt zwischen der ersten Lastelektrode 310 und dem Body-Kontaktgebiet 128 vorzusehen.
  • In einem in Sperrrichtung vorgespannten Zustand der Halbleitervorrichtung 500 fließt ein bipolarer Vorwärts- bzw. Durchlassstrom einer Bodydiode der Halbleitervorrichtung 500 durch den Haupt-pn-Übergang pn0 in einem Aus-Zustand der Transistorzellen TC. Mit anderen Worten entspricht die p-dotierte Wanne 125 oder zumindest ein zentraler Abschnitt der p-dotierten Wanne 125 unterhalb der Body-Kontaktgebiete 128 im Sinne dieser Anmeldung einem Emittergebiet 160.
  • Der unipolare Strom im Ein-Zustand der Transistorzellen TC fließt durch die Gebiete zwischen zwei benachbarten p-dotierten Wannen 125. Mit anderen Worten entsprechen die n-dotierten Gebiete zwischen benachbarten p-dotierten Wannen 125 im Sinne dieser Anmeldung den unipolaren Stromgebieten 140.
  • Das Gitterdefektgebiet 190 kann eine beliebige der Konfigurationen aufweisen, wie sie unter Bezugnahme auf 1, 2A - 2B und 3A - 3E beschrieben wurden. In der veranschaulichten Ausführungsform sind Streifenbereiche 195 des Gitterdefektgebiets 190 in der Driftzone 131 und nahe den p-dotierten Wannen 125 ausgebildet. Für weitere Einzelheiten wird auf die Beschreibung der vorhergehenden Figuren verwiesen.
  • In 6 sind die Gatestrukturen 150 in Gräben mit annähernd V-förmiger vertikaler Querschnittsfläche ausgebildet. Seitenwände der Halbleiter-Mesas zwischen benachbarten Gatestrukturen 150 können beispielsweise (0-33-8)-Gitterebenen sein. Die Bodygebiete 120 können sich lateral von einer ersten von zwei benachbarten Gatestrukturen 150 zu der anderen erstrecken. Inversionskanäle können entlang gegenüberliegenden ersten und zweiten Seitenwänden 151, 152 der Gatestrukturen 150 ausgebildet werden. Hochdotierte Body-Kontaktgebiete 128 können zwischen benachbarten Sourcegebieten 110 ausgebildet sein.
  • In einem in Sperrrichtung vorgespannten Zustand der Halbleitervorrichtung 500 fließt der bipolare Durchlassstrom der Bodydiode vorwiegend durch zentrale Bereiche der Halbleiter-Mesas unterhalb der Body-Kontaktgebiete 128. Mit anderen Worten entsprechen die zentralen Bereiche der Bodygebiete 120 unterhalb der Body-Kontaktgebiete 128 im Sinne dieser Anmeldung den Emittergebieten 160.
  • Der unipolare Strom im Ein-Zustand der Transistorzellen TC fließt vorwiegend entlang den ersten und zweiten Seitenwänden 151, 152 der Gatestrukturen 150. Mit anderen Worten entsprechen die Gebiete zwischen benachbarten Body-Kontaktgebieten 128 und nahe den ersten und zweiten Seitenwänden 151, 152 im Sinne dieser Anmeldung den unipolaren Stromgebieten 140.
  • Der Siliziumcarbid-Körper 100 kann ein Gitterdefektgebiet 190 enthalten, das eine beliebige der Konfigurationen aufweisen kann, wie sie unter Bezugnahme auf 1, 2A - 2B und 3A - 3E beschrieben wurden. In der veranschaulichten Ausführungsform enthält das Gitterdefektgebiet 190 Streifenbereiche 195, wobei jeder Streifenbereich 195 in einem zentralen Abschnitt einer Halbleiter-Mesa zwischen zwei benachbarten Gatestrukturen 150 und in einem Abstand zu beiden benachbarten Gatestrukturen 150 ausgebildet sein kann. Für weitere Details wird auf die Beschreibung der vorhergehenden Figuren verwiesen.
  • In 7 können die Gatestrukturen 150 eine horizontale Breite und eine horizontale Länge innerhalb der gleichen Größenordnung aufweisen. Beispielsweise können die horizontale Länge und die horizontale Breite annähernd die gleichen sein. Zwischen benachbarten Gatestrukturen 150 kann sich zumindest eine tiefe Kontaktstruktur 316 von der ersten Lastelektrode 310 in den Siliziumcarbid-Körper 100 erstrecken. Die tiefe Kontaktstruktur 316 kann ein Gitter ausbilden, wobei eine Gatestruktur 150 je Masche des Gitters ausgebildet ist. Alternativ dazu kann die tiefe Kontaktstruktur 316 eine Vielzahl ringförmiger Strukturen umfassen, wobei jede ringförmige Struktur eine Gatestruktur 150 umgibt. Inversionskanäle können auf einer, zwei, drei oder vier Seiten jeder Gatestruktur 150 ausgebildet sein.
  • Abschirmgebiete 170 können zwischen der (den) tiefen Gatestruktur(en) 316 und dem Driftgebiet 130 ausgebildet sein. Die Abschirmgebiete 170 können den Haupt-pn-Übergang pn0 ausbilden und das Gatedielektrikum 159 gegen das elektrische Potential der zweiten Lastelektrode 320 an der Rückseite des Siliziumcarbid-Körpers 100 abschirmen. Ein hochdotiertes Kontaktgebiet (e) 128 kann (können) am Boden der tiefen Kontaktstruktur(en) 316 ausgebildet sein.
  • In einem in Sperrrichtung vorgespannten Zustand der Halbleitervorrichtung 500 fließt ein bipolarer Durchlassstrom einer Bodydiode vorwiegend durch die Abschirmgebiete 170. Die Abschirmgebiete 170 entsprechen im Sinne dieser Anmeldung Emittergebieten 160.
  • Der unipolare Strom im Ein-Zustand der Transistorzellen TC fließt vorwiegend entlang einer, zwei, drei oder aller vier Seitenwände der Gatestrukturen 150. Mit anderen Worten entsprechen die Gebiete zwischen benachbarten Abschirmgebieten 170 im Sinne dieser Anmeldung unipolaren Stromgebieten 140.
  • Der Siliziumcarbid-Körper 100 kann ein Gitterdefektgebiet 190 enthalten, das eine beliebige der Konfigurationen aufweisen kann, wie sie unter Bezugnahme auf 1, 2A - 2B und 3A - 3E beschrieben wurden. In der veranschaulichten Ausführungsform ist ein gitterförmiges Gitterdefektgebiet 190 in der Driftzone 131 unterhalb der gitterförmigen Kontaktstruktur 316 ausgebildet. Für weitere Details wird auf die Beschreibung der vorhergehenden Figuren verwiesen.
  • Die Halbleitervorrichtung 500 von 8 kann einen Siliziumcarbid-Körper 100 und Graben-Gatestrukturen 150 wie unter Bezugnahme auf 4A - 4B beschrieben enthalten. Ein Zwischenschicht-Dielektrikum 210 bedeckt die Gateelektroden 155. Eine erste Lastelektrode 310 an der Vorderseite enthält Kontaktstrukturen 315, die sich durch Öffnungen in dem Zwischenschicht-Dielektrikum 210 zu dem oder in den Siliziumcarbid-Körper 100 erstrecken. Das Driftgebiet 130 enthält eine Driftzone 131 und Stromausbreitungsgebiete 137 zwischen benachbarten Abschirmgebieten 170.
  • Das Gitterdefektgebiet 190 enthält Streifenbereiche 195, die ein unteres Defektgebiet 192 bilden, das den rückseitigen Übergang jn0 überlappt. Die Streifenbereiche 195 können beliebige der Konfiguration sein, wie sie unter Bezugnahme auf 3A - 3D beschrieben wurden. In der veranschaulichten Ausführungsform sind die Streifenbereiche 195 zu den Emittergebieten 160 ausgerichtet und verlaufen parallel zu den Emittergebieten 160.
  • 9A - 9B zeigen Halbleitervorrichtungen 500, die eine MPS-Struktur enthalten, die in einem Siliziumcarbid-Körper 100 mit einem dotierten Driftgebiet 130, das eine n-dotierte Driftzone 131 und einen n-dotierten Basisbereich 139 umfasst, ausgebildet ist, wie oben beschrieben wurde.
  • P-dotierte Emittergebiete 160 erstrecken sich von der ersten Oberfläche 101 in den Siliziumcarbid-Körper 100. Die Emittergebiete 160 und das Driftgebiet 130 bilden Haupt-pn-Übergänge pn0. Zwischen benachbarten Emittergebieten 160 verbinden Kathodengebiete des Leitfähigkeitstyps der Driftzone 131 die erste Oberfläche 101 mit dem Driftgebiet 130.
  • Eine Anodenelektrode 340 ist direkt auf der ersten Oberfläche 101 ausgebildet. Die Anodenelektrode 340 kann mit einem Anodenanschluss A elektrisch verbunden oder gekoppelt sein oder kann den Anodenanschluss A bilden. Die Anodenelektrode 340 und die Emittergebiete 160 bilden ohmsche, zum Beispiel niederohmige ohmsche, Kontakte. Die Anodenelektrode 340 und die Kathodengebiete bilden Schottky-Kontakte SC.
  • Die Kathodengebiete bilden im Sinne dieser Anmeldung unipolare Stromgebiete 140 aus. An einer Rückseite grenzt eine Kathodenelektrode 350 direkt an die zweite Oberfläche 102 und bildet einen ohmschen Kontakt, z.B. einen niederohmigen ohmschen Kontakt, mit dem Basisbereich 139. Die Kathodenelektrode 350 kann einen Kathodenanschluss K bilden oder kann mit einem solchen elektrisch verbunden oder gekoppelt sein.
  • Ein Durchlassstrom der Halbleitervorrichtung 500 setzt bei einer vergleichsweise niedrigen Einsetzspannung der Schottky-Kontakte SC ein. Bei einem höheren Laststrom reduziert der bipolare Strom durch den Haupt-pn-Übergang pn0 die Durchlassspannung verglichen mit dem Spannungsabfall über eine Schottky-Diode bei gleichem Laststrom. Verarmungsgebiete, die sich von den Emittergebieten 160 aus lateral ausbreiten, können die Schottky-Kontakte SC im Sperrzustand abschirmen und können einen Leckageweg durch die Schottky-Kontakte SC abschnüren. Der Siliziumcarbid-Körper 100 enthält ein beliebiges der Gitterdefektgebiete 190, wie sie unter Bezugnahme auf 1, 2A - 2B und 3A - 3E beschrieben wurden.
  • In 9A umfasst das Gitterdefektgebiet 190 ein oberes Defektgebiet 191 mit Streifenbereichen 195, die die Emittergebiete 160 überlappen.
  • In 9B umfasst das Gitterdefektgebiet 190 ein unteres Defektgebiet 192 mit Streifenbereichen 195 nahe dem rückseitigen Übergang jn0.
  • 10 zeigt ein Referenzbeispiel einer Halbleitervorrichtung 500 mit Graben-Gatestrukturen 150, die sich entlang einer ersten horizontalen Richtung 291 erstrecken. Der Siliziumcarbid-Körper 100 kann den 4H-Polytyp und eine Kristallorientierung wie unter Bezugnahme auf 4A - 4B beschrieben aufweisen. Während der Lebensdauer der Halbleitervorrichtung 500 kann eine bipolare Verschlechterung einen SF (Stapelfehler) 950 entlang einer Hauptgitterebene, zum Beispiel entlang der <1100>-Kristallrichtung, wachsen lassen. Der SF breitet sich vorwiegend entlang der ersten horizontalen Richtung 291 über eine vergleichsweise große SF-Ausbreitungsfläche 951 aus.
  • In 11 enthält die Halbleitervorrichtung 500 Streifenbereiche 195 eines Gitterdefektgebiets 190 gemäß den Ausführungsformen. Die Ausbreitung des Stapelfehlers kann auf die vergleichsweise enge SF-Ausbreitungszone 952 zwischen zwei benachbarten Streifenbereichen 195 begrenzt werden.
  • 12A - 15 zeigen Verfahren zum Herstellen einer Halbleitervorrichtung aus einem Siliziumcarbid-Substrat 700 auf der Basis von Querschnittsansichten. Die Verfahren können genutzt werden, um eine beliebige der Halbleitervorrichtungen 500 auszubilden, wie sie unter Bezugnahme auf 1, 2A - 2B, 3A - 3E, 4 4A - 4B, 5 - 9 und 11 beschrieben wurden. Jede beliebige der Halbleitervorrichtungen 500, wie unter Bezugnahme auf 1, 2A - 2B, 3A - 3E, 4A - 4B, 5 - 9 und 11 beschrieben, kann mit einem beliebigen der Verfahren der 12A - 15 erhalten werden.
  • 12A zeigt ein Siliziumcarbid-Substrat 700, das aus einer Siliziumcarbid-Scheibe oder einem Siliziumcarbid-Wafer, die oder der von einem einkristallinen Siliziumcarbid-Ingot geschnitten wurde, besteht oder solche enthält. Gemäß einer anderen Ausführungsform kann das Siliziumcarbid-Substrat 700 eine Schicht enthalten oder aus einer solchen bestehen, die mittels Epitaxie auf einer geeigneten einkristallinen Basis aufgewachsen wurde. Das Siliziumcarbid-Substrat 700 kann beispielsweise 15R-SiC, 2H-SiC, 4H-SiC oder 6H-SiC sein. Zusätzlich zu den Hauptbestandteilen Silizium und Kohlenstoff kann das Siliziumcarbid-Substrat 700 Dotierstoffatome, zum Beispiel Stickstoff N, Phosphor P, Beryllium Be, Bor B, Aluminium Al und/oder Gallium Ga, enthalten. Außerdem kann das Siliziumcarbid-Substrat 700 unerwünschte Störstellen, zum Beispiel Wasserstoff, Sauerstoff und/oder Kohlenstoff, enthalten.
  • Das Siliziumcarbid-Substrat 700 kann eine dünne, kreisförmige Scheibe, oder Wafer, mit einer Hauptoberfläche 701 an einer Vorderseite und einer rückseitigen Oberfläche an einer Rückseite der Scheibe, oder des Wafers, sein. Die rückseitige Oberfläche und die Hauptoberfläche 701 sind parallel zueinander, wobei die Hauptoberfläche 701 planar oder gerippt sein kann. Der Einfachheit halber wird im Folgenden im Fall einer gerippten Hauptoberfläche 701 eine Mittelebene durch die gerippte Hauptoberfläche 701 als Hauptoberfläche 701 betrachtet. Ein Durchmesser des Siliziumcarbid-Substrats 700 kann einem Produktionsstandard für Halbleiter-Wafer entsprechen. Eine Oberflächennormale 704 der Hauptoberfläche 701 definiert eine vertikale Richtung. Richtungen orthogonal zur Oberflächennormalen 704 sind laterale und horizontale Richtungen.
  • Das Siliziumcarbid-Substrat 700 kann ein hochdotiertes Basissubstrat und/oder eine epitaktische Schicht enthalten, die mittels Epitaxie auf einem Basissubstrat aufgewachsen wurde, wobei die epitaktische Schicht verschieden dotierte Teilschichten und lateral beabstandete dotierte Gebiete enthalten kann. Die dotierten Gebiete können eine n-dotierte Driftschicht 731, p-dotierte Bodygebiete 120 zwischen der Hauptoberfläche 701 und der Driftschicht 731, n-dotierte Stromausbreitungsgebiete 137 zwischen den Bodygebieten 120 und der Driftschicht 731, n-dotierte Sourcegebiete 110 zwischen der Hauptoberfläche 701 und den Bodygebieten 120 und Implantationsgebiete enthalten, die sich zwischen benachbarten Bodygebieten 120 von der Hauptoberfläche 701 zu der oder in die Driftschicht 731 erstrecken.
  • Eines oder mehrere der dotierten Gebiete, z.B. die Sourcegebiete 110, können in einer späteren Phase gebildet werden.
  • Jedes Implantationsgebiet kann einen ersten Implantationsbereich und einen zweiten Implantationsbereich umfassen, die durch Implantationen von Dotierstoffen mit verschiedener Dosis und Energie gebildet werden. Beispielsweise kann der zweite Implantationsbereich aus einer Implantation mit hoher Dosis/hoher Energie resultieren. Eine Wärmebehandlung kann die Dotierstoffe in den Implantationsgebieten aktivieren. Die Implantationsgebiete mit den aktivierten Dotierstoffen bilden Emittergebiete 160 mit ersten Abschirmbereichen 161 und höher dotierten zweiten Abschirmbereichen 162.
  • Eine erste Implantationsmaske 770 mit ersten Maskenöffnungen 771 wird auf der Hauptoberfläche 701 ausgebildet. Die ersten Maskenöffnungen 771 legen zumindest Bereiche der Emittergebiete 160 frei. H, He und/oder Ar werden durch die ersten Maskenöffnungen 771 implantiert. Die erste Implantationsmaske 770 und eine Implantationsmaske zum Ausbilden der Sourcegebiete 110 können komplementäre Masken sein.
  • 12A zeigt erste Maskenöffnungen 771, die zu den Emittergebieten 160 ausgerichtet sind. Das implantierte H, He und/oder Ar bilden Streifenbereiche 195 eines Gitterdefektgebiets 190, wobei die Streifenbereiche 195 mit dem pn-Übergang zwischen dem Emittergebiet 160 und der Driftschicht 731 überlappen. Die erste Implantationsmaske 770 kann entfernt werden, und eine Graben-Ätzmaske 772 kann auf der Hauptoberfläche 701 ausgebildet werden. Ein Ätzprozess, der zum Beispiel ein reaktives Ionenstrahlätzen einschließen kann, kann Gategräben 750 ausbilden.
  • 12B zeigt die Gategräben 750, die in der vertikalen Projektion von Graben-Maskenöffnungen 773 in der Graben-Ätzmaske 772 ausgebildet wurden. Die Gategräben 750 erstrecken sich durch die Bodygebiete 120 und in die Stromausbreitungsgebiete 137. Eine vertikale Ausdehnung der Gategräben 750 ist kleiner als eine vertikale Ausdehnung der Emittergebiete 160.
  • Die erste Implantationsmaske 770 wird in einer Phase gebildet, in der die Hauptoberfläche 701 planar und frei von Stufen und Gräben ist, so dass eine Ausbildung des Gitterdefektgebiets 190 vergleichsweise gut steuerbaren Prozessen einbezieht.
  • Gemäß 13A - 13B werden die Gategräben 750 vor einer H-, He- und/oder Ar-Implantation gebildet. Eine zweite Implantationsmaske 774 wird ausgebildet.
  • Wie in 13A veranschaulicht ist, bedeckt die erste Implantationsmaske 774 erste Graben-Seitenwände, die die Bodygebiete 120 freilegen, und kann angrenzende Bereiche des Grabenbodens und/oder der Hauptoberfläche 701 bedecken. Zweite Implantationsmaskenöffnungen 775 in der zweiten Implantationsmaske 774 legen Bereiche des Grabenbodens entlang den zweiten Graben-Seitenwänden frei, die die Emittergebiete 160 freilegen, und können die zweiten Graben-Seitenwände und angrenzende Bereiche der Hauptoberfläche 701 freilegen. Ein Abstand zwischen den Streifenbereichen 195 und den Stromausbreitungsgebieten 137, durch welche der unipolare Transistorstrom fließt, kann präzise definiert werden. Die zweite Implantationsmaske 774 kann entfernt werden. Ein Abscheidungsprozess oder eine Wärmebehandlung in einer Sauerstoff enthaltenden Atmosphäre kann eine Gate-Dielektrikumschicht 759 ausbilden.
  • 13B zeigt die Gate-Dielektrikumschicht 759, welche durch eine H-, He- und/oder Ar-Implantation unbeeinflusst bleibt.
  • 14A - 14B zeigen eine Gateelektrode 155, die in den Gategräben 750 nach Ausbilden der Gate-Dielektrikumschicht 759 wie unter Bezugnahme auf 13B beschrieben ausgebildet wurde. Eine Zwischenschicht-Dielektrikumschicht kann abgeschieden werden. Öffnungen werden zwischen benachbarten Gategräben in die Zwischenschicht-Dielektrikumschicht geätzt. Eine dünne Metallschicht, die freigelegte Bereiche der Hauptoberfläche 701 und Reste der Zwischenschicht-Dielektrikumschicht bedeckt, wird abgeschieden. Eine dritte Implantationsmaske 776 kann ausgebildet werden, wobei dritte Maskenöffnungen 777 in der dritten Implantationsmaske 776 in der vertikalen Projektion von zumindest einem Bereich des Emittergebiets 160 direkt unterhalb der Gategräben liegen. Durch die dritten Maskenöffnungen 777 werden H, He und/oder Ar implantiert.
  • 14A zeigt Gatestrukturen 150, die die Gateelektrode 155 und Reste der Gate-Dielektrikumschicht von 12B enthalten. Die implantierten H, He und/oder Ar bilden ein Gitterdefektgebiet 190 mit Streifenbereichen 195 in einer vertikalen Projektion der dritten Maskenöffnungen 777. Reste der Zwischenschicht-Dielektrikumschicht bilden ein Zwischenschicht-Dielektrikum 210. Die dritte Implantationsmaske 776 kann entfernt werden.
  • 14B zeigt eine dicke Metallisierungsschicht 812, die nach Entfernung der dritten Implantationsmaske 776 auf der ersten Metallisierungsschicht 811 abgeschieden wird.
  • 15 zeigt eine auf der dicken Metallisierungsschicht 812 ausgebildete vierte Implantationsmaske 778. H, He und/oder Ar werden durch vierte Maskenöffnungen 779 in der vierten Implantationsmaske 778 implantiert, um ein Gitterdefektgebiet 190 auszubilden. Die linke Hälfte und die rechte Hälfte von 15 sind Querschnittsansichten in zwei verschiedenen, parallelen vertikalen Querschnittsebenen. Mit anderen Worten wechseln sich entlang einer Richtung orthogonal zur Querschnittsebene Streifenbereiche 195 des Gitterdefektgebiets 190 mit Gebieten ohne oder mit einer signifikant niedrigeren Dichte von Gitterdefekten ab. Das Vorsehen der vierten Implantationsmaske 778 für die Implantation in einer verhältnismäßig späten Prozessierungsphase kann die Integration der Ausbildung von Gitterdefektgebieten 190 in bestehende Prozessabläufe erleichtern.
  • Obwohl spezifische Ausführungsformen hier veranschaulicht und beschrieben wurden, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen herangezogen werden kann, ohne von dem Bereich der vorliegenden Offenbarung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Offenbarung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (18)

  1. Halbleitervorrichtung aufweisend einen Siliziumcarbid-Körper (100), der aufweist: einen ersten Abschnitt (171) und einen zweiten Abschnitt (172), wobei der erste Abschnitt (171) dem zweiten Abschnitt (172) benachbart gelegen ist; ein Driftgebiet (130), das in den ersten und zweiten Abschnitten (171, 172) ausgebildet ist; und ein Gitterdefektgebiet (190), das in einem Bereich des Driftgebiets (130) in dem zweiten Abschnitt (172) gelegen ist und in zumindest einem Bereich des ersten Abschnitts (171) nicht vorhanden ist, wobei im Gitterdefektgebiet (190) eine Dichte von Gitterdefekten (199), die Zwischengitteratome und Leerstellen aufweisen, zumindest zweimal so hoch wie in einem Bereich des Driftgebiets (130) außerhalb des Gitterdefektgebiets (190) ist.
  2. Halbleitervorrichtung nach dem vorhergehenden Anspruch, ferner aufweisend: ein Emittergebiet (160) in dem zweiten Abschnitt (172) zwischen einer ersten Oberfläche (101) des Siliziumcarbid-Körpers (100) und dem Driftgebiet (130), wobei das Emittergebiet (160) und das Driftgebiet (130) einen Haupt-pn-Übergang (pn0) bilden; und ein unipolares Stromgebiet (140), das in dem ersten Abschnitt (171) zwischen der ersten Oberfläche (101) und dem Driftgebiet (130) gelegen ist, wobei das unipolare Stromgebiet ein Bodygebiet (120) einer Transistorzelle (TC) enthält oder ein Kathodengebiet eines Schottky-Kontakts (SC) enthält.
  3. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das Gitterdefektgebiet (190) ein oberes Defektgebiet (191) in einem Teil des Driftgebiets (130) entlang und/oder nahe dem Haupt-pn-Übergang (pn0) aufweist.
  4. Halbleitervorrichtung nach dem vorhergehenden Anspruch, wobei das obere Defektgebiet (191) den Haupt-pn-Übergang (pn0) überlappt.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der Siliziumcarbid-Körper (100) einen Basisbereich (139) zwischen der zweiten Oberfläche (102) und dem Driftgebiet (130) aufweist, wobei der Basisbereich (139) und das Driftgebiet (130) einen rückseitigen Übergang (jn0) bilden und wobei das Gitterdefektgebiet (190) ein unteres Defektgebiet (192) in einem Teil des Driftgebiets (130) entlang und/oder nahe dem rückseitigen Übergang (jn0) aufweist.
  6. Halbleitervorrichtung nach dem vorhergehenden Anspruch, wobei das untere Defektgebiet (192) den rückseitigen Übergang (jn0) überlappt.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das Gitterdefektgebiet (190) eine Vielzahl paralleler Streifenbereiche (195) aufweist.
  8. Halbleitervorrichtung nach dem vorhergehenden Anspruch, ferner aufweisend: eine Vielzahl streifenförmiger unipolarer Stromgebiete (140), wobei die Streifenbereiche (195) parallel zu den streifenförmigen unipolaren Stromgebieten (140) verlaufen.
  9. Halbleitervorrichtung nach Anspruch 7, aufweisend eine Vielzahl streifenförmiger unipolarer Stromgebiete (140), wobei die Streifenbereiche (195) transversal zu den streifenförmigen unipolaren Stromgebieten (140) verlaufen.
  10. Halbleitervorrichtung nach Anspruch 6, wobei eine Vielzahl unipolarer Stromgebiete (140) in Reihen und Spalten angeordnet ist und wobei das Gitterdefektgebiet (190) ein Gitter mit den in Maschen des Gitters ausgebildeten unipolaren Stromgebieten (140) bildet.
  11. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der erste Abschnitt (171) ein Bodygebiet (120) einer Transistorzelle (TC) aufweist.
  12. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der erste Abschnitt (171) einen Schottky-Kontakt (SC) aufweist.
  13. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren aufweist: Vorsehen eines Siliziumcarbid-Substrats (700), das einen ersten Abschnitt (171) und einen zweiten Abschnitt (172) aufweist, wobei der erste Abschnitt (171) dem zweiten Abschnitt (172) benachbart gelegen ist, wobei das Siliziumcarbid-Substrat (700) eine Driftschicht (731) in den ersten und zweiten Abschnitten (171, 172) aufweist; und Ausbilden eines Gitterdefektgebiets (190) in einem Bereich der Driftschicht (731) im zweiten Abschnitt (172), wobei das Gitterdefektgebiet (190) in zumindest einem Abschnitt des ersten Abschnitts (171) nicht ausgebildet ist und wobei im Gitterdefektgebiet (190) eine Dichte von Gitterdefekten (199), die Zwischengitteratome und Leerstellen aufweisen, zumindest zweimal so hoch wie in einem Abschnitt der Driftschicht (731) außerhalb des Gitterdefektgebiets (190) ist.
  14. Verfahren nach Anspruch 13, wobei ein Ausbilden des Gitterdefektgebiets (190) ein Implantieren von H, He und/oder Ar in den zweiten Abschnitt (172) durch eine strukturierte Implantationsmaske (770, 774, 776, 778) aufweist.
  15. Verfahren nach einem der beiden vorhergehenden Ansprüche, ferner aufweisend: Durchführen einer Wärmebehandlung zum Aktivieren implantierter Dotierstoffe, und Ausbilden eines Gategrabens (750), der sich von der Hauptoberfläche (701) in das Siliziumcarbid-Substrat (700) erstreckt, wobei H, He und/oder Ar nach der Wärmebehandlung und vor Ausbilden des Gategrabens (750) implantiert werden.
  16. Verfahren nach einem der drei vorhergehenden Ansprüche, ferner aufweisend: Ausbilden eines Gategrabens (750), der sich von der Hauptoberfläche (701) in das Siliziumcarbid-Substrat (700) erstreckt, und Ausbilden einer Gate-Dielektrikumschicht (759) entlang einer Seitenwand des Gategrabens (750), wobei H, He und/oder Ar nach Ausbilden des Gategrabens (750) und vor Ausbilden der Gate-Dielektrikumschicht (759) implantiert werden.
  17. Verfahren nach einem der vier vorhergehenden Ansprüche, ferner aufweisend: Ausbilden einer dünnen Metallschicht (811) auf der Hauptoberfläche (701) und Ausbilden einer dicken Metallschicht (812) auf der dünnen Metallschicht (811), wobei H, He und/oder Ar nach Ausbilden der dünnen Metallschicht (811) und vor Ausbilden der dicken Metallschicht (812) implantiert werden.
  18. Verfahren nach einem der fünf vorhergehenden Ansprüche, ferner aufweisend: Ausbilden einer dicken Metallschicht (812) auf der Hauptoberfläche (701), wobei H, He und/oder Ar nach Ausbilden der dicken Metallschicht (812) implantiert werden.
DE102018133433.8A 2018-12-21 2018-12-21 Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren Active DE102018133433B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102018133433.8A DE102018133433B4 (de) 2018-12-21 2018-12-21 Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
US16/721,088 US11063142B2 (en) 2018-12-21 2019-12-19 Semiconductor device including silicon carbide body and method of manufacturing
CN201911326662.7A CN111354796B (zh) 2018-12-21 2019-12-20 包括碳化硅主体的半导体器件以及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018133433.8A DE102018133433B4 (de) 2018-12-21 2018-12-21 Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE102018133433A1 true DE102018133433A1 (de) 2020-06-25
DE102018133433B4 DE102018133433B4 (de) 2023-07-06

Family

ID=70969708

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018133433.8A Active DE102018133433B4 (de) 2018-12-21 2018-12-21 Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren

Country Status (3)

Country Link
US (1) US11063142B2 (de)
CN (1) CN111354796B (de)
DE (1) DE102018133433B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7168071B2 (ja) * 2019-04-01 2022-11-09 富士電機株式会社 半導体モジュール
JP2022144504A (ja) * 2021-03-19 2022-10-03 株式会社東芝 半導体装置及びその製造方法
US11677023B2 (en) * 2021-05-04 2023-06-13 Infineon Technologies Austria Ag Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154026B2 (en) * 2005-12-14 2012-04-10 Central Research Institute Of Electric Power Industry Silicon carbide bipolar semiconductor device
US20160336390A1 (en) * 2014-02-28 2016-11-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
US20180233564A1 (en) * 2017-02-13 2018-08-16 Fuji Electric Co., Ltd. Semiconductor device with lifetime killers and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637922B1 (en) * 2012-07-19 2014-01-28 Infineon Technologies Ag Semiconductor device
DE102015111213B4 (de) * 2015-07-10 2023-05-04 Infineon Technologies Ag Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement
JP6666292B2 (ja) * 2017-03-22 2020-03-13 トヨタ自動車株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154026B2 (en) * 2005-12-14 2012-04-10 Central Research Institute Of Electric Power Industry Silicon carbide bipolar semiconductor device
US20160336390A1 (en) * 2014-02-28 2016-11-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
US20180233564A1 (en) * 2017-02-13 2018-08-16 Fuji Electric Co., Ltd. Semiconductor device with lifetime killers and method of manufacturing the same

Also Published As

Publication number Publication date
CN111354796A (zh) 2020-06-30
CN111354796B (zh) 2023-08-04
DE102018133433B4 (de) 2023-07-06
US20200203513A1 (en) 2020-06-25
US11063142B2 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102014101951B4 (de) Superjunction-Halbleitervorrichtung mit Implantationszonen und Verfahren zu deren Herstellung
DE112016000071T5 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE102012210053A1 (de) Halbleitervorrichtung, die einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode beinhaltet
DE102018124740A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE102009033313A1 (de) Reduzierte Prozessempfindlichkeit von Elektroden-Halbleiter-Gleichrichtern
DE102017131354A1 (de) Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
DE102019114312A1 (de) Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102018124737A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE112012000615T5 (de) SiC-Bipolartransistor mit überwachsenem Emitter
DE102018133433B4 (de) Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102012108302A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102021122335A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019130376A1 (de) Siliziumcarbid-vorrichtung mit schottky-kontakt
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE102014109208A1 (de) Ladungskompensationsvorrichtung und ihre herstellung
DE102016112490A1 (de) Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative