JP6666292B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6666292B2
JP6666292B2 JP2017055344A JP2017055344A JP6666292B2 JP 6666292 B2 JP6666292 B2 JP 6666292B2 JP 2017055344 A JP2017055344 A JP 2017055344A JP 2017055344 A JP2017055344 A JP 2017055344A JP 6666292 B2 JP6666292 B2 JP 6666292B2
Authority
JP
Japan
Prior art keywords
range
semiconductor substrate
region
contact
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017055344A
Other languages
English (en)
Other versions
JP2018160488A5 (ja
JP2018160488A (ja
Inventor
永岡　達司
達司 永岡
侑佑 山下
侑佑 山下
泰 浦上
泰 浦上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2017055344A priority Critical patent/JP6666292B2/ja
Priority to PCT/JP2018/002487 priority patent/WO2018173477A1/ja
Priority to CN201880019440.8A priority patent/CN110622320B/zh
Priority to US16/487,007 priority patent/US11393902B2/en
Publication of JP2018160488A publication Critical patent/JP2018160488A/ja
Publication of JP2018160488A5 publication Critical patent/JP2018160488A5/ja
Application granted granted Critical
Publication of JP6666292B2 publication Critical patent/JP6666292B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本明細書で開示する技術は、半導体装置に関し、特に、半導体装置の温度分布を改善するための技術に関する。
特許文献１に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）と還流ダイオードとが一体的に形成された半導体装置が開示されている。この種の半導体装置は、ＲＣ（Reverse Conducting）−ＩＧＢＴとも称され、半導体基板の下面に沿って、ＩＧＢＴのコレクタ領域と還流ダイオードのカソード領域とが交互に設けられた構造を有する。特許文献１の半導体装置では、カソード領域に対するコレクタ領域の比が、半導体基板の中央部において大きく、半導体基板の周縁部において小さくなっている。このような構成によると、放熱性に劣る中央部において、半導体基板の発熱量が抑制されることから、半導体装置の温度分布が改善（即ち、均一化）される。
特開２０１１−１３４９５０号公報
ＲＣ−ＩＧＢＴと同様の機能を有する他の半導体装置として、ボディダイオード（寄生ダイオードとも称される）を内蔵するＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）構造を有するものが知られている。この種の半導体装置では、ＭＯＳＦＥＴ構造のボディダイオードが、還流ダイオードとして機能することができる。しかしながら、ＭＯＳＦＥＴ構造のボディダイオードは、通電に伴う発熱量が比較的に大きい。そのことから、ボディダイオードを還流ダイオードとして利用すると、半導体基板が高温になりやすく、また、温度分布のばらつきも大きくなりやすい。特許文献１の技術は、温度分布の改善に有効なものであるが、ＲＣ−ＩＧＢＴに特有の構造を利用したものであることから、ＭＯＳＦＥＴ構造を有する半導体装置には採用することができない。
従って、本明細書は、ＭＯＳＦＥＴ構造を有する半導体装置の温度分布を改善するための技術を提供する。
本明細書が開示する技術では、半導体基板のなかで放熱性が異なる少なくとも二つの範囲を特定し、それらの範囲の間でＭＯＳＦＥＴ構造（特に、ボディダイオードに係る構造）を互いに相違させる。詳しくは、同じ電流密度に対するボディダイオードの順方向電圧が、放熱性に劣る範囲では高くなり、放熱性に優れた範囲では低くなるように、各範囲におけるＭＯＳＦＥＴ構造を設計する。このような構成によると、ＭＯＳＦＥＴ構造のボディダイオードに電流が流れたときに、放熱性に劣る範囲では電流密度が小さくなり、放熱性に優れた範囲では電流密度が大きくなる。その結果、放熱性が異なる複数の範囲において、温度分布が均一化される。なお、ボディダイオードの順方向電圧は、例えばオン電圧といったＭＯＳＦＥＴの特性に影響を与えることなく、調整することができる。
本技術の一側面により、次の半導体装置が開示される。この半導体装置は、上面と下面とを有する半導体基板と、半導体基板の上面に設けられた上面電極と、半導体基板の下面に設けられた下面電極とを備える。半導体基板は、平面視したときに、半導体基板の中心を含む第１範囲と、第１範囲と半導体基板の外周縁との間に位置する第２範囲とを有する。第１範囲と第２範囲のそれぞれには、ボディダイオードを内蔵するＭＯＳＦＥＴ構造が設けられている。ＭＯＳＦＥＴ構造は、同じ電流密度に対するボディダイオードの順方向電圧が第１範囲において第２範囲よりも高くなるように、第１範囲と第２範囲との間で互いに相違する。
上記した半導体装置では、半導体基板の中心を含む第１範囲が、その周囲に位置する第２範囲と比較して、放熱性において劣っている。そのことから、ボディダイオードの電流密度が、第１範囲において第２範囲よりも小さくなるように、第１範囲と第２範囲との間でＭＯＳＦＥＴ構造が互いに相違している。このような構成によると、放熱性が劣る第１範囲において、ボディダイオードによる発熱量が抑制されることから、半導体装置の温度分布が改善される。
本技術の他の一側面により、次の半導体装置も開示される。この半導体装置は、上面と下面とを有する半導体基板と、半導体基板の上面に設けられた上面電極と、半導体基板の下面に設けられた下面電極と、上面電極の一部を覆う絶縁性の保護膜とを備える。半導体基板は、平面視したときに、保護膜に覆われる第１範囲と保護膜に覆われない第２範囲とを有する。第１範囲と第２範囲のそれぞれには、ボディダイオードを内蔵するＭＯＳＦＥＴ構造が設けられている。ＭＯＳＦＥＴ構造は、同じ電流密度に対するボディダイオードの順方向電圧が第１範囲において第２範囲よりも高くなるように、第１範囲と第２範囲との間で互いに相違する。
上記した半導体装置では、保護膜によって放熱が阻害されることから、保護膜に覆われる第１範囲が、保護膜に覆われない第２範囲と比較して、放熱性において劣っている。そのことから、ボディダイオードの電流密度が、第１範囲において第２範囲よりも小さくなるように、第１範囲と第２範囲との間でＭＯＳＦＥＴ構造が互いに相違している。このような構成によると、放熱性が劣る第１範囲において、ボディダイオードによる発熱量が抑制されることから、半導体装置の温度分布が改善される。
本技術のまた別の一側面により、次の半導体装置がさらに開示される。この半導体装置は、上面と下面とを有する半導体基板と、半導体基板の上面に設けられた上面電極と、半導体基板の下面に設けられた下面電極と、上面電極の一部を覆う絶縁性の保護膜とを備える。上面電極の上面の少なくとも一部の範囲には、例えばリードといった導電性部材が接合される。半導体基板は、平面視したときに、導電性部材に覆われない第１範囲と導電性部材に覆われる第２範囲とを有する。第１範囲と第２範囲のそれぞれには、ボディダイオードを内蔵するＭＯＳＦＥＴ構造が設けられている。ＭＯＳＦＥＴ構造は、同じ電流密度に対するボディダイオードの順方向電圧が第１範囲において第２範囲よりも高くなるように、第１範囲と第２範囲との間で互いに相違する。
上記した半導体装置では、導電性部材を通じた放熱を期待し得ることから、導電性部材に覆われない第１範囲が、導電性部材に覆われる第２範囲と比較して、放熱性において劣っている。そのことから、ボディダイオードの電流密度が、第１範囲において第２範囲よりも小さくなるように、第１範囲と第２範囲との間でＭＯＳＦＥＴ構造が互いに相違している。このような構成によると、放熱性が劣る第１範囲において、ボディダイオードによる発熱量が抑制されることから、半導体装置の温度分布が改善される。
実施例１の半導体装置１０の平面図である。 図１中のＩＩ−ＩＩ線における断面図であり、ソース領域３８に沿って半導体装置１０の断面構造を模式的に示す。 図１中のＩＩＩ−ＩＩＩ線における断面図であり、ボディコンタクト領域３６ａに沿って半導体装置１０の断面構造を模式的に示す。二つの範囲Ａ１、Ａ２の間で、隣り合うボディ接触箇所Ｃの間隔ＣＰ１、ＣＰ２が互いに相違する。 実施例１の変形例である半導体装置１０ａを示す。この半導体装置１０ａでは、二つの範囲Ａ１、Ａ２の間で、各ボディ接触箇所Ｃの面積ＣＡ１、ＣＡ２が互いに相違する。 実施例１の他の変形例である半導体装置１０ｂを示す。この半導体装置１０ｂでは、二つの範囲Ａ１、Ａ２の間で、ボディ接触箇所Ｃの下方におけるボディ領域３６のｐ型不純物の濃度が互いに相違するもの。加えて、二つの範囲Ａ１、Ａ２の間で、ボディ接触箇所Ｃの下方における結晶欠陥１２ｄの密度が互いに相違する。 実施例２の半導体装置１００の平面図である。 図６中のＶＩＩ−ＶＩＩ線における断面図であり、ソース領域３８に沿って半導体装置１００の断面構造を模式的に示す。 図６中のＶＩＩＩ−ＶＩＩＩ線における断面図であり、ボディコンタクト領域３６ａに沿って半導体装置１００の断面構造を模式的に示す。 実施例３の半導体装置１１０の平面図である。 図９中のＸ−Ｘ線における断面図であり、半導体装置１１０の断面構造を模式的に示す。 実施例４の半導体装置１２０の平面図である。 図１１中のＸＩＩ−ＸＩＩ線における断面図であり、ソース領域３８に沿って半導体装置１２０の断面構造を模式的に示す。 図１１中のＸＩＩＩ−ＸＩＩＩ線における断面図であり、ボディコンタクト領域３６ａに沿って半導体装置１２０の断面構造を模式的に示す。
本技術の一実施形態では、ＭＯＳＦＥＴ構造が、上面電極に接するｎ型のソース領域と、下面電極に接するｎ型のドレイン領域と、ソース領域とドレイン領域との間に介在するとともに上面電極に接するｐ型のボディ領域と、ボディ領域とドレイン領域との間に介在するｎ型のドリフト領域とを有してもよい。このような構成によると、ＭＯＳＦＥＴ構造には、ボディ領域とドリフト領域との間のｐｎ接合により、上面電極から下面電極に向かう電流を許容するボディダイオードが構成される。但し、他の実施形態として、ＭＯＳＦＥＴ構造は、上記とは異なる構造を有してもよい。
本技術の一実施形態では、第１範囲においてボディ領域が上面電極に接する面積の割合が、第２範囲においてボディ領域が上面電極に接する面積の割合より小さくてもよい。このような構成によると、ＭＯＳＦＥＴとしての特性を変化させることなく、同じ電流密度に対するボディダイオードの順方向電圧を、第１範囲において第２範囲よりも高くすることができる。
上記した構造の一形態として、第１範囲と第２範囲とのそれぞれが、ボディ領域と上面電極とが互いに接する接触箇所を複数有してもよい。この場合、第１範囲における接触箇所の間隔が、第２範囲における接触箇所の間隔より広くてもよい。加えて、又は代えて、第１範囲における接触箇所の一つの面積が、第２範囲における接触箇所の一つの面積よりも狭くてもよい。
本技術の一実施形態では、第１範囲においてボディ領域が上面電極に接する接触箇所の下方におけるボディ領域のｐ型不純物の濃度が、第２範囲においてボディ領域が上面電極に接する接触箇所の下方におけるボディ領域のｐ型不純物の濃度より低くてもよい。このような構造によっても、ＭＯＳＦＥＴとしての特性を変化させることなく、同じ電流密度に対するボディダイオードの順方向電圧を、第１範囲において第２範囲よりも高くすることができる。
本技術の一実施形態では、第１範囲においてボディ領域が上面電極に接する接触箇所の下方における結晶欠陥の密度が、第２範囲においてボディ領域が上面電極に接する接触箇所の下方における結晶欠陥の密度より大きくてもよい。このような構造によっても、ＭＯＳＦＥＴとしての特性を変化させることなく、同じ電流密度に対するボディダイオードの順方向電圧を、第１範囲において第２範囲よりも高くすることができる。
上記した実施形態では、第１範囲の前記した接触箇所の下方においてドリフト領域に含まれる結晶欠陥の密度が、第２範囲の前記した接触箇所の下方においてドリフト領域に含まれる結晶欠陥の密度より大きくてもよい。即ち、上述した結晶欠陥の密度の差別化は、一例として、ドリフト領域で行われてもよい。
本技術の一実施形態において、半導体装置は、半導体基板の温度を検出する温度センサをさらに備えてもよい。この場合、温度センサは、平面視したときに、半導体基板の中心又はその近傍に配置されていてもよい。但し、温度センサを配置する位置は、様々に変更可能である。本技術によると、半導体基板の温度分布が改善されることから、温度センサの位置にかかわらず、半導体基板の温度を正しく検出することができる。
（実施例１）図面を参照して、実施例１の半導体装置１０について説明する。本実施例の半導体装置１０は、電力供給回路に用いられるパワー半導体装置である。後述するように、半導体装置１０は、ボディダイオード（寄生ダイオードとも称される）を内蔵するＭＯＳＦＥＴ構造を有し、例えばコンバータ又はインバータのスイッチング素子として採用することができる。
図１−図３に示すように、半導体装置１０は、半導体基板１２を備える。半導体基板１２は、上面１２ａと、上面１２ａの反対側に位置する下面１２ｂとを有する。なお、ここで使用する「上面」及び「下面」との用語は、互いに反対側に位置する二つの面を、便宜的に区別するための表現であり、半導体装置１０の製造時や使用時における姿勢を限定するものではない。また、本明細書において「下方」との用語は、半導体基板１２の上面１２ａから下面１２ｂに向かう方向を意味する。本実施例の半導体基板１２は、炭化ケイ素（ＳｉＣ）の基板である。ただし、半導体基板１２を構成する半導体材料は特に限定されず、例えばシリコン（Ｓｉ）であってもよいし、窒化ガリウム（ＧａＮ）といった化合物半導体であってもよい。なお、シリコンと比較して、炭化ケイ素や窒化ガリウムといったワイドバンドギャップ半導体は、ｐｎ接合ダイオードの順方向電圧が高いという特性を有する。そのことから、本明細書で開示される技術は、半導体基板１２がワイドバンドギャップ半導体の基板である場合に、より高い効果を発揮し得る。
半導体装置１０は、半導体基板１２の上面１２ａに設けられた上面電極１４と、半導体基板１２の下面１２ｂに設けられた下面電極１６とをさらに備える。上面電極１４と下面電極１６は、導電性を有する部材である。上面電極１４は、半導体基板１２の上面１２ａにオーミック接触しており、下面電極１６は、半導体基板１２の下面１２ｂにオーミック接触している。上面電極１４及び下面電極１６は、例えばアルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、Ａｕ（金）といった金属材料を用いて形成されることができる。上面電極１４及び下面電極１６を構成する具体的な材料や構造については特に限定されない。
半導体基板１２の上面１２ａには、複数のトレンチ１２ｔが設けられている。複数のトレンチ１２ｔは、互いに平行であって、図１の上下方向に沿って延びている。即ち、図２、図３は、複数のトレンチ１２ｔに垂直な断面を示す。各々のトレンチ１２ｔ内には、ゲート電極１８とゲート絶縁膜２０が設けられている。ゲート電極１８は、例えばポリシリコンといった、導電性材料で形成されており、ゲート絶縁膜２０は、例えば酸化シリコン（ＳｉＯ２）といった、絶縁性材料で形成されている。ゲート電極１８は、ゲート絶縁膜２０を介して半導体基板１２に対向している。ゲート電極１８と上面電極１４との間には、層間絶縁膜２２が形成されている。層間絶縁膜２２は、例えば酸化シリコン（ＳｉＯ２）といった絶縁性材料で形成されており、ゲート電極１８と上面電極１４との間を電気的に絶縁している。
半導体基板１２の上面１２ａ側には、保護膜２４が設けられている。保護膜２４は、例えばポリイミドといった、絶縁性材料によって形成されている。保護膜２４は、上面電極１４の上に位置しており、上面電極１４の一部を覆っている。保護膜２４は、主に上面電極１４の外周部分を覆っており、保護膜２４の中央部分には、上面電極１４を露出する二つの開口２４ａが設けられている。保護膜２４の断面構造については、例えば図７、８に示されている。なお、保護膜２４及びその開口２４ａの位置、大きさ、形状、数といった構造については、特に限定されない。
加えて、半導体基板１２の上面１２ａ側には、複数の信号電極２６と、温度センサ２８が設けられている。複数の信号電極２６には、例えばゲート電極１８、上面電極１４及び温度センサ２８が電気的に接続されている。温度センサ２８は、半導体基板１２の中心（又はその近傍）に配置されている。温度センサ２８は、半導体基板１２の温度を測定するためのセンサであり、温度に応じた電気信号を出力する。通常、半導体装置１０の動作は、温度センサ２８による検出温度に応じて制御される。例えば、温度センサ２８による検出温度が上限値を超えたときは、半導体基板１２に流れる電流を遮断するといった制御が実施される。
半導体基板１２は、ドレイン領域３２、ドリフト領域３４、ボディ領域３６及びソース領域３８を備える。ドレイン領域３２は、ｎ型の半導体領域である。ドレイン領域３２は、半導体基板１２の下面１２ｂに沿って位置しており、下面１２ｂに露出している。ドレイン領域３２は、半導体基板１２の全体に亘って、層状に広がっている。ドレイン領域３２には、前述した下面電極１６がオーミック接触している。
ドリフト領域３４は、ｎ型の半導体領域である。ドリフト領域３４におけるｎ型不純物の濃度は、ドレイン領域３２におけるｎ型不純物の濃度よりも低い。ドリフト領域３４は、ドレイン領域３２上に位置しており、ドレイン領域３２に接している。ドリフト領域３４は、半導体基板１２の全体にわたって、層状に広がっている。ドリフト領域３４におけるｎ型不純物の濃度は、半導体基板１２の厚み方向に沿って一定であってもよいし、連続的又は段階的に変化してもよい。また、ドリフト領域３４内には、例えばトレンチ１２ｔの底面に沿って、ｐ型の半導体領域（いわゆるフローティング領域）が設けられてもよい。
ボディ領域３６は、ｐ型の半導体領域である。ボディ領域３６は、ドリフト領域３４上に位置しており、ドリフト領域３４に接している。ボディ領域３６は、半導体基板１２の全体にわたって、層状に広がっている。ボディ領域３６は、半導体基板１２の上面１２ａに露出するボディコンタクト領域３６ａを有する。ボディコンタクト領域３６ａにおけるｐ型不純物の濃度は、ボディ領域３６の他の部分におけるｐ型不純物の濃度よりも高い。これにより、ボディコンタクト領域３６ａには、前述した上面電極１４がオーミック接触している。半導体基板１２の上面１２ａでは、複数のボディコンタクト領域３６ａが、複数のソース領域３８とともに、ストライプ状に設けられている。言い換えると、半導体基板１２の上面１２ａでは、トレンチ１２ｔの長手方向（図１の上下方向）に沿って、ボディコンタクト領域３６ａとソース領域３８が交互に形成されており、それぞれのボディコンタクト領域３６ａ及びソース領域３８は、トレンチ１２ｔの長手方向に対して垂直に延びている（図２、図３参照）。
ソース領域３８は、ｎ型の半導体領域である。ソース領域３８におけるｎ型不純物の濃度は、ドリフト領域３４におけるｎ型不純物の濃度よりも高い。ソース領域３８は、ボディ領域３６上に位置するとともに、半導体基板１２の上面１２ａに露出している。ソース領域３８にも、前述した上面電極１４がオーミック接触している。ソース領域３８は、ボディ領域３６を介して、同じｎ型のドリフト領域３４及びドレイン領域３２から隔てられている。
トレンチ１２ｔは、半導体基板１２の上面１２ａから、ボディ領域３６を通過して、ドリフト領域３４まで延びている。ゲート電極１８は、ゲート絶縁膜２０を介して、ソース領域３８、ボディ領域３６及びドリフト領域３４に対向している。これにより、上面電極１４に対してゲート電極１８に正の電圧（いわゆるゲート駆動電圧）が印加されると、ゲート電極１８に対向するボディ領域３６に反転層（いわゆるチャネル）が形成される。ソース領域３８とドリフト領域３４との間が電気的に接続され、上面電極１４と下面電極１６との間が電気的に導通する。
以上のように、半導体基板１２には、ドレイン領域３２、ドリフト領域３４、ボディ領域３６及びソース領域３８を有するＭＯＳＦＥＴ構造が設けられている。このＭＯＳＦＥＴ構造は、図３によく示されるように、ボディダイオード（寄生ダイオードとも称される）を内蔵する。即ち、上面電極１４と下面電極１６との間には、ボディ領域３６（ボディコンタクト領域３６ａを含む）のｐ型半導体層と、ドリフト領域３４及びドレイン領域３２を含むｎ型半導体層とによって、ｐｎ接合型のダイオードが形成されている。このボディダイオードは、上面電極１４から下面電極１６へ流れる電流を許容する一方で、下面電極１６から上面電極１４へ流れる電流を遮断する。これにより、半導体装置１０をコンバータ又はインバータのスイッチング素子として採用したときに、半導体装置１０のボディダイオードを還流ダイオードとして利用することができる。従って、別個のダイオード素子が必ずしも必要とされない。
しかしながら、ＭＯＳＦＥＴ構造のボディダイオードは、通電に伴う発熱量が比較的に大きい。そのことから、ボディダイオードを還流ダイオードとして利用すると、半導体基板１２が高温になりやすく、また、温度分布のばらつきも大きくなりやすい。前述したように、半導体基板１２の温度は温度センサ２８によって監視され、温度センサ２８による検出温度に基づいて、半導体装置１０の動作が制御される。この点に関して、半導体基板１２の温度分布がばらついていると、温度センサ２８による検出温度の信頼性が低下する。即ち、温度センサ２８による検出温度に基づいて、半導体装置１０の動作を制御しても、半導体基板１２の過熱による故障を避けられないおそれがある。このように、半導体装置１０では、半導体基板１２の温度分布を改善することが重要である。そのために、本実施例の半導体装置１０では、下記する構造が採用されている。
図１−図３に示すように、半導体基板１２は、平面視したときに、半導体基板１２の中心を含む範囲Ａ１と、当該範囲Ａ１と半導体基板１２の外周縁との間に位置する範囲Ａ２とを有する。二つの範囲Ａ１、Ａ２のそれぞれには、前述したボディダイオードを内蔵するＭＯＳＦＥＴ構造が設けられている。図２に示すように、ＭＯＳＦＥＴ構造のうち、ＭＯＳＦＥＴの動作に係る構造については、二つの範囲Ａ１、Ａ２の間で互いに等しい。その一方で、図３に示すように、ボディダイオードに係る構造については、二つの範囲Ａ１、Ａ２の間でＭＯＳＦＥＴ構造が互いに相違する。これは、同じ電流密度に対するボディダイオードの順方向電圧を、範囲Ａ１において範囲Ａ２よりも高くするためである。
このような構成によると、半導体基板１２のボディダイオードに電流が流れたときに、範囲Ａ１における電流密度は、範囲Ａ２における電流密度よりも低くなる。その結果、範囲Ａ１における単位面積あたりの発熱量が、範囲Ａ２に対して抑制される。半導体基板１２の中心を含む範囲Ａ１は、その周囲に位置する範囲Ａ２と比較して、放熱性において劣っている。即ち、本実施例の半導体装置１０は、放熱性で劣る範囲Ａ１において、半導体基板１２の発熱量が抑制されるように構成されている。これにより、半導体基板１２の温度分布が改善され、温度センサ２８による検出温度の信頼性が向上する。即ち、半導体基板１２の温度分布が改善されることで、温度センサ２８を配置する位置にかかわらず、半導体基板１２の温度を正しく検出することができる。
同じ電流密度に対するボディダイオードの順方向電圧を、二つの範囲Ａ１、Ａ２で相違させる手段は、特定のものに限定されない。例えば、図３に示すように、二つの範囲Ａ１、Ａ２のそれぞれは、ボディ領域３６と上面電極１４とが互いに接するボディ接触箇所Ｃを複数有する。このような構造では、放熱性で劣る範囲Ａ１におけるボディ接触箇所Ｃの間隔ＣＰ１を、他の範囲Ａ２におけるボディ接触箇所Ｃの間隔ＣＰ２よりも広くすることが考えられる。これにより、ボディ領域３６が上面電極１４に接する面積の割合（即ち、ボディ接触箇所Ｃの占める面積の割合）は、範囲Ａ１において範囲Ａ２よりも小さくなる。その結果、同じ電流密度に対するボディダイオードの順方向電圧は、範囲Ａ１において範囲Ａ２よりも高くなるので、半導体基板１２の温度分布を改善することができる。ここで、ＭＯＳＦＥＴの動作に係る構造については影響を受けないことから（図２参照）、半導体装置１０のＭＯＳＦＥＴとしての特性はそのまま維持される。
あるいは、図４に示すように、放熱性で劣る範囲Ａ１におけるボディ接触箇所Ｃの一つの面積ＣＡ１を、他の範囲Ａ２におけるボディ接触箇所Ｃの一つの面積ＣＡ２より狭くしてもよい。このような構造によっても、ボディ領域３６が上面電極１４に接する面積の割合（即ち、ボディ接触箇所Ｃの占める面積の割合）は、範囲Ａ１において範囲Ａ２よりも小さくなる。その結果、同じ電流密度に対するボディダイオードの順方向電圧は、範囲Ａ１において範囲Ａ２よりも高くなるので、半導体基板１２の温度分布を改善することができる。
あるいは、図５に示すように、放熱性で劣る範囲Ａ１においてボディ接触箇所Ｃの下方におけるボディ領域３６のｐ型不純物の濃度を、他の範囲Ａ２においてボディ接触箇所Ｃの下方におけるボディ領域３６のｐ型不純物の濃度より低くしてもよい。このような構造によっても、ＭＯＳＦＥＴとしての特性を変化させることなく、同じ電流密度に対するボディダイオードの順方向電圧を、範囲Ａ１において範囲Ａ２よりも高くすることができる。加えて、又は代えて、同じく図５に示すように、放熱性で劣る範囲Ａ１においてボディ接触箇所Ｃの下方における結晶欠陥１２ｄの密度を、他の範囲Ａ２においてボディ接触箇所Ｃの下方における結晶欠陥（図示省略）の密度より大きくしてもよい。このような構造によっても、ＭＯＳＦＥＴとしての特性を変化させることなく、同じ電流密度に対するボディダイオードの順方向電圧を、範囲Ａ１において範囲Ａ２よりも高くすることができる。一例ではあるが、二つの範囲Ａ１、Ａ２の間で結晶欠陥１２ｄの密度を差別化するために、放熱性で劣る範囲Ａ１のドリフト領域３４に、結晶欠陥１２ｄを意図的に設けることができる。
図３−図５に示したいくつかの構造例は、それぞれ単独でも採用可能であるとともに、それらの二以上を任意に組み合わせて採用することもできる。
（実施例２）次に、図６−８を参照して、実施例２の半導体装置１００について説明する。実施例１と共通又は対応する構成については、同一の符号が付されており、ここでは重複する説明を省略する。図６−８に示すように、半導体基板１２は、平面視したときに、保護膜２４に覆われる範囲Ａ３と、保護膜２４に覆われない範囲Ａ４とを有する。二つの範囲Ａ３、Ａ４のそれぞれには、実施例１で説明したボディダイオードを内蔵するＭＯＳＦＥＴ構造が設けられている。
本実施例の半導体装置１００では、保護膜２４に覆われる範囲Ａ３と保護膜２４に覆われない範囲Ａ４との間で、ＭＯＳＦＥＴ構造が互いに相違している。この点において、本実施例の半導体装置１００は、実施例１で説明した半導体装置１０、１０ａ、１０ｂと相違する。なお、図７に示すように、ＭＯＳＦＥＴ構造のうち、ＭＯＳＦＥＴの動作に係る構造については、二つの範囲Ａ３、Ａ４の間で互いに等しい。それに対して、図８に示すように、ボディダイオードに係る構造については、二つの範囲Ａ３、Ａ４の間で互いに相違する。これは、同じ電流密度に対するボディダイオードの順方向電圧を、範囲Ａ３において範囲Ａ４よりも高くするためである。
このような構成によると、半導体基板１２のボディダイオードに電流が流れたときに、範囲Ａ３における電流密度は、範囲Ａ４における電流密度よりも小さくなる。その結果、範囲Ａ３における単位面積あたりの発熱量が、範囲Ａ４に対して抑制される。保護膜２４に覆われた範囲Ａ３は、保護膜２４に覆われていない範囲Ａ４と比較して、放熱性において劣っている。即ち、本実施例の半導体装置１００は、放熱性で劣る範囲Ａ３において、半導体基板１２の発熱量が抑制されるように構成されている。これにより、半導体基板１２の温度分布が改善され、温度センサ２８による検出温度の信頼性が向上する。即ち、半導体基板１２の温度分布が改善されることで、温度センサ２８を配置する位置にかかわらず、半導体基板１２の温度を正しく検出することができる。
実施例１と同様に、同じ電流密度に対するボディダイオードの順方向電圧を、二つの範囲Ａ３、Ａ４で相違させる手段は、特定のものに限定されない。例えば、図８に示すように、二つの範囲Ａ３、Ａ４のそれぞれは、ボディ領域３６と上面電極１４とが互いに接するボディ接触箇所Ｃを複数有する。このような構造では、放熱性で劣る範囲Ａ３におけるボディ接触箇所Ｃの一つの面積ＣＡ３を、他の範囲Ａ４におけるボディ接触箇所Ｃの一つの面積ＣＡ４よりも狭くすることが考えられる。これにより、ボディ領域３６が上面電極１４に接する面積の割合（即ち、ボディ接触箇所Ｃの占める面積の割合）は、範囲Ａ３において範囲Ａ４よりも小さくなる。その結果、同じ電流密度に対するボディダイオードの順方向電圧は、範囲Ａ３において範囲Ａ４よりも高くなるので、半導体基板１２の温度分布を改善することができる。ここで、ＭＯＳＦＥＴの動作に係る構造については影響を受けないことから（図７参照）、半導体装置１０のＭＯＳＦＥＴとしての特性はそのまま維持される。
あるいは、実施例１でも説明したように、放熱性で劣る範囲Ａ３におけるボディ接触箇所Ｃの間隔を、他の範囲Ａ２におけるボディ接触箇所Ｃの間隔より狭くしてもよい（図３参照）。あるいは、放熱性で劣る範囲Ａ３においてボディ接触箇所Ｃの下方におけるボディ領域３６のｐ型不純物の濃度を、他の範囲Ａ４におけるそれより低くしてもよい。あるいは、放熱性で劣る範囲Ａ３においてボディ接触箇所Ｃの下方における結晶欠陥１２ｄの密度を、他の範囲Ａ４におけるそれより大きくしてもよい。これらの構造例は、それぞれ単独でも採用可能であるとともに、それらの二以上を任意に組み合わせて採用することもできる。
（実施例３）次に、図９、１０を参照して、実施例３の半導体装置１１０について説明する。実施例１、２と共通又は対応する構成については、同一の符号が付されており、ここでは重複する説明を省略する。図９、１０に示すように、本実施例の半導体装置１１０は、プレーナゲート構造を有しており、この点において、トレンチゲート構造を有する実施例１、２の半導体装置１０、１０ａ、１０ｂ、１００とは相違する。即ち、半導体装置１１０では、半導体基板１２の上面１２ａに沿ってゲート電極１８及びゲート絶縁膜２０が設けられており、ゲート電極１８がゲート絶縁膜２０を介して半導体基板１２の上面１２ａに対向している。
図１０に示すように、半導体基板１２には、ドレイン領域３２、ドリフト領域３４、ボディ領域３６及びソース領域３８を有するＭＯＳＦＥＴ構造が設けられている。実施例１、２で説明した構造と比較して、ボディ領域３６（ボディコンタクト領域３６ａを含む）及びソース領域３８の構造が変更されている。これにより、ゲート電極１８は、ゲート絶縁膜２０を介して、ソース領域３８、ボディ領域３６及びドリフト領域３４に対向している。また、ソース領域３８及びボディ領域３６は、上面電極１４にオーミック接触している。当業者であれば理解されるように、本実施例のＭＯＳＦＥＴ構造は、実施例１、２で説明したＭＯＳＦＥＴ構造と同様に、還流ダイオードとして利用し得るボディダイオードを内蔵する。
本実施例の半導体装置１１０では、実施例２と同様に、保護膜２４に覆われる範囲Ａ３と保護膜２４に覆われない範囲Ａ４との間で、ＭＯＳＦＥＴ構造が互いに相違している。具体的には、放熱性で劣る範囲Ａ３においてボディ接触箇所Ｃの下方における結晶欠陥１２ｄの密度が、他の範囲Ａ４におけるそれよりも大きくなっている。これにより、同じ電流密度に対するボディダイオードの順方向電圧は、範囲Ａ３において範囲Ａ４よりも高く、半導体基板１２のボディダイオードに電流が流れたときに、範囲Ａ３における電流密度は範囲Ａ４における電流密度よりも低くなる。実施例２と同様に、放熱性で劣る範囲Ａ３において半導体基板１２の発熱量が抑制されることから、半導体基板１２の温度分布が改善される。
実施例２、３から理解されるように、本明細書が開示する技術は、トレンチゲート型のＭＯＳＦＥＴ構造とプレーナゲート型のＭＯＳＦＥＴ構造とのいずれにも採用することができる。加えて、本明細書が開示する技術は、特定のＭＯＳＦＥＴ構造に限定されず、様々なＭＯＳＦＥＴ構造に採用することができる。この場合、ＭＯＳＦＥＴ構造は、上面電極１４に接するｎ型のソース領域３８と、下面電極１６に接するｎ型のドレイン領域３２と、ソース領域３８とドレイン領域３２との間に介在するとともに上面電極１４に接するｐ型のボディ領域３６と、ボディ領域３６とドレイン領域３２との間に介在するｎ型のドリフト領域３４とを有するとよい。なお、ドレイン領域３２とドリフト領域３４は共にｎ型の半導体領域であることから、両者の間に明確な境界は必要とされない。
（実施例４）次に、図１１−１３を参照して、実施例４の半導体装置１２０について説明する。実施例１−３と共通又は対応する構成については、同一の符号が付されており、ここでは重複する説明を省略する。本実施例の半導体装置１２０は、実施例１、２と同様に、トレンチゲート構造を有する。半導体装置１２０は、通常、例えばリードといった導電性部材１２２とともに、半導体パッケージに組み込まれる。このとき、導電性部材１２２は、半導体装置１２０の上面電極１４の少なくとも一部に、例えばはんだ層１２４を介して接合される。従って、上面電極１４は、はんだ層１２４との親和性や結合性を高めるために、例えばニッケルや金によるめっき層１４ａを有してもよい。
上面電極１４に導電性部材１２２が接合された状態で、半導体基板１２は、平面視において、導電性部材１２２に覆われる範囲Ａ５と、導電性部材１２２に覆われない範囲Ａ３、Ａ４とを有する。半導体基板１２の熱は、導電性部材１２２を通じて外部へ放熱され得る。従って、導電性部材１２２に覆われない範囲Ａ３、Ａ４は、導電性部材１２２に覆われる範囲Ａ５と比較して、放熱性で劣っており、高温となりやすい。そのことから、本実施例の半導体装置１２０では、導電性部材１２２に覆われない範囲Ａ３、Ａ４と、導電性部材１２２に覆われる範囲Ａ５との間で、ＭＯＳＦＥＴ構造が互いに相違している。さらに、本実施例の半導体装置１２０では、保護膜２４に覆われる範囲Ａ３と保護膜２４に覆われない範囲Ａ４との間でも、ＭＯＳＦＥＴ構造が互いに相違している。即ち、放熱性が異なる三つの範囲Ａ１−Ａ３の間で、ＭＯＳＦＥＴ構造が互いに相違している。
図１３に示すように、二つの範囲Ａ３−Ａ５のそれぞれは、ボディ領域３６と上面電極１４とが互いに接するボディ接触箇所Ｃを複数有する。三つの範囲Ａ３−Ａ５を比較すると、保護膜２４に覆われた範囲Ａ３が放熱性で最も劣っており、導電性部材１２２に覆われた範囲Ａ５が放熱性で最も優れている。従って、範囲Ａ３−Ａ５におけるボディ接触箇所Ｃの各面積ＣＡ３−ＣＡ５は、ＣＡ３＜ＣＡ４＜ＣＡ５の関係を満たす。これにより、同じ電流密度に対するボディダイオードの順方向電圧が、範囲Ａ３において最も高く、範囲Ａ５において最も低くなっている。従って、半導体基板１２のボディダイオードに電流が流れたときに、電流密度は範囲Ａ３において最も小さくなり、範囲Ａ５において最も大きくなる。各範囲Ａ３−Ａ５の発熱量がその放熱性に応じて調整されることから、半導体基板１２の温度分布が改善される。
他の実施形態では、四以上の範囲について、同じ電流密度に対するボディダイオードの順方向電圧が相違するように、ＭＯＳＦＥＴ構造を互いに相違させてもよい。この場合、実施例１−３と同様に、各範囲でボディダイオードの順方向電圧を相違させる手段は、特定のものに限定されず、本明細書に記載された一又は複数の構造例を採用することができる。
本明細書で開示される半導体装置１０、１０ａ、１０ｂ、１００、１１０、１２０では、ＭＯＳＦＥＴ構造に内蔵されたボディダイオードの発熱に起因する温度分布が改善されている。従って、それらの半導体装置１０、１０ａ、１０ｂ、１００、１１０、１２０をコンバータやインバータへ採用したときに、ボディダイオードを還流ダイオードとして利用することができる。ここで、半導体装置１０、１０ａ、１０ｂ、１００、１１０、１２０は、同期整流制御が実施されるコンバータやインバータにも好適に採用することができる。同期整流制御とは、ボディダイオードに電流が流れる期間に合わせて、ゲート電極１８を駆動して（即ち、ＭＯＳＦＥＴをターンオンして）、ボディダイオードに流れる電流を制限する制御である。
以上、本技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。本明細書又は図面に記載された技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載された組合せに限定されるものではない。本明細書又は図面に例示された技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０、１０ａ、１０ｂ、１００、１１０、１２０：半導体装置
１２：半導体基板
１２ａ：半導体基板の上面
１２ｂ：半導体基板の下面
１２ｄ：結晶欠陥
１２ｔ：トレンチ
１４：上面電極
１６：下面電極
１８：ゲート電極
２０：ゲート絶縁膜
２２：層間絶縁膜
２４：保護膜
２８：温度センサ
３２：ドレイン領域
３４：ドリフト領域
３６：ボディ領域
３６ａ：ボディコンタクト領域
３８：ソース領域
１２２：導電性部材
１２４：はんだ層
Ｃ：ボディ接触箇所
ＣＡ１−ＣＡ５：ボディ接触箇所Ｃの一つの面積
ＣＰ１、ＣＰ２：隣り合うボディ接触箇所Ｃの間隔

Claims (11)

  1. 上面と下面とを有する半導体基板と、
    前記半導体基板の上面に設けられた上面電極と、
    前記半導体基板の下面に設けられた下面電極と、を備え、
    前記半導体基板は、平面視したときに、前記半導体基板の中心を含む第１範囲と、前記第１範囲と前記半導体基板の外周縁との間に位置する第２範囲とを有し、
    前記第１範囲と前記第２範囲のそれぞれには、ボディダイオードを内蔵するＭＯＳＦＥＴ構造が設けられており、
    前記ＭＯＳＦＥＴ構造は、前記上面電極に接するｎ型のソース領域と、前記下面電極に接するｎ型のドレイン領域と、前記ソース領域と前記ドレイン領域との間に介在するとともに前記上面電極に接するｐ型のボディ領域と、前記ボディ領域と前記ドレイン領域との間に介在するｎ型のドリフト領域とを有し、
    同じ電流密度に対する前記ボディダイオードの順方向電圧が前記第１範囲において前記第２範囲よりも高くなるように、前記第１範囲において前記ボディ領域が前記上面電極に接する面積の割合は、前記第２範囲において前記ボディ領域が前記上面電極に接する面積の割合よりも小さい、
    半導体装置。
  2. 上面と下面とを有する半導体基板と、
    前記半導体基板の上面に設けられた上面電極と、
    前記半導体基板の下面に設けられた下面電極と、
    前記上面電極の一部を覆う絶縁性の保護膜と、を備え、
    前記半導体基板は、平面視したときに、前記保護膜に覆われる第１範囲と、前記保護膜に覆われない第２範囲とを有し、
    前記第１範囲と前記第２範囲のそれぞれには、前記上面電極から前記下面電極への通電を許容するボディダイオードを内蔵するＭＯＳＦＥＴ構造が設けられており、
    前記ＭＯＳＦＥＴ構造は、同じ電流密度に対する前記ボディダイオードの順方向電圧が前記第１範囲において前記第２範囲よりも高くなるように、前記第１範囲と前記第２範囲との間で互いに相違する、
    半導体装置。
  3. 上面と下面とを有する半導体基板と、
    前記半導体基板の上面に設けられた上面電極と、
    前記半導体基板の下面に設けられた下面電極と、を備え、
    前記上面電極の上面の少なくとも一部の範囲に、導電性部材が接合される半導体装置であって、
    前記半導体基板は、平面視したときに、前記導電性部材に覆われない第１範囲と、前記導電性部材に覆われる第２範囲とを有し、
    前記第１範囲と前記第２範囲のそれぞれには、前記上面電極から前記下面電極への通電を許容するボディダイオードを内蔵するＭＯＳＦＥＴ構造が設けられており、
    前記ＭＯＳＦＥＴ構造は、同じ電流密度に対する前記ボディダイオードの順方向電圧が前記第１範囲において前記第２範囲よりも高くなるように、前記第１範囲と前記第２範囲との間で互いに相違する、
    半導体装置。
  4. 前記ＭＯＳＦＥＴ構造は、前記上面電極に接するｎ型のソース領域と、前記下面電極に接するｎ型のドレイン領域と、前記ソース領域と前記ドレイン領域との間に介在するとともに前記上面電極に接するｐ型のボディ領域と、前記ボディ領域と前記ドレイン領域との間に介在するｎ型のドリフト領域とを有する、請求項２又は３のいずれか一項に記載の半導体装置。
  5. 前記第１範囲において前記ボディ領域が前記上面電極に接する面積の割合は、前記第２範囲において前記ボディ領域が前記上面電極に接する面積の割合よりも小さい、請求項４に記載の半導体装置。
  6. 前記第１範囲と前記第２範囲のそれぞれは、前記ボディ領域と前記上面電極とが互いに接する接触箇所を複数有し、
    前記第１範囲における前記接触箇所の間隔は、前記第２範囲における前記接触箇所の間隔よりも広い、請求項１又は５に記載の半導体装置。
  7. 前記第１範囲と前記第２範囲のそれぞれは、前記ボディ領域と前記上面電極とが互いに接する接触箇所を複数有し、
    前記第１範囲における前記接触箇所の一つの面積は、前記第２範囲における前記接触箇所の一つの面積よりも狭い、請求項１、５又は６に記載の半導体装置。
  8. 前記第１範囲において前記ボディ領域が前記上面電極に接する接触箇所の下方における前記ボディ領域のｐ型不純物の濃度は、前記第２範囲において前記ボディ領域が前記上面電極に接する接触箇所の下方における前記ボディ領域のｐ型不純物の濃度よりも低い、請求項１、４から７のいずれか一項に記載の半導体装置。
  9. 前記第１範囲において前記ボディ領域が前記上面電極に接する接触箇所の下方における結晶欠陥の密度が、前記第２範囲において前記ボディ領域が前記上面電極に接する接触箇所の下方における結晶欠陥の密度よりも大きい、請求項１、４から８のいずれか一項に記載の半導体装置。
  10. 前記第１範囲の前記接触箇所の下方において前記ドリフト領域に含まれる結晶欠陥の密度が、前記第２範囲における前記接触箇所の下方において前記ドリフト領域に含まれる結晶欠陥の密度よりも大きい、請求項９に記載の半導体装置。
  11. 半導体基板の温度を検出する温度センサをさらに備え、
    前記温度センサは、平面視したときに、前記半導体基板の中心又はその近傍に配置されている、請求項１から１０のいずれか一項に記載の半導体装置。
JP2017055344A 2017-03-22 2017-03-22 半導体装置 Active JP6666292B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017055344A JP6666292B2 (ja) 2017-03-22 2017-03-22 半導体装置
PCT/JP2018/002487 WO2018173477A1 (ja) 2017-03-22 2018-01-26 半導体装置
CN201880019440.8A CN110622320B (zh) 2017-03-22 2018-01-26 半导体装置
US16/487,007 US11393902B2 (en) 2017-03-22 2018-01-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017055344A JP6666292B2 (ja) 2017-03-22 2017-03-22 半導体装置

Publications (3)

Publication Number Publication Date
JP2018160488A JP2018160488A (ja) 2018-10-11
JP2018160488A5 JP2018160488A5 (ja) 2019-08-15
JP6666292B2 true JP6666292B2 (ja) 2020-03-13

Family

ID=63585225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017055344A Active JP6666292B2 (ja) 2017-03-22 2017-03-22 半導体装置

Country Status (4)

Country Link
US (1) US11393902B2 (ja)
JP (1) JP6666292B2 (ja)
CN (1) CN110622320B (ja)
WO (1) WO2018173477A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112219282A (zh) 2018-12-21 2021-01-12 富士电机株式会社 半导体装置和半导体装置的制造方法
DE102018133433B4 (de) * 2018-12-21 2023-07-06 Infineon Technologies Ag Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
JP2021005692A (ja) * 2019-06-27 2021-01-14 株式会社デンソー 半導体装置
JP7256771B2 (ja) * 2020-03-16 2023-04-12 株式会社東芝 半導体装置
JP7381424B2 (ja) 2020-09-10 2023-11-15 株式会社東芝 半導体装置
JP2022144504A (ja) * 2021-03-19 2022-10-03 株式会社東芝 半導体装置及びその製造方法
JP7540600B2 (ja) 2021-07-20 2024-08-27 株式会社デンソー 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3916793B2 (ja) * 1999-03-15 2007-05-23 株式会社東芝 半導体装置
CN101552274A (zh) * 2004-06-30 2009-10-07 先进模拟科技公司 半导体器件及其制造处理方法
JP4605251B2 (ja) * 2007-06-14 2011-01-05 株式会社デンソー 半導体装置
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP5680299B2 (ja) 2009-12-25 2015-03-04 トヨタ自動車株式会社 半導体装置
JP2014132600A (ja) * 2011-04-12 2014-07-17 Renesas Electronics Corp 半導体装置
KR101544332B1 (ko) * 2011-08-30 2015-08-12 도요타 지도샤（주） 반도체 장치
JP2014003095A (ja) * 2012-06-15 2014-01-09 Denso Corp 半導体装置
JP2014150113A (ja) * 2013-01-31 2014-08-21 Toyota Motor Corp 半導体装置及び半導体装置の製造方法
JP2014154849A (ja) * 2013-02-13 2014-08-25 Toshiba Corp 半導体装置
JP2014187080A (ja) * 2013-03-22 2014-10-02 Panasonic Corp 半導体素子、半導体装置及び複合モジュール
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6402773B2 (ja) * 2014-09-08 2018-10-10 富士電機株式会社 半導体装置及びその製造方法
JP6428503B2 (ja) * 2015-06-24 2018-11-28 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US11393902B2 (en) 2022-07-19
US20200043823A1 (en) 2020-02-06
WO2018173477A1 (ja) 2018-09-27
JP2018160488A (ja) 2018-10-11
CN110622320A (zh) 2019-12-27
CN110622320B (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
JP6666292B2 (ja) 半導体装置
JPWO2020031971A1 (ja) ＳｉＣ半導体装置
TW201316506A (zh) 超接合半導體裝置
JP2003224273A (ja) 半導体装置
JP2018182242A (ja) 半導体装置およびその製造方法
JP2010016103A (ja) 半導体装置
US20200328274A1 (en) Semiconductor device
WO2020032204A1 (ja) ＳｉＣ半導体装置
JP6664445B2 (ja) ＳｉＣ半導体装置
US20080237807A1 (en) Semiconductor device
US9735081B2 (en) Semiconductor device
JP7076387B2 (ja) 半導体装置
JP2003204065A (ja) 半導体装置
US11127826B2 (en) Semiconductor device
US11177360B2 (en) Semiconductor device
JP7251454B2 (ja) スイッチング素子
JP2014160779A (ja) 半導体装置
JP2010199149A (ja) 半導体装置
JP6825298B2 (ja) 半導体装置
JP6638662B2 (ja) 半導体装置
US20230106733A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP7359012B2 (ja) スイッチング素子
JP7472613B2 (ja) 半導体装置
WO2024161753A1 (ja) 半導体装置
US11855166B2 (en) Semiconductor device including sub-cell disposed at chip center

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200220

R151 Written notification of patent or utility model registration

Ref document number: 6666292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250