JP7381424B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7381424B2
JP7381424B2 JP2020152177A JP2020152177A JP7381424B2 JP 7381424 B2 JP7381424 B2 JP 7381424B2 JP 2020152177 A JP2020152177 A JP 2020152177A JP 2020152177 A JP2020152177 A JP 2020152177A JP 7381424 B2 JP7381424 B2 JP 7381424B2
Authority
JP
Japan
Prior art keywords
semiconductor
electrodes
layer
openings
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020152177A
Other languages
English (en)
Other versions
JP2022046239A (ja
Inventor
絵美子 井上
幸江 西川
康太郎 財満
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020152177A priority Critical patent/JP7381424B2/ja
Priority to CN202110093260.8A priority patent/CN114171471A/zh
Priority to US17/189,059 priority patent/US11985897B2/en
Publication of JP2022046239A publication Critical patent/JP2022046239A/ja
Application granted granted Critical
Publication of JP7381424B2 publication Critical patent/JP7381424B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N19/00—Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/82—Connection of interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

実施形態は、半導体装置に関する。
トランジスタなどのスイッチング素子が設けられた半導体チップ上に温度センサを有する半導体装置がある。そのような温度センサは、スイッチング素子のレイアウトに適合し、チップ温度を正確に検出できる位置に設けられることが好ましい。
特開２０１２－１３８５８４号公報
実施形態は、温度センサを好適に配置した半導体装置を提供する。
実施形態に係る半導体装置は、半導体部と、前記半導体部の裏面上に設けられた第１電極と、前記半導体部の表面側に設けられ、相互に離間した複数の第２電極と、前記半導体部と前記複数の第２電極のそれぞれとの間に設けられた制御電極と、前記半導体部の前記表面側を覆い、前記複数の第２電極を露出させた複数の開口を有する樹脂層と、前記半導体部と前記樹脂層との間に設けられ、前記半導体部の前記表面の中央に位置するセンサ素子と、を備える。前記制御電極は、前記半導体部から第１絶縁膜により電気的に絶縁され、前記複数の第２電極のそれぞれから第２絶縁膜により電気的に絶縁される。前記半導体部は、前記第１電極と前記複数の第２電極との間に延在する第１導電形の第１半導体層と、前記第１半導体層と前記複数の第２電極との間にそれぞれ設けられた第２導電形の第２半導体層と、前記第２半導体層と前記複数の第２電極との間にそれぞれ設けられた第１導電形の第３半導体層と、を含む。前記複数の第２電極は、それぞれ、前記第２半導体層および前記第３半導体層に電気的に接続される。前記樹脂層の前記複数の開口は、それぞれが少なくとも４つの丸められた角を有する。前記センサ素子は、前記樹脂層の前記複数の開口のうちの少なくとも３つの開口に囲まれた領域と前記半導体部との間に設けられる。
第１実施形態に係る半導体装置を示す模式図である。 第１実施形態に係る半導体装置を示す別の模式図である。 第１実施形態に係る半導体装置を示すさらなる別の模式図である。 第１実施形態の変形例に係る半導体装置を示す模式図である。 第１実施形態の別の変形例に係る半導体装置を示す模式図である。 第１実施形態のさらなる別の変形例に係る半導体装置を示す模式図である。 第２実施形態に係る半導体装置を示す模式図である。 第２実施形態の変形例に係る半導体装置を示す模式図である。 第２実施形態の別の変形例に係る半導体装置を示す模式図である。 第２実施形態のさらなる別の変形例に係る半導体装置を示す模式図である。 第３実施形態に係る半導体装置を示す模式図である。 第３実施形態の変形例に係る半導体装置を示す模式図である。 第３実施形態の別の変形例に係る半導体装置を示す模式図である。 第３実施形態のさらなる別の変形例に係る半導体装置を示す模式図である。 実施形態に係る半導体装置の特性を示す模式図である。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
(第１実施形態)
図１（ａ）および（ｂ）は、第１実施形態に係る半導体装置１Ａを示す模式図である。図１（ａ）は、図１（ｂ）中に示すＡ－Ａ線に沿った断面図である。図１（ｂ）は、半導体装置１Ａの上面を示す平面図である。
半導体装置１Ａは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。実施形態は、この例に限定される訳ではなく、例えば、ＭＯＳＦＥＴなどに適用可能である。他の実施例でも同様である。
図１（ａ）に示すように、半導体装置１Ａは、半導体部１０と、第１電極２０と、第２電極３０と、制御電極４０と、を含む。半導体部１０は、例えば、シリコンである。第１電極２０は、半導体部１０の裏面上に設けられる。第２電極２０は、半導体部１０の表面側に設けられる。半導体部１０は、第１電極２０と第２電極３０との間に設けられる。第１電極２０は、例えば、コレクタであり、第２電極３０は、例えば、エミッタである。第１電極２０および第２電極３０は、例えば、アルミニウムを含む金属層である。
半導体部１０は、第１導電形の第１半導体層１１と、第２導電形の第２半導体層１３と、第１導電形の第３半導体層１５と、第２導電形の第４半導体層１７と、第２導電形の第５半導体層１９と、を含む。
第１半導体層１１は、第１電極２０と第２電極３０との間に延在する。第１半導体層１１は、例えば、ｎ形ベース層である。第２電極３０は、複数設けられ（図１（ｂ）参照）、第１半導体層１１は、第１電極２０と複数の第２電極３０との間に延在する。
第２半導体層１３は、第１半導体層１１と第２電極３０との間に設けられる。第２半導体層１３は、例えば、ｐ形ベース層である。第２半導体層１３は、第２電極３０に電気的に接続される。また、第２半導体層１３は、複数設けられ、例えば、第１半導体層１１と複数の第２電極３０の間にそれぞれ設けられる。
第３半導体層１５は、第２半導体層と第２電極３０との間に選択的に設けられる。第３半導体層１５は、例えば、ｎ形エミッタ層である。第２電極３０は、第３半導体層１５に電気的に接続される。
第４半導体層１７は、第１半導体層１１と第２電極３０との間において、第２半導体層１３を囲むように設けられる。すなわち、第４半導体層１７は、半導体部１０の表面に沿って、第２半導体層１３を囲む。第４半導体層１７は、例えば、ｐ形ガードリングである。第４半導体層１７は、例えば、複数の第２半導体層１３および制御電極４０が設けられた領域を囲むように設けられる。
この例では、第４半導体層１７ａと第４半導体層１７ｂとが設けられる。第４半導体層１７ａは、第２半導体層１３に接し、第４半導体層１７ｂは、第４半導体層１７ａの外側に、第４半導体層１７ａから離間して設けられる。
第５半導体層１９は、第１半導体層１１と第１電極２０との間に設けられる。第５半導体層１９は、例えば、ｐ形コレクタ層である。第５半導体層１９は、第１電極２０に電気的に接続される。
制御電極４０は、半導体部１０と第２電極３０との間に設けられる。制御電極４０は、半導体部１０の表面側に設けられたトレンチＧＴの内部に設けられる。制御電極４０は、例えば、ゲート電極である。制御電極４０は、例えば、導電性を有するポリシリコンである。
制御電極４０は、半導体部１０から絶縁膜４３により電気的に絶縁され、第２電極３０から絶縁膜４５により電気的に絶縁される。絶縁膜４３および絶縁膜４５は、例えば、シリコン酸化膜である。制御電極４０は、半導体部１０中に延在し、絶縁膜４３を介して、第１半導体層１１および第２半導体層１３に向き合うように設けられる。第３半導体層１５は、第２半導体層１３上に設けられ、絶縁膜４３に接する。
半導体装置１Ａは、さらに、樹脂層５０を含む。樹脂層５０は、半導体部１０の表面側を覆い、第２電極３０の一部を露出させた開口を有する。樹脂層５０は、例えば、ポリイミドである。
図１（ｂ）に示すように、半導体装置１Ａは、複数の第２電極３０Ａ～３０Ｃを有する。第２電極３０Ａ～３０Ｃは、半導体部１０の表面上に相互に離間して設けられる。また、半導体装置１Ａは、センサ素子６０、制御配線ＧＩ、センサ配線ＫＩおよびＡＩをさらに備える。なお、図１（ｂ）では、樹脂層５０を除いた、半導体装置１Ａの表面を表している。
センサ素子６０は、第２電極３０Ａ～３０Ｃに囲まれた領域に設けられる。センサ素子６０は、例えば、温度センサである。半導体装置１Ａでは、第１電極２０から第２電極３０Ａ～３０Ｃのそれぞれへ電流が流れる。センサ素子６０は、第２電極３０Ａ、３０Ｂおよび３０Ｃに囲まれた位置に設けられる。すなわち、センサ素子６０は、半導体部１０の裏面から表面へ電流が流れる領域における表面側の中央に設けられる。これにより、半導体装置１Ａの温度を正確に検出することができる。
制御配線ＧＩは、第２電極３０Ａ～３０Ｃの外縁に沿って、それぞれを囲むように設けられる。センサ配線ＫＩおよびＡＩは、第２電極３０Ｂと第２電極３０Ｃとの間のスペースに設けられ、センサ素子６０に接続される。
半導体装置１Ａは、例えば、コンタクトパッドＧＰ、ＡＰ、ＫＰ、ＳＥおよびＫＥをさらに備える。コンタクトパッドＧＰ、ＡＰおよびＫＰは、例えば、半導体部１０の一辺に沿って並ぶ。コンタクトパッドＧＰは、制御配線ＧＩに接続される。コンタクトパッドＡＰは、センサ配線ＡＩに接続される。コンタクトパッドＫＰは、センサ配線ＫＩに接続される。
半導体装置１Ａは、コンタクトパッドＳＥの下に設けられた電流センサ素子（図示しない）をさらに備える。電流センサ素子は、例えば、図１（ａ）に示す断面と同じ構造を有する。コンタクトパッドＳＥは、例えば、電流センサ素子のエミッタ電極である。
コンタクトパッドＫＥは、例えば、ケルビンエミッタ電極パッドである。コンタクトパッドＫＥは、例えば、第２電極３０Ｃの一部である。コンタクトパッドＫＥは、例えば、コンタクトパッドＳＥと共に、外部の電流モニタ回路（図示しない）に電気的に接続される。
図２（ａ）および（ｂ）は、第１実施形態に係る半導体装置１Ａを示す別の模式図である。図２（ａ）は、樹脂層５０の表面を示す平面図である。図２（ｂ）は、図１（ｂ）中に示すＢ－Ｂ線に沿った断面図である。
図２（ａ）に示すように、樹脂層５０は、開口５０Ａ～５０Ｃを有する。開口５０Ａ～５０Ｃには、第２電極３０Ａ～３０Ｃのそれぞれの一部が露出される。開口５０Ａ～５０Ｃは、例えば、丸められた角を有する方形状に設けられる。
開口５０Ａは、それぞれの角において、曲率半径Ｒ１を有する。なお、開口５０Ａの４つの角における曲率半径Ｒ１は同じ値であっても良いし、それぞれ、異なる値であっても良い。以下、開口５０Ｂおよび５０Ｃの曲率半径Ｒ２、Ｒ３も同様である。
開口５０Ａは、半導体部１０の表面側を覆う樹脂層５０を、例えば、ウェットエッチングにより選択的に除去することにより形成される。樹脂層５０のＺ方向の厚さは、例えば、１０マイクロメートル（以下、μｍと記載）以上である。このため、開口５０Ａの曲率半径Ｒ１が小さいと、開口内にエッチングの残渣が残り易い。また、開口５０Ａの短辺に沿った開口幅ＷＡが狭いと、開口の内部に残渣が残る場合がある。
図１５（ａ）は、樹脂開口のコーナー部に残る残渣を示す模式平面図である。図１５（ｂ）は、樹脂開口の中央に残る残渣を示す模式平面図である。図１５（ｃ）は、開口の寸法と残渣の有無の関係を示す表である。図１５（ｃ）中に示す寸法は、コーナー部の曲率半径ＲＣおよび開口幅ＷＬである。
図１５（ｃ）に示すように、コーナー部の曲率半径ＲＣが、２０μｍおよび１００μｍの時、図１５（ａ）に示すような残渣が残る。一方、曲率半径ＲＣが３００μｍおよび６００μｍの時、コーナー部に残渣は生じない。すなわち、図１５（ｃ）は、曲率半径ＲＣが３００μｍ以上であれば、コーナー部に残差が生じないことを示している。
また、図１５（ｃ）に示すように、開口幅ＷＬが２０μｍ、１００μｍおよび３００μｍの時、図１５（ｂ）に示す残渣が開口内に生じる。一方、開口幅ＷＬが６００μｍの時、開口内に残渣は生じない。すなわち、図１５（ｃ）は、開口幅ＷＬが６００μｍ以上であれば、開口内に残渣が生じないことを表している。
このように、開口５０Ａにおいて、曲率半径Ｒ１を、例えば、３００μｍ以上とすることにより、コーナー部（角）にエッチング残渣を生じさせないことが可能となる。また、開口５０Ａにおいて、開口幅ＷＡを６００μｍ以上とすれば、エッチング残渣を生じさせないことが可能となる。開口５０Ａは、好ましくは、６００μｍ以上の開口幅ＷＡを有し、各角における曲率半径Ｒ１が３００μｍ以上となるように設けられる。また、他の開口５０Ｂおよび５０Ｃにおいても同様である。
図１５（ｄ）は、センサ配置の別の例を示している。この例では、センサの配置領域を覆う樹脂層は、センサを囲む各開口のコーナー部において、開口側に突き出るように設けられる。これにより、開口間にセンサを配置するスペースを確保することができる。しかしながら、各開口を形成するために樹脂層を選択的にエッチングする過程において、開口側に突き出た部分の先端が意図しない形状にエッチンされることがある。このような開口のエッチング異常は、形状不良と判定され、製造歩留りを低下させる要因となる。本実施形態では、各開口が丸められた角を有するため、このような形状不良が発生せず、製造歩留りを向上させることができる。
図２（ａ）に示すように、開口５０Ｂおよび５０Ｃも、４つの角を丸めた方形状に設けられる。開口５０Ｂは、例えば、３つの角の曲率半径Ｒ２が３００μｍ以上となるように設けられる。さらに、開口５０Ｂは、別の１つの角において、曲率半径Ｒ２Ｓを有する。曲率半径Ｒ２Ｓは、例えば、曲率半径Ｒ２よりも大きい。また、開口５０Ｂの短辺に沿った方向の開口幅は、６００μｍ以上である。
開口５０Ｃも、３つの角の曲率半径Ｒ３が、例えば、３００μｍ以上となるように設けられる。さらに、開口５０Ｃの別の１つの角における曲率半径Ｒ３Ｓは、曲率半径Ｒ３よりも大きい。開口５０Ｃの短辺に沿った方向の開口幅も、６００μｍ以上である。
センサ素子６０は、開口５０Ａの１つの辺、開口５０Ｂの１つの角および開口５０Ｃの１つの角に囲まれた樹脂層５０の領域と半導体部１０との間に設けられる。開口５０Ｂの１つの角は、曲率半径Ｒ２Ｓを有し、開口５０Ｃの１つの角は、曲率半径Ｒ３Ｓを有する。曲率半径Ｒ２ＳおよびＲ３Ｓは、１０００μ以上であることが好ましい。曲率半径Ｒ２ＳおよびＲ３Ｓは、例えば、１０２８μｍである。これにより、開口５０Ａの１つの辺、開口５０Ｂの１つの角および開口５０Ｃの１つの角に囲まれた樹脂層５０の領域は、センサ素子６０を覆うために十分な面積を有することができる。
樹脂層５０は、開口５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈおよび５０Ｊをさらに有する。開口５０Ｅは、コンタクトパッドＫＰを露出させ、開口５０Ｆは、コンタクトパッドＡＰを露出させる。開口５０Ｇは、コンタクトパッドＧＰを露出させる。さらに、開口５０Ｈは、コンタクトパッドＳＥを露出させ、開口５０Ｊは、コンタクトパッドＫＥを露出させる。開口５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈおよび５０Ｊは、例えば、半径３００μｍ以上の円形である。これにより、樹脂層５０の選択エッチング時における残渣（図１５（ｂ）参照）を除くことができる。
図２（ｂ）は、センサ素子６０の構造を示す断面図である。センサ素子６０は、第１導電形の第１半導体領域６１と、第２導電形の第２半導体領域６３と、第１センサ電極６５と、第２センサ電極６７と、を含む。
第１半導体領域６１および第２半導体領域６３は、例えば、絶縁膜２３を介して、半導体部１０の上に設けられる。第１半導体領域６１は、例えば、ｎ形ポリシリコンである。第２半導体領域６３は、例えば、ｐ形ポリシリコンである。絶縁膜２３は、例えば、シリコン酸化膜である。第１半導体領域６１は、第２半導体領域６３に接するように設けられる。すなわち、センサ素子６０は、ｐｎ接合型のダイオードで構成される温度センサである。
絶縁膜２３上において、第１半導体領域６１および第２半導体領域６３は、絶縁膜２５に覆われる。絶縁膜２５は、例えば、シリコン酸化膜である。
第１センサ電極６５は、絶縁膜２５に設けられたコンタクトホールを介して、第１半導体領域６１に電気的に接続される。第１センサ電極６５は、例えば、カソード電極である。第１センサ電極６５は、センサ配線ＫＩを介して、コンタクトパッドＫＰに電気的に接続される。第１センサ電極６５は、例えば、アルミニウムを含む金属層である。
第２センサ電極６７は、絶縁膜２５に設けられたコンタクトホールを介して、第２半導体領域６３に電気的に接続される。第２センサ電極６７は、例えば、アノード電極である。第２センサ電極６７は、センサ配線ＡＩを介して、コンタクトパッドＡＰに電気的に接続される。第２センサ電極６７は、例えば、アルミニウムを含む金属層である。
図３（ａ）および（ｂ）は、第１実施形態に係る半導体装置１Ａを示すさらなる別の模式図である。図３（ａ）は、図１（ｂ）中に示すＣ－Ｃ線に沿った断面図である。図３（ｂ）は、図１（ｂ）中に示すＤ－Ｄ線に沿った断面図である。
図３（ａ）に示すように、センサ配線ＡＩおよびＫＩは、例えば、絶縁膜４３および４５を介して、半導体部１０の上に設けられる。センサ配線ＡＩおよびＫＩは、例えば、アルミニウムを含む金属層である。
図３（ａ）および（ｂ）に示すように、制御配線ＧＩは、例えば、絶縁膜４５の上に設けられる。制御配線ＧＩは、例えば、絶縁膜４５に設けられたコンタクトホールを介して、コンタクト層４７に電気的に接続される。コンタクト層４７は、例えば、絶縁膜４３と絶縁膜４５との間に設けられた導電性のポリシリコンである。コンタクト層４７は、制御電極４０につながるように設けられる。制御配線ＧＩは、コンタクト層４７を介して、制御電極４０に電気的に接続される。
図４は、第１実施形態の変形例に係る半導体装置１Ｂを示す模式図である。この例では、樹脂層５０は、開口５０Ａ～５０Ｃおよび開口５０Ｌを有する。センサ素子６０は、開口５０Ａの一辺、開口５０Ｂの１つの角および開口５０Ｃの１つの角に囲まれた樹脂層５０の領域と、半導体部１０との間に設けられる（図２（ｂ）参照）。
コンタクトパッドＧＰ、ＡＰ、ＫＰ、ＳＥおよびＫＥは、開口５０Ｌの内側に露出される。開口５０Ｌは、例えば、Ｘ方向に延在し、Ｙ方向の開口幅ＷＬを有する。開口５０Ｌは、例えば、開口幅ＷＬが６００μｍ以上になるように設けられる。また、開口５０ＬのＸ方向の端は、樹脂層５０側に凸状に形成される。また、開口５０Ｌは、その端において、例えば、曲率半径ＲＰを有するように設けられる。曲率半径ＲＰは、例えば、３００μｍ以上である。
図５（ａ）および（ｂ）は、第１実施形態の別の変形例に係る半導体装置２Ａを示す模式図である。図５（ａ）は、樹脂層５０を除いた、半導体装置２Ａの上面を示す平面図である。図５（ｂ）は、樹脂層５０の表面を示す平面図である。
図５（ａ）に示すように、半導体装置２Ａは、第２電極３０Ａ～３０Ｄを含む。第２電極３０Ａ～３０Ｄは、半導体部１０の表面上に相互に離間して設けられる。第２電極３０Ａ～３０Ｄは、センサ素子６０を囲むように配置される。
コンタクトパッドＧＰ、ＡＰおよびＫＰは、半導体部１０の外縁の一辺に沿って配置される。コンタクトパッドＡＰおよびＫＰは、半導体部１０の外縁と第２電極３０Ｂとの間に設けられる。コンタクトパッドＧＰは、半導体部１０の外縁とセンサ素子６０との間に設けられる。コンタクトパッドＳＥは、半導体部１０の外縁と第２電極３０Ｄとの間に設けられる。コンタクトパッドＫＥは、第２電極３０Ｄの一部である。
図５（ｂ）に示すように、樹脂層５０は、開口５０Ａ～５０Ｄを有する。開口５０Ａ～５０Ｄには、第２電極３０Ａ～３０Ｄのそれぞれの一部が露出される。また、樹脂層５０は、開口５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈおよび５０Ｊを有する。開口５０Ａ、５０Ｆ、５０Ｇ、５０Ｈおよび５０Ｊには、コンタクトパッドＫＰ、ＡＰ、ＧＰ、ＳＥおよびＫＥがそれぞれ露出される。
開口５０Ａ～５０Ｄは、それぞれ丸められた４つの角を有する方形状に設けられる。センサ素子６０は、開口５０Ａ～開口５０Ｄのそれぞれの４つの角の１つに囲まれた樹脂層５０の領域と半導体部１０との間に設けられる。
開口５０Ａの曲率半径Ｒ１は、３００μｍ以上となるように設けられる。また、開口５０Ａの短辺に沿った方向の幅は、６００μｍ以上である。
開口５０Ｂの１つの角における曲率半径Ｒ２Ｓは、他の３つの角における曲率半径Ｒ２よりも大きい。曲率半径Ｒ２は、３００μｍ以上である。また、開口５０Ｂの短辺に沿った方向の幅は、６００μｍ以上である。曲率半径Ｒ２Ｓは、１０００μｍ以上であることが好ましい。曲率半径Ｒ２Ｓは、例えば、１０２８μｍである。
開口５０Ｃの曲率半径Ｒ３は、３００μｍ以上となるように設けられる。また、開口５０Ｃの短辺に沿った方向の幅は、６００μｍ以上である。
開口５０Ｄの１つの角における曲率半径Ｒ４Ｓは、他の３つの角における曲率半径Ｒ４よりも大きい。曲率半径Ｒ４は、３００μｍ以上である。また、開口５０Ｄの短辺に沿った方向の幅は、６００μｍ以上である。曲率半径Ｒ４Ｓは、１０００μｍ以上であることが好ましい。曲率半径Ｒ４Ｓは、例えば、１０２８μｍである。
開口５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈおよび５０は、例えば、円形に設けられ、その半径は３００μｍ以上である。
図６は、第１実施形態のさらなる別の変形例に係る半導体装置２Ｂを示す模式図である。図６は、樹脂層５０の表面を表す平面図である。
半導体装置２Ｂも、第２電極３０Ａ～３０Ｄを有する。第２電極３０Ａ～３０Ｄは、センサ素子６０を囲むように配置される（図５（ａ）参照）。図６に示す開口５０Ａ～５０Ｄは、第２電極３０Ａ～３０Ｄのそれぞれの一部を樹脂層５０から露出させる。開口５０Ａ～５０Ｄは、それぞれ丸められた４つの角を有する方形である。センサ素子６０は、開口５０Ａ～開口５０Ｄのそれぞれの４つの角の１つに囲まれた樹脂層５０の領域と半導体部１０との間に設けられる。
樹脂層５０は、開口５０Ｌをさらに有する。コンタクトパッドＧＰ、ＡＰ、ＫＰ、ＳＥおよびＫＥは、開口５０Ｌの内側に露出される。開口５０Ｌは、例えば、Ｘ方向に延在し、Ｙ方向の開口幅ＷＬ（図４参照）を有する。開口５０Ｌは、例えば、開口幅ＷＬが６００μｍ以上になるように設けられる。また、開口５０ＬのＸ方向の端は、樹脂層５０に向かって凸状である。樹脂層５０は、開口５０Ｌの端において、曲率半径ＲＰを有するように設けられる。曲率半径ＲＰは、例えば、３００μｍ以上である。
なお、開口５０Ｌを設ける場合であっても、コンタクトパッドＧＰとＳＥとの間、および、コンタクトパッドＳＥとＫＥとの間に位置するゲート配線ＧＩ一部（図１（ｂ）参照）を覆う樹脂を残すことが好ましい。
（第２実施形態）
図７（ａ）および（ｂ）は、第２実施形態に係る半導体装置３Ａを示す模式図である。図７（ａ）は、樹脂層５０を除いた半導体装置３Ａの上面を表す平面図である。図７（ｂ）は、センサ素子６０Ｂを示す平面図である。
図７（ａ）に示すように、半導体装置３Ａは、複数の第２電極３０Ａ～３０Ｃを含む。また、半導体装置３Ａは、センサ素子６０Ｂ、制御配線ＧＩ、センサ配線ＫＩおよびＡＩをさらに備える。
センサ素子６０Ｂは、第２電極３０Ｂと第２電極３０Ｃとの間に設けられる。また、センサ素子６０Ｂは、第２電極３０Ａの一辺に向き合うように配置される。制御配線ＧＩは、第２電極３０Ａ～３０Ｃの外縁に沿って、それぞれを囲むように設けられる。センサ配線ＫＩおよびＡＩは、第２電極３０Ｂと第２電極３０Ｃとの間のスペースに設けられ、センサ素子６０Ｂに接続される。
図７（ｂ）に示すように、センサ素子６０Ｂは、第１半導体領域６１と、第２半導体領域６３と、第１センサ電極６５と、第２センサ電極６７と、を含む（図２（ｂ）参照）。第１センサ電極６５は、第１半導体領域６１の上に設けられ、第１半導体領域６１に電気的に接続される。第２センサ電極６７は、第２半導体領域６３の上に設けられ、第２半導体領域６３に電気的に接続される。第１センサ電極６５は、センサ配線ＫＩに接続され、第２センサ電極６７は、センサ配線ＡＩに接続される。
第１半導体領域６１および第２半導体領域６３は、センサ配線ＫＩおよびＡＩの延在方向（例えば、Ｙ方向）に延伸した形状を有する。第１半導体領域６１および第２半導体領域６３のそれぞれのＹ方向の幅ＷＥＹは、第１半導体領域６１および第２半導体領域６３を合わせたＸ方向の幅ＷＥＸよりも広い。センサ素子６０Ｂは、第２電極３０Ｂと第２電極３０Ｃとの間のスペースに適合するように設けられる。
図８（ａ）および（ｂ）は、第２実施形態に係る半導体装置３Ａおよび３Ｂを示す模式平面図である。図８（ａ）および（ｂ）は、樹脂層５０の表面を表す平面図である。
図８（ａ）に示すように、半導体装置３Ａの樹脂層５０は、開口５０Ａ～５０Ｃを有する。開口５０Ａ～５０Ｃには、第２電極３０Ａ～３０Ｃのそれぞれの一部が露出される。開口５０Ａ～５０Ｃは、例えば、丸められた角を有する方形状に設けられる。センサ素子６０Ｂは、開口５０Ａの１つの辺、開口５０Ｂの１つの角および開口５０Ｃの１つの角に囲まれた樹脂層５０の領域と半導体部１０との間に設けられる。
開口５０Ａ～５０Ｃの角の曲率半径は、３００μｍ以上であることが好ましい。すべての曲率半径は、例えば６００μｍと同じであっても良いし、それぞれ異なる値であっても良い。
樹脂層５０は、開口５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈおよび５０Ｊをさらに有する。開口５０Ｅは、コンタクトパッドＫＰを露出させ、開口５０Ｆは、コンタクトパッドＡＰを露出させる。開口５０Ｇは、コンタクトパッドＧＰを露出させる。さらに、開口５０Ｈは、コンタクトパッドＳＥを露出させ、開口５０Ｊは、コンタクトパッドＫＥを露出させる。開口５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈおよび５０Ｊは、例えば、半径３００μｍ以上の円形である。
図８（ｂ）に示すように、半導体装置３Ｂの樹脂層５０は、開口５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈおよび５０Ｊに代えて、開口５０Ｌを有する。コンタクトパッドＧＰ、ＡＰ、ＫＰ、ＳＥおよびＫＥは、開口５０Ｌの内側に露出される。開口５０Ｌは、例えば、Ｘ方向に延在し、Ｙ方向の開口幅ＷＬ（図４参照）を有する。開口５０Ｌは、例えば、開口幅ＷＬが６００μｍ以上になるように設けられる。また、開口５０ＬのＸ方向の端は、樹脂層５０に向かって凸状である。樹脂層５０は、開口５０Ｌの端において、例えば、３００μｍ以上の曲率半径ＲＰ（図４参照）を有する。
図９（ａ）および（ｂ）は、第２実施形態の変形例に係る半導体装置４Ａを示す模式図である。図９（ａ）は、樹脂層５０を除いた半導体装置４Ａの上面を表す平面図である。図９（ｂ）は、樹脂層５０の表面を示す平面図である。
図９（ａ）に示すように、半導体装置４Ａは、第２電極３０Ａ～３０Ｄを含む。また、半導体装置４Ａは、センサ素子６０Ｂ、制御配線ＧＩ、センサ配線ＫＩおよびＡＩ、コンタクトパッドＧＰ、ＡＰ、ＫＰ、ＳＥおよびＫＥをさらに備える。
センサ素子６０Ｂは、第２電極３０Ｂと第２電極３０Ｄとの間に設けられる。また、センサ素子６０Ｂは、第２電極３０Ａおよび３０Ｃのそれぞれの１つの角に向き合うように配置される。制御配線ＧＩは、第２電極３０Ａ～３０Ｄの外縁に沿って、それぞれを囲むように設けられる。センサ配線ＫＩおよびＡＩは、第２電極３０Ｂと第２電極３０Ｄとの間に延在し、センサ素子６０Ｂに接続される。
コンタクトパッドＧＰ、ＡＰおよびＫＰは、半導体部１０の外縁の一辺に沿って配置される。コンタクトパッドＡＰおよびＫＰは、半導体部１０の外縁と第２電極３０Ｂとの間に設けられる。コンタクトパッドＧＰは、半導体部１０の外縁とセンサ素子６０Ｂとの間に設けられる。コンタクトパッドＳＥは、半導体部１０の外縁と第２電極３０Ｄとの間に設けられる。コンタクトパッドＫＥは、第２電極３０Ｄの一部である。
図９（ｂ）に示すように、樹脂層５０は、開口５０Ａ～５０Ｄを有する。開口５０Ａ～５０Ｄには、第２電極３０Ａ～３０Ｄのそれぞれの一部が露出される。また、樹脂層５０は、開口５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈおよび５０Ｊを有する。開口５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈおよび５０Ｊには、コンタクトパッドＫＰ、ＡＰ、ＧＰ、ＳＥおよびＫＥがそれぞれ露出される。
開口５０Ａ～５０Ｄは、丸められた４つの角を有する方形状にそれぞれ設けられる。開口５０Ａ～５０Ｄの角の曲率半径は、３００μｍ以上であることが好ましい。すべての曲率半径は、例えば、６００μｍであっても良いし、それぞれ異なる値であっても良い。
センサ素子６０は、開口５０Ａ～開口５０Ｄのそれぞれの４つの角の１つに囲まれた樹脂層５０の領域と半導体部１０との間に設けられる。開口５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈおよび５０Ｊは、例えば、円形に設けられ、その半径は３００μｍ以上である。
図１０は、第２実施形態の別の変形例に係る半導体装置４Ｂを示す模式図である。図１０は、樹脂層５０の表面を表す平面図である。半導体装置４Ｂも、第２電極３０Ａ～３０Ｄを有する。
図１０に示す開口５０Ａ～５０Ｄは、第２電極３０Ａ～３０Ｄのそれぞれの一部を樹脂層５０から露出させる。開口５０Ａ～５０Ｄは、それぞれ丸められた４つの角を有する方形である。センサ素子６０Ｂは、開口５０Ａ～開口５０Ｄのそれぞれの４つの角の１つに囲まれた樹脂層５０の領域と半導体部１０との間に設けられる。
樹脂層５０は、開口５０Ｌをさらに有し、コンタクトパッドＧＰ、ＡＰ、ＫＰ、ＳＥおよびＫＥは、開口５０Ｌの内側に露出される。開口５０Ｌは、例えば、Ｘ方向に延在し、Ｙ方向の開口幅ＷＬ（図４参照）を有する。開口５０Ｌは、例えば、開口幅ＷＬが６００μｍ以上になるように設けられる。また、開口５０ＬのＸ方向の端は、樹脂層５０側に凸状に設けられる。開口５０Ｌは、その端において、曲率半径ＲＰ（図４参照）を有するように設けられる。曲率半径ＲＰは、例えば、３００μｍ以上である。
（第３実施形態）
図１１（ａ）および（ｂ）は、第３実施形態に係る半導体装置５Ａを示す模式図である。図１１（ａ）は、樹脂層５０を除いた半導体装置５Ａの上面を表す平面図である。図１１（ｂ）は、センサ素子６０Ｃを示す平面図である。
図１１（ａ）に示すように、半導体装置５Ａは、第２電極３０Ａ～３０Ｃを含む。また、半導体装置５Ａは、センサ素子６０Ｃ、制御配線ＧＩ、センサ配線ＫＩおよびＡＩ、コンタクトパッドＧＰ、ＡＰ、ＫＰ、ＳＥおよびＫＥをさらに備える。
センサ素子６０Ｃは、第２電極３０Ａの１つの辺と、第２電極３０Ｂの１つの角および第２電極３０Ｃの１つの角に囲まれた領域に設けられる。制御配線ＧＩは、第２電極３０Ａ～３０Ｃの外縁に沿って、それぞれを囲むように設けられる。センサ配線ＫＩおよびＡＩは、第２電極３０Ｂと第２電極３０Ｃとの間のスペースに設けられ、センサ素子６０Ｃに接続される。
コンタクトパッドＧＰ、ＡＰおよびＫＰは、半導体部１０の１つの辺に沿って並ぶ。また、コンタクトパッドＡＰおよびＫＰは、第２電極３０Ｂと半導体部１０の１つの辺との間に設けられる。コンタクトパッドＧＰは、センサ素子６０Ｃと半導体部１０の一の辺との間に設けられる。コンタクトパッドＳＥは、第２電極３０Ｃと半導体部１０の１つの辺との間に設けられる。コンタクトパッドＫＥは、第２電極３０Ｃの一部である。
図１１（ｂ）に示すように、センサ素子６０Ｃは、第１半導体領域６１と、第２半導体領域６３と、第１センサ電極６５と、第２センサ電極６７と、を含む（図２（ｂ）参照）。第１センサ電極６５は、第１半導体領域６１の上に設けられ、第１半導体領域６１に電気的に接続される。第２センサ電極６７は、第２半導体領域６３の上に設けられ、第２半導体領域６３に電気的に接続される。第１センサ電極６５は、センサ配線ＫＩに接続され、第２センサ電極６７は、センサ配線ＡＩに接続される。
第１半導体領域６１および第２半導体領域６３は、センサ配線ＫＩおよびＡＩの延在方向と交差する方向（例えば、Ｘ方向）に延伸した形状を有する。第１半導体領域６１および第２半導体領域６３を合わせたＹ方向の幅ＷＥＹは、第１半導体領域６１および第２半導体領域６３のそれぞれのＸ方向の幅ＷＥＸよりも狭い。
図１２（ａ）および（ｂ）は、第３実施形態の変形例に係る半導体装置５Ａおよび５Ｂを示す模式図である。図１２（ａ）および（ｂ）は、樹脂層５０の表面を表す平面図である。
図１２（ａ）に示すように、半導体装置５Ａの樹脂層５０は、開口５０Ａ～５０Ｃを有する。開口５０Ａ～５０Ｃには、第２電極３０Ａ～３０Ｃのそれぞれの一部が露出される。開口５０Ａ～５０Ｃは、例えば、丸められた角を有する方形状に設けられる。
開口５０Ａは、例えば、４つの角の曲率半径Ｒ１が３００μｍ以上となるように設けられる。開口５０Ｂおよび開口５０Ｃは、例えば、３つの角の曲率半径Ｒ２、Ｒ３が３００μｍ以上となるように設けられる。さらに、開口５０Ｂの１つの角は、曲率半径Ｒ２Ｓを有し、開口５０Ｃの１つの角は、曲率半径Ｒ３Ｓを有する。曲率半径Ｒ２ＳおよびＲ３Ｓは、１０００μｍ以上であることが好ましい。曲率半径Ｒ２ＳおよびＲ３Ｓは、例えば、１０２８μｍである。また、開口５０Ａ～５０Ｂのそれぞれの短辺に沿った方向の開口幅は、６００μｍ以上である。
センサ素子６０Ｃは、開口５０Ａの１つの辺、開口５０Ｂの曲率半径Ｒ２Ｓを有する角および開口５０Ｃの曲率半径Ｒ３Ｓを有する角に囲まれた樹脂層５０の領域と半導体部１０との間に設けられる（図２（ｂ）参照）。
樹脂層５０は、開口５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈおよび５０Ｊをさらに有する。開口５０Ｅは、コンタクトパッドＫＰを露出させ、開口５０Ｆは、コンタクトパッドＡＰを露出させる。開口５０Ｇは、コンタクトパッドＧＰを露出させる。さらに、開口５０Ｈは、コンタクトパッドＳＥを露出させ、開口５０Ｊは、コンタクトパッドＫＥを露出させる。開口５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈおよび５０Ｊは、例えば、半径３００μｍ以上の円形である。
図１２（ｂ）に示すように、半導体装置５Ｂの樹脂層５０は、開口５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈおよび５０Ｊに代えて、開口５０Ｌを有する。コンタクトパッドＧＰ、ＡＰ、ＫＰ、ＳＥおよびＫＥは、開口５０Ｌの内側に露出される。開口５０Ｌは、例えば、Ｘ方向に延在し、Ｙ方向の開口幅ＷＬ（図４参照）を有する。開口５０Ｌは、例えば、開口幅ＷＬが６００μｍ以上になるように設けられる。また、開口５０ＬのＸ方向の端は、樹脂層５０側に凸状に設けられる。開口５０Ｌは、その端において、例えば、３００μｍ以上の曲率半径ＲＰ（図４参照）を有するように設けられる。
図１３（ａ）および（ｂ）は、第３実施形態の変形例に係る半導体装置６Ａを示す模式図である。図１３（ａ）は、樹脂層５０を除いた半導体装置６Ａの上面を表す平面図である。図１３（ｂ）は、樹脂層５０の表面を示す平面図である。
図１３（ａ）に示すように、半導体装置５Ａは、第２電極３０Ａ～３０Ｄを含む。また、半導体装置５Ａは、センサ素子６０Ｃ、制御配線ＧＩ、センサ配線ＫＩおよびＡＩ、コンタクトパッドＧＰ、ＡＰ、ＫＰ、ＳＥおよびＫＥをさらに備える。
センサ素子６０Ｃは、第２電極３０Ａ～３０Ｄのそれぞれの角に囲まれた領域に設けられる。制御配線ＧＩは、第２電極３０Ａ～３０Ｄの外縁に沿って、それぞれを囲むように設けられる。センサ配線ＫＩおよびＡＩは、第２電極３０Ｂと第２電極３０Ｄとの間のスペースに設けられ、センサ素子６０Ｃに接続される。
コンタクトパッドＧＰ、ＡＰおよびＫＰは、半導体部１０の外縁の一辺に沿って配置される。コンタクトパッドＡＰおよびＫＰは、半導体部１０の外縁と第２電極３０Ｂとの間に設けられる。コンタクトパッドＧＰは、半導体部１０の外縁とセンサ素子６０Ｃとの間に設けられる。コンタクトパッドＳＥは、半導体部１０の外縁と第２電極３０Ｄとの間に設けられる。コンタクトパッドＫＥは、第２電極３０Ｄの一部である。
図１３（ｂ）に示すように、樹脂層５０は、開口５０Ａ～５０Ｄを有する。開口５０Ａ～５０Ｄには、第２電極３０Ａ～３０Ｄのそれぞれの一部が露出される。また、樹脂層５０は、開口５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈおよび５０Ｊを有する。開口５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈおよび５０Ｊには、コンタクトパッドＫＰ、ＡＰ、ＧＰ、ＳＥおよびＫＥがそれぞれ露出される。
開口５０Ａ～５０Ｄは、それぞれ丸められた４つの角を有する方形状に設けられる。 開口５０Ａ、５０Ｃの角の曲率半径Ｒ１、Ｒ３は、３００μｍ以上となるように設けられる。また、開口５０Ａの短辺に沿った方向の幅は、６００μｍ以上である。開口５０Ｂの１つの角は、曲率半径Ｒ２Ｓを有し、開口５０Ｄの１つの角は、曲率半径Ｒ４Ｓを有する。曲率半径Ｒ２ＳおよびＲ４Ｓは、１０００μ以上であることが好ましい。曲率半径Ｒ２ＳおよびＲ４Ｓは、例えば、１０２８μｍである。
センサ素子６０Ｃは、開口５０Ａおよび開口５０Ｃのそれぞれの４つの角の１つ、開口５０Ｂの曲率半径Ｒ２Ｓを有する角、および、開口５０Ｄの曲率半径Ｒ４Ｓを有する角に囲まれた樹脂層５０の領域と半導体部１０との間に設けられる（図２（ｂ）参照）。開口５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈおよび５０Ｊは、例えば、円形に設けられ、その半径は３００μｍ以上である。
図１４は、第３実施形態のさらなる別の変形例に係る半導体装置６Ｂを示す模式図である。図１４は、樹脂層５０の表面を表す平面図である。半導体装置６Ｂも、第２電極３０Ａ～３０Ｄを有する。
図１４に示す開口５０Ａ～５０Ｄは、第２電極３０Ａ～３０Ｄのそれぞれの一部を樹脂層５０から露出させる。開口５０Ａ～５０Ｄは、それぞれ丸められた４つの角を有する方形である。
開口５０Ａは、曲率半径Ｒ１を有する４つの角を含み、開口５０Ｃは、曲率半径Ｒ３を有する４つの角を含む。開口５０Ｂは、曲率半径Ｒ２を有する３つの角と、曲率半径Ｒ２Ｓを有する１つの角を含む。また、開口５０Ｄは、曲率半径Ｒ４を有する３つの角と、曲率半径Ｒ４Ｓを有する１つの角と、を含む。センサ素子６０Ｂは、開口５０Ａおよび開口５０Ｃのそれぞれの４つの角の１つと、開口５０Ｂの曲率半径Ｒ２Ｓを有する角と、開口５０Ｄの曲率半径Ｒ４Ｓを有する角と、に囲まれた樹脂層５０の領域と半導体部１０との間に設けられる（図２（ｂ）参照）。
樹脂層５０は、開口５０Ｌをさらに有し、コンタクトパッドＧＰ、ＡＰ、ＫＰ、ＳＥおよびＫＥは、開口５０Ｌの内側に露出される。開口５０Ｌは、例えば、Ｘ方向に延在し、Ｙ方向の開口幅ＷＬ（図４参照）を有する。開口５０Ｌは、例えば、開口幅ＷＬが６００μｍ以上になるように設けられる。また、開口５０ＬのＸ方向の端は、樹脂層５０に向かって凸状に設けられる。樹脂層５０は、開口５０Ｌの端において、曲率半径ＲＰ（図４参照）を有するように設けられる。曲率半径ＲＰは、例えば、３００μｍ以上である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１Ａ、１Ｂ、２Ａ、２Ｂ、３Ａ、３Ｂ、４Ａ、４Ｂ、５Ａ、５Ｂ、６Ａ、６Ｂ…半導体装置、 １０…半導体部、 １１…第１半導体層、 １３…第２半導体層、 １５…第３半導体層、 １７ａ、１７ｂ…第４半導体層、 １９…第５半導体層、 ２０…第１電極、 ２３、２５、４３、４５…絶縁膜、 ３０、３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ…第２電極、 ４０…制御電極、 ４７…コンタクト層、 ５０…樹脂層、 ５０Ａ～５０Ｈ、５０Ｊ、５０Ｌ…開口、 ６０、６０Ｂ、６０Ｃ…センサ素子、 ６１…第１半導体領域、 ６３…第２半導体領域、 ６５…第１センサ電極、 ６７…第２センサ電極、 ＡＩ、ＫＩ…センサ配線、 ＡＰ、ＧＰ、ＫＰ、ＳＥ、ＫＥ…コンタクトパッド、 ＧＩ…制御配線、 ＧＴ…トレンチ

Claims (9)

  1. 半導体部と、
    前記半導体部の裏面上に設けられた第１電極と、
    前記半導体部の表面側に設けられ、相互に離間した複数の第２電極と、
    前記半導体部と前記複数の第２電極のそれぞれとの間に設けられ、前記半導体部から第１絶縁膜により電気的に絶縁され、前記複数の第２電極のそれぞれから第２絶縁膜により電気的に絶縁された制御電極と、
    前記半導体部の前記表面側を覆い、前記複数の第２電極を露出させた複数の開口を有する樹脂層であって、前記複数の開口は、それぞれ、少なくとも４つの丸められた角を有する、樹脂層と、
    前記半導体部と前記樹脂層との間に設けられ、前記半導体部の前記表面の中央に位置するセンサ素子と、
    を備え、
    前記半導体部は、前記第１電極と前記複数の第２電極との間に延在する第１導電形の第１半導体層と、前記第１半導体層と前記複数の第２電極との間にそれぞれ設けられた第２導電形の第２半導体層と、前記第２半導体層と前記複数の第２電極との間にそれぞれ設けられた第１導電形の第３半導体層と、を含み、
    前記複数の第２電極は、それぞれ、前記第２半導体層および前記第３半導体層に電気的に接続され、
    前記センサ素子は、前記樹脂層の前記複数の開口のうちの少なくとも３つの開口に囲まれた領域と前記半導体部との間に設けられ、
    前記樹脂層の前記領域は、前記複数の開口のうちの４つの開口に囲まれ、
    前記領域は、前記４つの開口の丸められた角を含む外縁を有する半導体装置。
  2. 前記樹脂層の前記領域は、前記複数の開口のうちの３つの開口に囲まれ、
    前記領域は、前記３つの開口のうちの２つの開口の丸められた角と、残る１つの開口の一辺の一部と、を含む外縁を有する請求項１記載の半導体装置。
  3. 前記樹脂層の前記領域の外縁に含まれる開口の角の曲率半径は、前記開口のそれ以外の角における曲率半径よりも大きい請求項１または２に記載の半導体装置。
  4. 半導体部と、
    前記半導体部の裏面上に設けられた第１電極と、
    前記半導体部の表面側に設けられ、相互に離間した複数の第２電極と、
    前記半導体部と前記複数の第２電極のそれぞれとの間に設けられ、前記半導体部から第１絶縁膜により電気的に絶縁され、前記複数の第２電極のそれぞれから第２絶縁膜により電気的に絶縁された制御電極と、
    前記半導体部の前記表面側を覆い、前記複数の第２電極を露出させた複数の開口を有する樹脂層であって、前記複数の開口は、それぞれ、少なくとも４つの丸められた角を有する、樹脂層と、
    前記半導体部と前記樹脂層との間に設けられ、前記半導体部の前記表面の中央に位置するセンサ素子と、
    を備え、
    前記半導体部は、前記第１電極と前記複数の第２電極との間に延在する第１導電形の第１半導体層と、前記第１半導体層と前記複数の第２電極との間にそれぞれ設けられた第２導電形の第２半導体層と、前記第２半導体層と前記複数の第２電極との間にそれぞれ設けられた第１導電形の第３半導体層と、を含み、
    前記複数の第２電極は、それぞれ、前記第２半導体層および前記第３半導体層に電気的に接続され、
    前記センサ素子は、前記樹脂層の前記複数の開口のうちの少なくとも３つの開口に囲まれた領域と前記半導体部との間に設けられ、
    前記樹脂層の前記領域の外縁に含まれる開口の角の曲率半径は、前記開口のそれ以外の角における曲率半径よりも大きい半導体装置。
  5. 前記複数の開口の前記丸められた角の曲率半径は、３００マイクロメートル以上である請求項１～４のいずれか１つに記載の半導体装置。
  6. 半導体部と、
    前記半導体部の裏面上に設けられた第１電極と、
    前記半導体部の表面側に設けられ、相互に離間した複数の第２電極と、
    前記半導体部と前記複数の第２電極のそれぞれとの間に設けられ、前記半導体部から第１絶縁膜により電気的に絶縁され、前記複数の第２電極のそれぞれから第２絶縁膜により電気的に絶縁された制御電極と、
    前記半導体部の前記表面側を覆い、前記複数の第２電極を露出させた複数の開口を有する樹脂層であって、前記複数の開口は、それぞれ、少なくとも４つの丸められた角を有する、樹脂層と、
    前記半導体部と前記樹脂層との間に設けられ、前記半導体部の前記表面の中央に位置するセンサ素子と、
    を備え、
    前記半導体部は、前記第１電極と前記複数の第２電極との間に延在する第１導電形の第１半導体層と、前記第１半導体層と前記複数の第２電極との間にそれぞれ設けられた第２導電形の第２半導体層と、前記第２半導体層と前記複数の第２電極との間にそれぞれ設けられた第１導電形の第３半導体層と、を含み、
    前記複数の第２電極は、それぞれ、前記第２半導体層および前記第３半導体層に電気的に接続され、
    前記センサ素子は、前記樹脂層の前記複数の開口のうちの少なくとも３つの開口に囲まれた領域と前記半導体部との間に設けられ、
    前記複数の開口の前記丸められた角の曲率半径は、３００マイクロメートル以上である半導体装置。
  7. 前記半導体部の前記表面に沿った方向における前記樹脂層の前記複数の開口の幅は、６００マイクロメートル以上である請求項１～６のいずれか１つに記載の半導体装置。
  8. 半導体部と、
    前記半導体部の裏面上に設けられた第１電極と、
    前記半導体部の表面側に設けられ、相互に離間した複数の第２電極と、
    前記半導体部と前記複数の第２電極のそれぞれとの間に設けられ、前記半導体部から第１絶縁膜により電気的に絶縁され、前記複数の第２電極のそれぞれから第２絶縁膜により電気的に絶縁された制御電極と、
    前記半導体部の前記表面側を覆い、前記複数の第２電極を露出させた複数の開口を有する樹脂層であって、前記複数の開口は、それぞれ、少なくとも４つの丸められた角を有する、樹脂層と、
    前記半導体部と前記樹脂層との間に設けられ、前記半導体部の前記表面の中央に位置するセンサ素子と、
    を備え、
    前記半導体部は、前記第１電極と前記複数の第２電極との間に延在する第１導電形の第１半導体層と、前記第１半導体層と前記複数の第２電極との間にそれぞれ設けられた第２導電形の第２半導体層と、前記第２半導体層と前記複数の第２電極との間にそれぞれ設けられた第１導電形の第３半導体層と、を含み、
    前記複数の第２電極は、それぞれ、前記第２半導体層および前記第３半導体層に電気的に接続され、
    前記センサ素子は、前記樹脂層の前記複数の開口のうちの少なくとも３つの開口に囲まれた領域と前記半導体部との間に設けられ、
    前記半導体部の前記表面に沿った方向における前記樹脂層の前記複数の開口の幅は、６００マイクロメートル以上である半導体装置。
  9. 前記樹脂層の前記複数の開口は、４つの前記丸められた角を有する方形の形状に設けられる請求項１～８のいずれか１つに記載の半導体装置。
JP2020152177A 2020-09-10 2020-09-10 半導体装置 Active JP7381424B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020152177A JP7381424B2 (ja) 2020-09-10 2020-09-10 半導体装置
CN202110093260.8A CN114171471A (zh) 2020-09-10 2021-01-25 半导体装置
US17/189,059 US11985897B2 (en) 2020-09-10 2021-03-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020152177A JP7381424B2 (ja) 2020-09-10 2020-09-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2022046239A JP2022046239A (ja) 2022-03-23
JP7381424B2 true JP7381424B2 (ja) 2023-11-15

Family

ID=80470053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020152177A Active JP7381424B2 (ja) 2020-09-10 2020-09-10 半導体装置

Country Status (3)

Country Link
US (1) US11985897B2 (ja)
JP (1) JP7381424B2 (ja)
CN (1) CN114171471A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006302977A (ja) 2005-04-15 2006-11-02 Fuji Electric Device Technology Co Ltd パワー半導体デバイスの温度計測装置
JP2018160488A (ja) 2017-03-22 2018-10-11 トヨタ自動車株式会社 半導体装置
WO2019208755A1 (ja) 2018-04-27 2019-10-31 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4969871B2 (ja) 2006-02-28 2012-07-04 オンセミコンダクター・トレーディング・リミテッド 集積回路製造方法
JP2007311771A (ja) 2006-04-21 2007-11-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2011066371A (ja) 2009-08-18 2011-03-31 Denso Corp 半導体装置およびその製造方法
DE102010038933A1 (de) 2009-08-18 2011-02-24 Denso Corporation, Kariya-City Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
US10361266B2 (en) * 2014-06-09 2019-07-23 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
CN107086217B (zh) * 2016-02-16 2023-05-16 富士电机株式会社 半导体装置
JP7135636B2 (ja) * 2018-09-14 2022-09-13 富士電機株式会社 半導体装置
JP7450330B2 (ja) * 2018-09-27 2024-03-15 富士電機株式会社 半導体素子及び半導体装置
JP7268330B2 (ja) * 2018-11-05 2023-05-08 富士電機株式会社 半導体装置および製造方法
US20220059688A1 (en) * 2019-02-18 2022-02-24 Mitsubishi Electric Corporation Power semiconductor device and power converter
JP7201093B2 (ja) * 2019-09-05 2023-01-10 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006302977A (ja) 2005-04-15 2006-11-02 Fuji Electric Device Technology Co Ltd パワー半導体デバイスの温度計測装置
JP2018160488A (ja) 2017-03-22 2018-10-11 トヨタ自動車株式会社 半導体装置
WO2019208755A1 (ja) 2018-04-27 2019-10-31 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
JP2022046239A (ja) 2022-03-23
US11985897B2 (en) 2024-05-14
CN114171471A (zh) 2022-03-11
US20220077230A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
JP6595915B2 (ja) 半導体装置
JP7234713B2 (ja) 半導体装置
TWI652765B (zh) 半導體結構
KR20150050404A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US8004008B2 (en) Semiconductor device
US7598521B2 (en) Semiconductor device in which the emitter resistance is reduced
JP6600017B2 (ja) 半導体装置
JP4533804B2 (ja) 半導体装置及びその製造方法
JP7172317B2 (ja) 半導体装置
JP7381424B2 (ja) 半導体装置
JP4797445B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP2006202866A (ja) 半導体装置
JP7055534B2 (ja) 半導体装置の製造方法
TW201505141A (zh) 晶片封裝體及其製造方法
JP5167741B2 (ja) 半導体装置
JP5656422B2 (ja) 測定方法
JP6734736B2 (ja) チップダイオードおよび回路モジュール
JP6697774B2 (ja) チップ部品
JP5000130B2 (ja) 半導体チップ
JP4194841B2 (ja) 半導体装置配置
CN112750839B (zh) 半导体装置
JP3408165B2 (ja) 半導体集積回路装置
JP7139673B2 (ja) 半導体装置
JP3408164B2 (ja) 半導体集積回路装置
JP2023044220A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230616

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231102

R150 Certificate of patent or registration of utility model

Ref document number: 7381424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150