JP7268330B2 - 半導体装置および製造方法 - Google Patents

半導体装置および製造方法 Download PDF

Info

Publication number
JP7268330B2
JP7268330B2 JP2018208430A JP2018208430A JP7268330B2 JP 7268330 B2 JP7268330 B2 JP 7268330B2 JP 2018208430 A JP2018208430 A JP 2018208430A JP 2018208430 A JP2018208430 A JP 2018208430A JP 7268330 B2 JP7268330 B2 JP 7268330B2
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
temperature sensing
diode
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018208430A
Other languages
English (en)
Other versions
JP2020077674A (ja
Inventor
源宜 窪内
崇一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018208430A priority Critical patent/JP7268330B2/ja
Priority to CN201910897265.9A priority patent/CN111146197A/zh
Priority to US16/589,111 priority patent/US11049785B2/en
Publication of JP2020077674A publication Critical patent/JP2020077674A/ja
Priority to US17/317,785 priority patent/US11830782B2/en
Application granted granted Critical
Publication of JP7268330B2 publication Critical patent/JP7268330B2/ja
Priority to US18/507,123 priority patent/US20240079286A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K13/00—Thermometers specially adapted for specific purposes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置および製造方法に関する。
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の半導体素子を形成した半導体基板に、温度センサを設ける技術が知られている（例えば、特許文献１－３参照）。
特許文献１ 特開２０１７－１４７４３５号公報
特許文献２ 特開２００８－２３５４０５号公報
特許文献３ 特開２０１６－１２６４７号公報
半導体装置においては、温度センサの特性変動を抑制することが好ましい。
上記課題を解決するために、本発明の第１の態様においては、第１導電型のドリフト領域が設けられた半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板に設けられたトランジスタ部を備えてよい。半導体装置は、半導体基板に設けられたダイオード部を備えてよい。半導体装置は、半導体基板の上面に露出する第２導電型のウェル領域を備えてよい。半導体装置は、上面視においてダイオード部に隣接しており、ウェル領域の上方に設けられた温度センス部を備えてよい。半導体装置は、ダイオード部において半導体基板の上面側に設けられ、且つ、上面視において温度センス部と重ならない領域に設けられた上面側ライフタイム制御領域を備えてよい。
上面視において温度センス部は、隣接するダイオード部に挟まれていてよい。
本発明の第２の態様においては、第１導電型のドリフト領域が設けられた半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板においてトランジスタ部およびダイオード部が設けられた活性部を備えてよい。半導体装置は、半導体基板に設けられ、上面視において活性部を囲む耐圧構造部を備えてよい。半導体装置は、半導体基板の上面に露出する第２導電型のウェル領域を備えてよい。半導体装置は、上面視において活性部と耐圧構造部との間に設けられ、ウェル領域の上方に設けられた温度センス部を備えてよい。半導体装置は、ダイオード部において半導体基板の上面側に設けられ、且つ、上面視において温度センス部と重ならない領域に設けられた上面側ライフタイム制御領域を備えてよい。
上面視において、温度センス部と、上面側ライフタイム制御領域との距離が９０μｍ以下であってよい。
上面側ライフタイム制御領域は、上面視においてウェル領域と重ならない領域に設けられていてよい。
トランジスタ部およびダイオード部は、半導体基板の表面から内部まで設けられたトレンチ部を有してよい。ウェル領域の内部に、トレンチ部の一部分が設けられていてよい。
ダイオード部は、半導体基板の内部に設けられ、且つ、半導体基板の下面に露出する第２導電型のカソード領域を有してよい。上面視において、上面側ライフタイム制御領域の端部は、カソード領域と温度センス部との間に配置されていてよい。
本発明の第３の態様においては、第１導電型のドリフト領域が設けられた半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板に設けられたトランジスタ部を備えてよい。半導体装置は、半導体基板に設けられたダイオード部を備えてよい。半導体装置は、半導体基板の上面に露出する第２導電型のウェル領域を備えてよい。半導体装置は、ウェル領域の上方に設けられた温度センス部を備えてよい。半導体装置は、ダイオード部において半導体基板の上面側に設けられ、且つ、上面視において温度センス部との距離が９０μｍ以下である上面側ライフタイム制御領域を備えてよい。
本発明の第４の態様においては、第１導電型のドリフト領域が設けられた半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上面に露出する第２導電型のウェル領域を備えてよい。半導体装置は、ウェル領域の上方に設けられた温度センス部を備えてよい。半導体装置は、上面視において温度センス部と重なる領域に設けられ、ライフタイムキラーを含む上面側ライフタイム制御領域を備えてよい。温度センス部は、ライフタイムキラーを含まなくてよい。
本発明の第５の態様においては、半導体装置の製造方法を提供する。製造方法は、半導体基板の上方に温度センス部を形成してよい。製造方法は、温度センス部をマスクするマスク部を形成してよい。製造方法は、半導体基板の上面側からライフタイムキラーを導入して、上面視において温度センス部と重ならない領域に上面側ライフタイム制御領域を形成してよい。
本発明の第６の態様においては、半導体装置の製造方法を提供する。製造方法は、半導体基板の上面側からライフタイムキラーを導入して、上面側ライフタイム制御領域を形成してよい。製造方法は、半導体基板の上方において、上面側ライフタイム制御領域と重なる位置に温度センス部を形成してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の上面の構造を示す図である。 図１における領域Ａを拡大した上面図である。 図２におけるＢ－Ｂ断面の一例を示す図である。 半導体装置１００の上面構造の他の例を示す図である。 図４における領域Ｃを拡大した上面図である。 図５におけるＤ－Ｄ断面の一例を示す図である。 半導体装置１００の上面構造の他の例を示す図である。 半導体装置１００の上面構造の他の例を示す図である。 図８における領域Ｅを拡大した上面図である。 半導体装置１００の上面構造の他の例を示す図である。 図１から図１０において説明した半導体装置１００の製造方法の一例を示す図である。 半導体装置２００の一例を説明する断面図である。 半導体装置２００の製造方法の一例を示す図である。 半導体装置２００の他の例を説明する断面図である。 図１４に示した半導体装置２００の製造方法の一例を示す図である。 半導体装置２００の他の例を示す断面図である。 半導体装置２００の他の例を示す断面図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向に限定されない。
各実施例においては、第１導電型をｎ型（Ｎ型と表記する場合がある）、第２導電型をｐ型（Ｐ型と表記する場合がある）とした例を示しているが、第１導電型をｐ型、第２導電型をｎ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。また、Ｎ＋型（またはＰ＋型）はＮ型（またはＰ型）よりもドーピング濃度が高いことを示しており、Ｎ－型（またはＰ－型）はＮ型（またはＰ型）よりもドーピング濃度が低いことを示している。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の上面と垂直な深さ方向をＺ軸とする。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差をドーピング濃度とする場合がある。また、ドーピングされた領域におけるドーピング濃度分布がピークを有する場合、当該ピーク値を当該ドーピング領域におけるドーピング濃度としてよい。ドーピングされた領域におけるドーピング濃度がほぼ均一な場合等においては、当該ドーピング領域におけるドーピング濃度の平均値をドーピング濃度としてよい。
図１は、本発明の一つの実施形態に係る半導体装置１００の上面の構造を示す図である。半導体装置１００は、半導体基板１０を備える。半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。本明細書では、上面視における半導体基板１０の外周の端部を、外周端１４０とする。上面視とは、半導体基板１０の上面側から、当該上面と垂直な方向（Ｚ軸方向）に見た場合を指す。
半導体装置１００は、活性部１０２、温度センス部１２０、温度センス配線１２２、上面側ライフタイム制御領域１１０、ゲート金属層５０、ゲートランナー４８および耐圧構造部１５０を備える。活性部１０２は、半導体装置１００をオン状態に制御した場合に半導体基板１０の上面と下面との間で主電流が流れる領域である。つまり、半導体基板１０の上面から下面、または下面から上面に、半導体基板１０の内部を深さ方向に電流が流れる領域である。活性部１０２は、ゲート金属層５０に囲まれた領域であってよい。活性部１０２は、後述するエミッタ電極に覆われた領域であってもよい。また、エミッタ電極に覆われた領域に、上面視において挟まれた領域も活性部１０２としてよい。ただし、各パッドが設けられた領域は活性部１０２から除外してよい。活性部１０２には、トランジスタおよびダイオード等の半導体素子が設けられている。
ゲート金属層５０の少なくとも一部は、半導体基板１０の上面と平行な面において、活性部１０２と外周端１４０との間に設けられる。ゲート金属層５０は金属で形成されており、活性部１０２に設けられる素子にゲート電圧を供給する。ゲート金属層５０は、半導体基板１０の上方に形成されており、半導体基板１０とは絶縁膜で絶縁されている。ゲート金属層５０は、半導体基板１０の上面と平行な面において、活性部１０２を囲んで配置されてよい。ゲート金属層５０は、ゲートパッド１０４と電気的に接続される。ゲートパッド１０４は、上面視においてゲート金属層５０が囲む領域に設けられてよく、ゲート金属層５０と外周端１４０との間に配置されてもよい。ゲート金属層５０が囲む領域、または、ゲート金属層５０と外周端１４０との間には、温度センス部１２０と接続されるアノードパッド１０６、カソードパッド１０８等のパッドが設けられてよい。
ゲートランナー４８は、ゲート金属層５０と、活性部１０２に設けられた素子とを電気的に接続する。ゲートランナー４８は、不純物がドープされたポリシリコン等の半導体で形成されてよい。ゲートランナー４８は、半導体基板１０の上方に形成されており、半導体基板１０とは絶縁膜で絶縁されている。ゲートランナー４８は、ゲート金属層５０に沿って設けられてよい。本例のゲートランナー４８は、上面視において活性部１０２を囲んで設けられている。ゲートランナー４８の少なくとも一部は、上面視においてゲート金属層５０と重なっていてよい。一例としてゲートランナー４８とゲート金属層５０との間には層間絶縁膜が設けられているが、当該層間絶縁膜に設けられたコンタクトホールを介してゲートランナー４８とゲート金属層５０とが電気的に接続されている。各図において、ゲートランナー４８は、太い実線で示されている。
ゲートランナー４８は、活性部１０２と重なる領域にも配置されてよい。例えばゲートランナー４８は、上面視において活性部１０２を横切って設けられていてよい。活性部１０２と重なる領域にゲートランナー４８を設けることで、ゲート金属層５０から離れた領域にも、遅延および電圧降下の小さいゲート電圧を供給できる。また、ゲートランナー４８は、上面視において、ゲートパッド１０４等のパッドを囲んで設けられてもよい。
活性部１０２には、トランジスタ部７０およびダイオード部８０が設けられている。各図面において、トランジスタ部７０の領域を記号Ｉ、ダイオード部８０の領域を記号Ｆで示す場合がある。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。トランジスタ部７０は、半導体基板１０の下面にＰ＋型のコレクタ領域が露出しており、且つ、半導体基板１０の上面において、Ｎ＋型のエミッタ領域およびＭＯＳゲート構造を含む単位構造が周期的に形成された領域である。ダイオード部８０は、還流ダイオード（ＦＷＤ）等のダイオードを含む。ダイオード部８０は、半導体基板１０の下面にＮ＋型のカソード領域が露出した領域である。
本例のダイオード部８０は、上面視においてトランジスタ部７０に挟まれた領域に配置されている。ダイオード部８０は、上面視においてトランジスタ部７０に囲まれていてもよい。活性部１０２には、Ｐ＋型のウェル領域が設けられてよい。上面視において、ダイオード部８０の周囲を囲むトランジスタ部７０の一部がウェル領域に置き換わっていても、本明細書ではダイオード部８０がトランジスタ部７０に囲まれているとする。つまり、半導体基板１０の上面において、トランジスタ部７０およびウェル領域によってダイオード部８０が囲まれている状態も、本明細書ではダイオード部８０がトランジスタ部７０に囲まれているとする。
温度センス部１２０は、半導体基板１０の上方に配置され、半導体基板１０の温度を検出する。本例の温度センス部１２０は、ポリシリコン等の半導体材料で形成されたＰＮ接合ダイオードである。温度センス配線１２２は、温度センス部１２０と、アノードパッド１０６およびカソードパッド１０８とを接続する。本例のアノードパッド１０６およびカソードパッド１０８は、活性部１０２の端部と、外周端１４０との間に配置されている。このため温度センス配線１２２は、温度センス部１２０から、活性部１０２の端部に向かって延伸して設けられ、活性部１０２の端部の外側に配置されたアノードパッド１０６およびカソードパッド１０８と接続する。温度センス配線１２２は、半導体基板１０の上方に配置された金属配線であってよく、ポリシリコン等の半導体配線であってもよい。上面視で、温度センス部１２０および温度センス配線１２２と重なる半導体基板１０の領域には、Ｐ＋型のウェル領域が配置されてよい。
温度センス部１２０は、上面視においてダイオード部８０に隣接して設けられている。温度センス部１２０がダイオード部８０に隣接するとは、上面視において、温度センス部１２０とダイオード部８０との間にトランジスタ部７０が設けられていないことを指す。温度センス部１２０とダイオード部８０との間に、Ｎ＋型のエミッタ領域が設けられていない状態を、温度センス部１２０とダイオード部８０とが隣接するとしてもよい。上面視において、温度センス部１２０とダイオード部８０との間には、ウェル領域が配置されていてよい。
本例の温度センス部１２０は、上面視において、Ｘ軸方向において隣接するダイオード部８０に挟まれている。温度センス部１２０は、上面視において、隣接するダイオード部８０に囲まれていてもよい。上面視において、温度センス部１２０の周囲を囲むダイオード部８０の一部がウェル領域に置き換わっていても、本明細書では温度センス部１２０がダイオード部８０に囲まれているとする。つまり、半導体基板１０の上面において、ダイオード部８０およびウェル領域によって温度センス部１２０が囲まれている状態も、本明細書では温度センス部１２０がダイオード部８０に囲まれているとする。本例の温度センス部１２０は、温度センス配線１２２の下方のウェル領域と、ダイオード部８０により囲まれている。また、本例のダイオード部８０は、温度センス配線１２２の下方のウェル領域と、トランジスタ部７０により囲まれている。
耐圧構造部１５０は、半導体基板１０の上面において、活性部１０２と半導体基板１０の外周端１４０との間に設けられる。本例の耐圧構造部１５０は、ゲート金属層５０と外周端１４０との間に設けられる。耐圧構造部１５０は、半導体基板１０の上面において活性部１０２を囲むように環状に配置されてよい。本例の耐圧構造部１５０は、半導体基板１０の外周端１４０に沿って配置されている。耐圧構造部１５０は、半導体基板１０の上面側の電界集中を緩和する。耐圧構造部１５０は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
上面側ライフタイム制御領域１１０は、ダイオード部８０において半導体基板１０の上面側に設けられる。半導体基板１０の上面側とは、半導体基板１０の深さ方向における中央よりも上面側の領域を指してよい。また、半導体基板１０の異なる深さ位置にライフタイム制御領域が設けられている場合、最も上面側のライフタイム制御領域を、上面側ライフタイム制御領域１１０としてもよい。
上面側ライフタイム制御領域１１０は、半導体基板１０の内部に不純物を注入すること等により意図的にライフタイムキラーを導入した領域である。意図的にライフタイムキラーを導入した領域の電子または正孔のキャリアのライフタイムの値は、意図的にライフタイムキラーを導入していない領域のキャリアのライフタイムよりも小さい。ライフタイムキラーは、キャリアの再結合中心であって、結晶欠陥であってよく、空孔、複空孔、空孔等により形成されたダングリングボンド、これらと半導体基板１０を構成する元素との複合欠陥、転位、ヘリウム、ネオンなどの希ガス元素、水素元素などでよい。ダイオード部８０に上面側ライフタイム制御領域１１０を設けることで、ダイオード部８０におけるキャリアライフタイムを調整して、逆回復時における損失を低減できる。なお、上面側ライフタイム制御領域１１０は、電子線照射によって形成されてもよい。電子線照射の場合、透過力が強いため、半導体基板１０の上面から照射の場合も、下面から照射の場合も、上面から下面にわたってライフタイムキラーは略一様の分布となる。しかし、上面側の任意の位置を上面側ライフタイム制御領域１１０と考えれば、他のライフタイムキラーと同様の議論が成り立つ。
上面側ライフタイム制御領域１１０は、上面視においてダイオード部８０の全体に設けられてよく、一部に設けられていてもよい。図１では、上面側ライフタイム制御領域１１０が設けられた領域に斜線のハッチングを付している。図１の例では、ダイオード部８０の全体に上面側ライフタイム制御領域１１０が設けられている。上面側ライフタイム制御領域１１０は、上面視において温度センス部１２０と重ならない領域に設けられている。上面側ライフタイム制御領域１１０は、上面視において、ダイオード部８０と、温度センス部１２０との間にも設けられてよい。また、上面側ライフタイム制御領域１１０は、トランジスタ部７０の少なくとも一部に設けられてもよい。図１の例では、トランジスタ部７０のうち、ダイオード部８０に接する部分に上面側ライフタイム制御領域１１０が設けられているが、他の例ではトランジスタ部７０のより広い範囲に上面側ライフタイム制御領域１１０が設けられていてもよい。例えばトランジスタ部７０の全体に上面側ライフタイム制御領域１１０が設けられていてもよい。トランジスタ部７０にも上面側ライフタイム制御領域１１０を設けることで、ダイオード部８０の逆回復時に、トランジスタ部７０のベース領域１４から、ダイオード部８０のカソード領域８２に正孔が流れるのを抑制でき、逆回復損失を低減できる。
一例として、上面側ライフタイム制御領域１１０は、半導体基板１０の上面側から、ヘリウムまたはプロトン等のライフタイムキラーを照射することで形成される。上面側ライフタイム制御領域１１０が、温度センス部１２０と重ならないように配置されることで、上面側ライフタイム制御領域１１０を形成するときに、ヘリウム等のライフタイムキラーが温度センス部１２０に照射されることを抑制できる。このため、温度センス部１２０にライフタイムキラーが注入されることを抑制して、温度センス部１２０の特性変動を抑制できる。本例では、ダイオード部８０に隣接して温度センス部１２０が設けられているので、ダイオード部８０の動作時における温度を精度よく検出できる。また、ダイオード部８０に上面側ライフタイム制御領域１１０を設けることで、ダイオード部８０におけるキャリアライフタイムを調整でき、且つ、ダイオード部８０に隣接する温度センス部１２０へのライフタイムキラーの注入を抑制できるので、温度センス部１２０の特性変動も抑制できる。
図２は、図１における領域Ａを拡大した上面図である。領域Ａには、トランジスタ部７０の一部、ダイオード部８０の一部および温度センス部１２０の一部が含まれる。本例の半導体装置１００は、半導体基板１０の上面側の内部に形成されたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１２、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。半導体基板１０の上方には層間絶縁膜が設けられ、層間絶縁膜の上方にはエミッタ電極が設けられているが、図２では省略している。エミッタ電極は、層間絶縁膜に設けられたコンタクトホールを通って、半導体基板１０の上面のエミッタ領域１２、ベース領域１４、コンタクト領域１５およびウェル領域１１２と接していてよい。また、温度センス部１２０は、当該層間絶縁膜の上方に配置されている。
エミッタ電極およびゲート金属層５０等の金属部は、アルミニウムまたはアルミニウム－シリコン合金で形成されてよい。各電極は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよく、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。
ゲートトレンチ部４０は、半導体基板１０の上面において、予め定められた延伸方向に伸びて設けられる。本例において各トレンチ部の延伸方向は、温度センス配線１２２の延伸方向（Ｙ軸方向）と平行である。本例のゲートトレンチ部４０は、半導体基板１０の上面において、Ｙ軸方向に長手を有し、Ｘ軸方向に短手を有する。ゲートトレンチ部４０は、半導体基板１０の上面から内部に向かって設けられた溝と、溝の内壁を覆うゲート絶縁膜と、ゲート絶縁膜に囲まれたゲート電極とを有する。ゲートトレンチ部４０内のゲート電極は、ゲートランナー４８またはゲート金属層５０に接続される。ゲートトレンチ部４０は、上面視においてゲートランナー４８またはゲート金属層５０と重なる位置まで延伸して設けられている。
ダミートレンチ部３０は、半導体基板１０の上面において、予め定められた延伸方向（本例ではＹ軸方向）に伸びて設けられる。本例のダミートレンチ部３０は、半導体基板１０の上面において、Ｙ軸方向に長手を有し、Ｘ軸方向に短手を有する。ダミートレンチ部３０は、半導体基板１０の上面から内部に向かって設けられた溝と、溝の内壁を覆うダミー絶縁膜と、ダミー絶縁膜に囲まれたダミー電極とを有する。ダミートレンチ部３０内のダミー電極は、エミッタ電極５２に接続される。
トランジスタ部７０には、１つ以上のゲートトレンチ部４０が、ゲートトレンチ部４０の短手方向（本例ではＸ軸方向）に沿って、互いに離れて配列されている。本明細書では、各トレンチ部が配列された方向を配列方向と称する場合がある。トランジスタ部７０においては、配列方向に沿って１つ以上のゲートトレンチ部４０と、１つ以上のダミートレンチ部３０とが交互に配置されていてよい。
ダイオード部８０には、１つ以上のダミートレンチ部３０が、配列方向に沿って配列されている。本明細書では、ゲートトレンチ部４０およびダミートレンチ部３０をトレンチ部と称する場合がある。また、トレンチ部の配列方向において、２つのトレンチ部に挟まれた半導体基板１０の領域をメサ部６０と称する。メサ部６０は、半導体基板１０の上面から、トレンチ部の下端と同一の深さまでの領域を指してよい。トランジスタ部７０およびダイオード部８０のそれぞれは、１つ以上のメサ部６０を有する。
トランジスタ部７０のメサ部６０の上面には、Ｎ＋型のエミッタ領域１２が露出している。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。トランジスタ部７０のメサ部６０の上面には、Ｐ＋型のコンタクト領域１５が露出してもよい。エミッタ領域１２およびコンタクト領域１５は、層間絶縁膜に設けられたコンタクトホールを介してエミッタ電極と接続されている。
コンタクト領域１５は、ゲートトレンチ部４０およびダミートレンチ部３０の少なくとも一方と接していてよく、離れていてもよい。本例のトランジスタ部７０のメサ部６０においては、エミッタ領域１２およびコンタクト領域１５が、トレンチ部の延伸方向に沿って交互に配置されている。他の例のメサ部６０においては、エミッタ領域１２およびコンタクト領域１５のそれぞれが、トレンチ部の延伸方向に長手を有するストライプ形状であってもよい。この場合、上面視において、エミッタ領域１２は各トレンチ部と接するメサ部６０の両端に設けられ、コンタクト領域１５はエミッタ領域１２に挟まれて設けられる。
ダイオード部８０のメサ部６０の上面には、Ｐ－型のベース領域１４が露出している。メサ部６０のベース領域１４は、層間絶縁膜に設けられたコンタクトホールを介してエミッタ電極と接続されている。ダイオード部８０のベース領域１４は、アノード領域として機能する。上述したコンタクト領域１５のドーピング濃度は、ベース領域１４のドーピング濃度よりも高い。また、トランジスタ部７０のメサ部６０においては、エミッタ領域１２およびコンタクト領域１５の下方にベース領域１４が設けられている。
温度センス部１２０の下方における半導体基板１０の領域には、ウェル領域１１２が設けられている。温度センス部１２０の全体が、ウェル領域１１２と重なる位置に配置されていてよい。ウェル領域１１２は、上面視において、温度センス部１２０よりも広い範囲に設けられてよい。
トレンチ部の延伸方向（本例ではＹ軸方向）においてウェル領域１１２と対向しないトレンチ部は、温度センス部１２０および温度センス配線１２２と平行して、Ｙ軸方向に延伸して設けられてよい。Ｙ軸方向においてウェル領域１１２と対向するトレンチ部の端部は、ウェル領域１１２と重なる位置に設けられてよい。本例では、温度センス部１２０の下方には、トレンチ部が設けられていない。
図２においては、カソード領域８２が設けられる範囲と、上面側ライフタイム制御領域１１０が設けられる範囲とを、破線で示している。ダイオード部８０のカソード領域８２は、上面視において、ウェル領域１１２および温度センス部１２０とは離れて設けられてよい。図２に示すように、上面視においてカソード領域８２と温度センス部１２０との間には、トランジスタ部７０が設けられていない。つまり、カソード領域８２と温度センス部１２０との間にはエミッタ領域１２が設けられていない。また、カソード領域８２と温度センス部１２０との間には、ゲートトレンチ部４０も設けられていない。従って、温度センス部１２０は、ダイオード部８０と隣接して設けられている。本例の温度センス部１２０は、Ｘ軸方向およびＹ軸方向の両方において、ダイオード部８０と隣接している。
上面側ライフタイム制御領域１１０は、上面視において、カソード領域８２の全体と重なって設けられている。上面側ライフタイム制御領域１１０は、上面視においてカソード領域８２よりも広い範囲に設けられてよい。上面側ライフタイム制御領域１１０は、上面視において、ウェル領域１１２と、カソード領域８２との間にも設けられてよい。ただし、上面側ライフタイム制御領域１１０は、ウェル領域１１２とは上面視において重ならない範囲に設けられてよい。上面側ライフタイム制御領域１１０をウェル領域１１２の近傍まで設けることで、キャリアのライフタイムを広い範囲で制御しつつ、温度センス部１２０にライフタイムキラーが注入されるのを抑制できる。他の例では、上面側ライフタイム制御領域１１０は、ウェル領域１１２と接する位置まで設けられてよく、ウェル領域１１２と重なる範囲にも設けられていてよい。
図３は、図２におけるＢ－Ｂ断面の一例を示す図である。Ｂ－Ｂ断面は、温度センス部１２０、ダイオード部８０およびトランジスタ部７０を通過するＸＺ面である。当該断面において半導体装置１００は、半導体基板１０、層間絶縁膜３８、エミッタ電極５２、コレクタ電極２４、温度センス部１２０および温度センス配線１２２を備える。
半導体基板１０は、上面２１および下面２３を有する。層間絶縁膜３８は、半導体基板１０の上面２１のすくなくとも一部を覆って形成される。層間絶縁膜３８には、コンタクトホール５６等の貫通孔が形成されている。コンタクトホール５６により、半導体基板１０の上面２１が露出する。コンタクトホール５６は、トランジスタ部７０およびダイオード部８０のメサ部６０毎に設けられてよい。層間絶縁膜３８は、ＰＳＧ、ＢＰＳＧ等のシリケートガラスであってよく、酸化膜または窒化膜等であってよく、これらの膜が積層された膜であってもよい。
エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上面に形成される。エミッタ電極５２は、コンタクトホール５６の内部にも形成されており、コンタクトホール５６により露出するエミッタ領域１２、コンタクト領域１５（図２参照）、および、ベース領域１４と接触している。本例のエミッタ電極５２は、温度センス部１２０が設けられる領域には配置されていない。
コレクタ電極２４は、半導体基板１０の下面２３に形成される。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
温度センス部１２０は、半導体基板１０の上面２１の上方に設けられる。温度センス部１２０と半導体基板１０の上面２１との間には、酸化膜等の層間絶縁膜３８が設けられている。本例の温度センス部１２０は、Ｎ型領域１２６と、Ｐ型領域１２８とを有するＰＮ接合ダイオードである。Ｎ型領域１２６およびＰ型領域１２８は、それぞれ温度センス配線１２２に接続されていてよい。
本例の半導体基板１０には、Ｎ－型のドリフト領域１８、Ｎ＋型のエミッタ領域１２、Ｐ－型のベース領域１４、Ｐ＋型のウェル領域１１２、Ｎ＋型のバッファ領域２０、Ｎ＋型のカソード領域８２、および、Ｐ＋型のコレクタ領域２２が設けられている。
エミッタ領域１２は、トランジスタ部７０のメサ部６０において、半導体基板１０の上面２１に接して設けられている。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度の高い領域である。エミッタ領域１２は、例えばリン等のＮ型不純物を含む。
ベース領域１４は、エミッタ領域１２とドリフト領域１８との間に設けられている。ベース領域１４は、例えばボロン等のＰ型不純物を含む。ベース領域１４とドリフト領域１８との間には、ドリフト領域１８よりもドーピング濃度の高いＮ＋型の蓄積領域が設けられていてもよい。
ウェル領域１１２は、温度センス部１２０および温度センス配線１２２の下方に設けられている。ウェル領域１１２は、ベース領域１４よりもドーピング濃度の高いＰ＋型の領域である。ウェル領域１１２は、半導体基板１０の上面２１に露出していてよい。ウェル領域１１２は、ベース領域１４よりも深い位置まで設けられてよい。本例においては、ベース領域１４は、トレンチ部の下端よりも浅い位置まで設けられており、ウェル領域１１２は、トレンチ部の下端よりも深い位置まで設けられている。ウェル領域１１２は、図１において説明したゲート金属層５０およびゲートランナー４８の下方にも設けられてよい。
コレクタ領域２２は、半導体基板１０の下面２３に接して設けられている。コレクタ領域２２のドーピング濃度は、ベース領域１４のドーピング濃度より高くてよい。コレクタ領域２２は、ベース領域１４と同一のＰ型不純物を含んでよく、異なるＰ型不純物を含んでもよい。
カソード領域８２は、半導体基板１０の下面２３に接して設けられている。カソード領域８２のドーピング濃度は、ドリフト領域１８のドーピング濃度より高い。バッファ領域２０は、コレクタ領域２２およびカソード領域８２と、ドリフト領域１８との間に設けられ、ドリフト領域１８よりもドナー濃度の高い１つ以上のドーピング濃度ピークを有する。バッファ領域２０は、水素等のＮ型不純物を有する。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、コレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。
ゲートトレンチ部４０は、半導体基板１０の上面２１から、エミッタ領域１２およびベース領域１４を貫通して、ドリフト領域１８に達している。ゲートトレンチ部４０は、半導体基板１０の上面２１に形成された溝、溝の内壁を覆うゲート絶縁膜およびゲート絶縁膜に囲まれたゲート電極を有する。図３においては、ゲート電極に斜線のハッチングを付している。ゲート電極は、ポリシリコン等の導電材料で形成される。
ゲート電極は、ベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われているが、ゲート電極は、他の断面においてゲートランナー４８またはゲート金属層５０と接続されている。ゲート電極に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に達している。トランジスタ部７０に設けられたダミートレンチ部３０は、エミッタ領域１２も貫通している。ダミートレンチ部３０は、半導体基板１０の上面２１に形成された溝、溝の内壁を覆うダミー絶縁膜およびダミー絶縁膜に囲まれたダミー電極を有する。図３においては、ダミー電極に斜線のハッチングを付している。ダミー電極は、ポリシリコン等の導電材料で形成される。
当該断面におけるダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われているが、ダミー電極は、他の断面においてエミッタ電極５２と接続されている。エミッタ電位に接続されるダミートレンチ部３０を設けることで、半導体装置１００のゲート－コレクタ間容量を低減できる。
トランジスタ部７０において半導体基板１０の下面２３と接する領域には、コレクタ領域２２が設けられる。これにより、コレクタ領域２２から正孔が注入されて、トランジスタ部７０のドリフト領域１８が伝導度変調される。トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。また、トランジスタ部７０のメサ部６０には、エミッタ領域１２およびベース領域１４が設けられている。
ダイオード部８０において半導体基板１０の下面２３と接する領域には、カソード領域８２が設けられる。また、ウェル領域１１２の下方において半導体基板１０の下面２３と接する領域にも、コレクタ領域２２が設けられている。これにより、深い位置まで設けられたウェル領域１１２と、カソード領域８２との距離を大きくして、耐圧を確保できる。また、ダイオード部８０には、ダミートレンチ部３０が設けられている。ダイオード部８０のメサ部６０にはベース領域１４が設けられている。なお、半導体基板１０において下面２３と接する領域のうち、カソード領域８２が設けられていない領域には、コレクタ領域２２が設けられてよい。本例では、ウェル領域１１２と重なる領域、および、温度センス部１２０と重なる領域には、コレクタ領域２２が設けられている。また、上面視においてダイオード部８０と温度センス部１２０との間の領域にも、コレクタ領域２２が設けられている。
本明細書では、活性部１０２のうち、上面視においてダイオード部８０と温度センス部１２０との間の領域を境界領域９０と称する。境界領域９０においては、半導体基板１０の下面２３にコレクタ領域２２が設けられている。境界領域９０には、エミッタ領域１２およびゲートトレンチ部４０のいずれも設けられていない。本例のように、ダイオード部８０と温度センス部１２０との間に境界領域９０が設けられていても、ダイオード部８０と温度センス部１２０との間にトランジスタ部７０が設けられていないので、ダイオード部８０と温度センス部１２０とは隣接している。境界領域９０の一部の領域には、ウェル領域１１２が設けられている。境界領域９０のウェル領域１１２は、温度センス部１２０の下方のウェル領域１１２と連続して設けられてよい。境界領域９０には、ダミートレンチ部３０が設けられてよい。境界領域９０において、少なくとも一つのダミートレンチ部３０は、ウェル領域１１２の内部に配置されてよい。境界領域９０のメサ部６０には、ベース領域１４が設けられていてよい。また、境界領域９０の層間絶縁膜３８には、エミッタ電極５２とウェル領域１１２とを接続するためのコンタクトホール５６が設けられてよい。コンタクトホール５６を設けることで、半導体装置１００のターンオフ時等において、ウェル領域１１２からも正孔を引き抜くことができる。
境界領域９０の少なくとも一部には、上面側ライフタイム制御領域１１０が設けられていてよい。境界領域９０の上面側ライフタイム制御領域１１０は、ダイオード部８０の上面側ライフタイム制御領域１１０と連続して設けられている。上面側ライフタイム制御領域１１０を境界領域９０にも設けることで、ダイオード部８０の近傍の領域におけるキャリアのライフタイムを調整できる。一方で、上面側ライフタイム制御領域１１０は、上面視において温度センス部１２０とは重ならない位置に設けられている。これにより、半導体基板１０の上面２１側からライフタイムキラーを照射しても、温度センス部１２０にライフタイムキラーが照射されるのを抑制できる。従って、半導体基板１０の上面２１側からライフタイムキラーを照射することが容易になる。半導体基板１０の下面２３側からライフタイムキラーを照射する場合に比べて、ライフタイムキラーの飛程が短くなるので、上面側ライフタイム制御領域１１０を形成する位置を精度よく制御できる。
本例では、トレンチ部の配列方向（Ｘ軸方向）において、カソード領域８２の温度センス部１２０側の端部位置をＸｃ、上面側ライフタイム制御領域１１０の温度センス部１２０側の端部位置をＸｋ、位置Ｘｋ側のウェル領域１１２の端部位置をＸｗ、位置Ｘｗ側の温度センス部１２０の端部位置をＸｓとする。
上面側ライフタイム制御領域１１０の端部位置Ｘｋは、カソード領域８２の端部位置Ｘｃと温度センス部１２０の端部位置Ｘｓとの間に設けられている。上面側ライフタイム制御領域１１０の端部位置Ｘｋは、カソード領域８２の端部位置Ｘｃとウェル領域１１２の端部位置Ｘｗとの間に設けられてよい。他の例では、上面側ライフタイム制御領域１１０の端部位置Ｘｋは、ウェル領域１１２の端部位置Ｘｗと、温度センス部１２０の端部位置Ｘｓとの間に設けられてもよい。なお、ウェル領域１１２の端部位置Ｘｗとカソード領域８２の温度センス部１２０側の端部位置ＸｃとのＸ軸方向における距離は、少なくともＺ軸方向におけるウェル領域１１２の下端からバッファ領域２０の上端までのドリフト領域１８の長さよりも大きくてよく、好ましくはＺ軸方向におけるウェル領域１１２の下端からコレクタ領域２２の上端までの長さよりも大きくてよく、より好ましくは半導体基板１０の基板厚さよりも大きくてよい。
上面側ライフタイム制御領域１１０の端部位置Ｘｋと、温度センス部１２０の端部位置Ｘｓとの上面視における距離は、９０μｍ以下であってよい。当該距離を小さくすることで、上面側ライフタイム制御領域１１０が設けられる範囲を大きくできる。当該距離は、１０μｍ以上であってよく、５０μｍ以上であってもよい。当該距離を確保することで、温度センス部１２０にライフタイムキラーが照射されるのをより抑制できる。
また、上面側ライフタイム制御領域１１０は、ウェル領域１１２の下端よりも上側に設けられてよく、下側に設けられてもよい。上面側ライフタイム制御領域１１０は、トレンチ部の下端よりも下側に設けられている。上面側ライフタイム制御領域１１０の深さ位置は、深さ方向におけるライフタイムキラーの濃度分布がピークとなる位置である。
図４は、半導体装置１００の上面構造の他の例を示す図である。本例の温度センス部１２０は、上面視においてダイオード部８０に囲まれてないが、ダイオード部８０に隣接して設けられている。本例の温度センス部１２０は、ダイオード部８０およびトランジスタ部７０の両方に、Ｙ軸方向において隣接している。温度センス部１２０は、Ｘ軸方向に長手を有してよい。このような配置により、トランジスタ部７０がオン状態の期間と、ダイオード部８０がオン状態の期間の両方の期間で、半導体基板１０の温度を精度よく検出できる。
図４の例では、トランジスタ部７０およびダイオード部８０がＸ軸方向において交互に配置されている。トランジスタ部７０およびダイオード部８０のそれぞれは、Ｙ軸方向に長手を有し、Ｘ軸方向に短手を有してよい。Ｙ軸方向において、ダイオード部８０とゲートランナー４８（またはゲート金属層５０）との間には、境界領域９０が設けられてよい。
本例の温度センス配線１２２は、温度センス部１２０からＸ軸方向に沿って延伸して、アノードパッド１０６およびカソードパッド１０８と接続している。また、上面視において温度センス部１２０および温度センス配線１２２は、ゲートランナー４８に囲まれている。温度センス部１２０を囲むゲートランナー４８は、アノードパッド１０６およびカソードパッド１０８に向かう方向に、温度センス配線１２２に沿って活性部１０２の端部まで延伸して設けられている。また、ゲートパッド１０４は、活性部１０２を挟んでアノードパッド１０６およびカソードパッド１０８とは逆側に配置されている。温度センス部１２０を囲むゲートランナー４８は、ゲートパッド１０４に向かう方向に、活性部１０２の端部まで延伸して設けられてよい。活性部１０２は、ゲートランナー４８により、Ｙ軸方向に複数に分割されていてよい。活性部１０２のそれぞれの分割領域に、トランジスタ部７０およびダイオード部８０が、Ｘ軸方向に沿って交互に配置されてよい。
図５は、図４における領域Ｃを拡大した上面図である。図５等の拡大図においては、各メサ部６０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４を省略する場合がある。本例の温度センス部１２０および温度センス配線１２２は、上面視においてゲートランナー４８に囲まれている。ゲートランナー４８は、温度センス部１２０とトランジスタ部７０との間、および、温度センス部１２０とダイオード部８０との間に設けられている。ウェル領域１１２は、温度センス部１２０の下方、温度センス配線１２２の下方、および、ゲートランナー４８の下方に設けられている。ウェル領域１１２は、ゲートランナー４８よりも広い範囲に設けられていてよい。
本例のトレンチ部の延伸方向は、温度センス配線１２２の延伸方向と垂直な方向（Ｙ軸方向）である。本例のトランジスタ部７０のゲートトレンチ部４０は、ゲートランナー４８と重なる位置まで延伸して設けられ、ゲートランナー４８と接続されている。また、トランジスタ部７０およびダイオード部８０のダミートレンチ部３０は、ウェル領域１１２と重なる位置まで延伸して設けられてよい。
カソード領域８２は、Ｙ軸方向において、温度センス部１２０と離れて配置されている。カソード領域８２は、Ｙ軸方向において、ゲートランナー４８と離れて配置されてよく、ウェル領域１１２と離れて配置されていてもよい。
上面側ライフタイム制御領域１１０は、ダイオード部８０と重なる領域に設けられている。本例の上面側ライフタイム制御領域１１０のＹ軸方向における端部は、温度センス部１２０と、カソード領域８２との間に配置されている。これにより、上面側ライフタイム制御領域１１０が設けられる範囲を大きくでき、また、温度センス部１２０にライフタイムキラーが注入されるのを抑制できる。上面側ライフタイム制御領域１１０のＸ軸方向における端部は、トランジスタ部７０に配置されている。
本例の温度センス部１２０は、Ｎ型領域１２６およびＰ型領域１２８を有するＰＮ接合を複数有する。それぞれのＰＮ接合は、温度センス配線１２２により直列に接続されている。つまり、いずれかのＰＮ接合のＰ型領域１２８が、他のＰＮ接合のＮ型領域１２６に接続されている。複数のＰＮ接合は、Ｘ軸方向に沿って配列されていてよい。少なくとも一つのＰＮ接合は、Ｙ軸方向においてダイオード部８０と対向する位置に設けられている。少なくとも一つのＰＮ接合は、Ｙ軸方向においてトランジスタ部７０と対向する位置に設けられてよい。
図６は、図５におけるＤ－Ｄ断面の一例を示す図である。本例においては、半導体基板１０の上面２１の上方に、温度センス部１２０、ゲートランナー４８およびエミッタ電極５２が設けられている。ゲートランナー４８は、温度センス部１２０をＹ軸方向において挟んで配置されてよい。エミッタ電極５２は、ゲートランナー４８および温度センス部１２０とは重ならない範囲に設けられている。ウェル領域１１２は、ゲートランナー４８および温度センス部１２０の下方に設けられている。
Ｙ軸方向において、ゲートランナー４８とカソード領域８２との間には、境界領域９０が設けられている。カソード領域８２およびゲートランナー４８の間の境界領域９０には、ウェル領域１１２が設けられている。境界領域９０のウェル領域１１２は、温度センス部１２０の下方のウェル領域１１２と連続して設けられてよい。境界領域９０には、ダミートレンチ部３０のＹ軸方向の端部が設けられてよい。また、境界領域９０において、層間絶縁膜３８には、エミッタ電極５２とウェル領域１１２とを接続するためのコンタクトホールが設けられてもよい。
境界領域９０の少なくとも一部には、上面側ライフタイム制御領域１１０が設けられていてよい。境界領域９０の上面側ライフタイム制御領域１１０は、ダイオード部８０の上面側ライフタイム制御領域１１０と連続して設けられている。上面側ライフタイム制御領域１１０を境界領域９０にも設けることで、ダイオード部８０の近傍の領域におけるキャリアのライフタイムを調整できる。一方で、上面側ライフタイム制御領域１１０は、上面視において温度センス部１２０とは重ならない位置に設けられている。これにより、半導体基板１０の上面２１側からライフタイムキラーを照射しても、温度センス部１２０にライフタイムキラーが照射されるのを抑制できる。
本例では、トレンチ部の延伸方向（Ｙ軸方向）において、カソード領域８２の温度センス部１２０側の端部位置をＹｃ、上面側ライフタイム制御領域１１０の温度センス部１２０側の端部位置をＹｋ、位置Ｙｋ側のウェル領域１１２の端部位置をＹｗ、位置Ｙｗ側のゲートランナー４８の端部位置をＹｇ、位置Ｙｗ側の温度センス部１２０の端部位置をＹｓとする。
上面側ライフタイム制御領域１１０の端部位置Ｙｋは、カソード領域８２の端部位置Ｙｃと温度センス部１２０の端部位置Ｙｓとの間に設けられている。上面側ライフタイム制御領域１１０の端部位置Ｙｋは、カソード領域８２の端部位置Ｙｃとゲートランナー４８の端部位置Ｙｇとの間に設けられてよい。上面側ライフタイム制御領域１１０の端部位置Ｙｋは、ウェル領域１１２の端部位置Ｙｗとゲートランナー４８の端部位置Ｙｇとの間に設けられてよい。上面側ライフタイム制御領域１１０の端部位置Ｙｋは、カソード領域８２の端部位置Ｙｃとウェル領域１１２の端部位置Ｙｗとの間に設けられてよい。
上面側ライフタイム制御領域１１０の端部位置Ｙｋと、温度センス部１２０の端部位置Ｙｓとの上面視における距離は、９０μｍ以下であってよい。当該距離を小さくすることで、上面側ライフタイム制御領域１１０が設けられる範囲を大きくできる。当該距離は、１０μｍ以上であってよく、５０μｍ以上であってもよい。当該距離を確保することで、温度センス部１２０にライフタイムキラーが照射されるのをより抑制できる。
図７は、半導体装置１００の上面構造の他の例を示す図である。本例の半導体装置１００は、ダイオード部８０およびトランジスタ部７０が、Ｘ軸方向に沿って交互に配列されている点で、図１に示した半導体装置１００と相違する。他の構造は、図１から図３において説明した半導体装置１００と同一である。本例の温度センス部１２０は、図１の例と同様に、上面視においてダイオード部８０に囲まれて設けられている。本例の温度センス部１２０は、Ｘ軸方向において離散的に設けられたいずれかのダイオード部８０に囲まれている。
トランジスタ部７０およびダイオード部８０のそれぞれは、Ｙ軸方向に長手を有し、Ｘ軸方向に短手を有してよい。Ｙ軸方向において、ダイオード部８０とゲートランナー４８（またはゲート金属層５０）との間には、境界領域９０が設けられてよい。
本例においても、上面視において温度センス部１２０および温度センス配線１２２を囲んでゲートランナー４８が設けられてよい。また、ゲートランナー４８は、活性部１０２を分割するように設けられてもよい。上面側ライフタイム制御領域１１０、カソード領域８２、ウェル領域１１２、ゲートランナー４８、温度センス部１２０の位置関係は、図１から図６において説明した例と同様であってよい。
図８は、半導体装置１００の上面構造の他の例を示す図である。本例の活性部１０２には、図４の例と同様に、トランジスタ部７０およびダイオード部８０がＸ軸方向に沿って交互に配列されている。本例では、温度センス配線１２２がＹ軸方向に延伸する点で、図４に示した例と相違する。また、ゲートパッド１０４と、アノードパッド１０６およびカソードパッド１０８とが、Ｙ軸方向において活性部１０２を挟んで配置されている点で、図４に示した例と相違する。また、温度センス部１２０が、Ｙ軸方向において長手を有する点で、図４に示した例と相違する。他の構造は、図４から図６において説明した半導体装置１００と同様であってよい。
また、本例の半導体装置１００は、電流センス部１０７および電流センスパッド１０９を有する。電流センス部１０７は、トランジスタ部７０と同様の構造を有する。電流センスパッド１０９は、電流センス部１０７に流れる電流を検出する。電流センス部１０７に流れる電流と、電流センス部１０７およびトランジスタ部７０の面積比に基づいて、トランジスタ部７０に流れる電流を推定できる。電流センス部１０７および電流センスパッド１０９は、ゲートランナー４８に囲まれて配置されてよい。なお、他の例に係る半導体装置も、電流センス部１０７および電流センスパッド１０９を備えてよい。
図９は、図８における領域Ｅを拡大した上面図である。領域Ｅには、図２に示した領域Ａと同様に、トランジスタ部７０の一部、ダイオード部８０の一部および温度センス部１２０の一部が含まれる。本例の温度センス部１２０は、Ｙ軸方向においてダイオード部８０と隣接しており、Ｘ軸方向においてトランジスタ部７０と隣接している。図９の例では、温度センス部１２０は、Ｘ軸方向において２つのトランジスタ部７０に挟まれている。温度センス部１２０とトランジスタ部７０との間には、境界領域９０が設けられていてもよい。このような構造によっても、ダイオード部８０とトランジスタ部７０の温度を精度よく検出できる。上面側ライフタイム制御領域１１０、カソード領域８２、ウェル領域１１２、ゲートランナー４８、温度センス部１２０の位置関係は、図１から図７において説明した例と同様であってよい。
図１０は、半導体装置１００の上面構造の他の例を示す図である。本例の半導体装置１００は、温度センス部１２０が、上面視において活性部１０２と耐圧構造部１５０との間に設けられている。活性部１０２の構造は、図４から図９において説明したいずれかの態様の活性部１０２と同様である。
本例のゲートランナー４８は、半導体基板１０の外周端１４０に沿った外周部４８－１を有する。上面視における外周部４８－１の形状は略矩形である。外周部４８－１は、上面視において活性部１０２を囲んでいる。外周部４８－１の矩形形状の角部は、曲線形状であってよい。ゲートランナー４８は、外周部４８－１で囲まれる領域において、温度センス部１２０が設けられる温度センス領域１０３を画定する内側部４８－２を有する。外周部４８－１および内側部４８－２により囲まれた温度センス領域１０３に、温度センス部１２０が設けられている。本例の温度センス領域１０３は、活性部１０２と、外周部４８－１との間の領域である。温度センス領域１０３には、トランジスタ部７０およびダイオード部８０のいずれも設けられていない。温度センス配線１２２、アノードパッド１０６およびカソードパッド１０８は、温度センス領域１０３に設けられてよい。
温度センス部１２０は、ダイオード部８０と隣接して設けられてよい。本例においては、トランジスタ部７０およびダイオード部８０がＸ軸方向に沿って交互に配列されている。温度センス領域１０３は、活性部１０２のＹ軸方向の端部に設けられている。温度センス部１２０は、Ｙ軸方向においてダイオード部８０と隣接して設けられてよい。温度センス部１２０は、Ｙ軸方向においてトランジスタ部７０とも隣接して設けられてよい。温度センス部１２０は、Ｘ軸方向に長手を有してよい。
本例においても、上面側ライフタイム制御領域１１０はダイオード部８０に設けられ、且つ、温度センス部１２０と重ならない領域に設けられている。上面側ライフタイム制御領域１１０は、ゲートランナー４８の内側部４８－２とも重ならない領域に設けられてよい。上面側ライフタイム制御領域１１０は、ゲートランナー４８の内側部４８－２の下方に配置されたウェル領域１１２とも重ならない領域に設けられてよい。上面側ライフタイム制御領域１１０、カソード領域８２、ウェル領域１１２、ゲートランナー４８、温度センス部１２０の位置関係は、図１から図９において説明した例と同様であってよい。
図１１は、図１から図１０において説明した半導体装置１００の製造方法の一例を示す図である。本例の製造方法は、第１段階Ｓ１１０２と、第２段階Ｓ１１０４とを有する。第１段階Ｓ１１０２の前に、半導体基板１０の上面２１側の構造を形成してよい。上面２１側の構造は、各トレンチ、エミッタ領域１２、コンタクト領域１５、ベース領域１４、ウェル領域１１２、層間絶縁膜３８およびエミッタ電極５２の少なくとも一つを含んでよい。
第１段階Ｓ１１０２においては、半導体基板１０の上方に温度センス部１２０を形成する。またＳ１１０２においては、温度センス部１２０をマスクするマスク部２０２を形成する。マスク部２０２は、温度センス部１２０上に形成されたフォトレジストであってよい。またマスク部２０２は、温度センス部１２０の上方に配置された金属マスクであってもよい。
第２段階Ｓ１１０４においては、半導体基板１０の上面２１側からライフタイムキラーを導入してアニールすることで、上面視において温度センス部１２０と重ならない領域に上面側ライフタイム制御領域１１０を形成する。ライフタイムキラーを導入した後に、マスク部２０２を除去する。第１段階Ｓ１１０２の前、または、第２段階Ｓ１１０４の後に、半導体基板１０の下面２３側の構造を形成してよい。下面２３側の構造は、バッファ領域２０、コレクタ領域２２、カソード領域８２およびコレクタ電極２４の少なくとも一つを含んでよい。
このような方法により、温度センス部１２０にライフタイムキラーを注入せずに、図１から図１０において説明した上面側ライフタイム制御領域１１０を形成できる。
図１２は、半導体装置２００の一例を説明する断面図である。本例の半導体装置２００は、上面側ライフタイム制御領域１１０を除き、図１から図１１において説明した半導体装置１００と同一の構造を有してよい。図１２においては、図３と同様の断面を示しているが、半導体装置２００は図３以外の図に示した構造を有してよい。なお本例においては、ウェル領域１１２の上方にエミッタ電極５２が配置され、エミッタ電極５２の上方に温度センス部１２０が配置されている。なお、各図の例において、層間絶縁膜３８は、複数のプロセスで積層された膜であってよい。
半導体装置２００においては、上面側ライフタイム制御領域１１０が、上面視において温度センス部１２０と重なる領域にも設けられている。温度センス部１２０の下方の上面側ライフタイム制御領域１１０は、ダイオード部８０の上面側ライフタイム制御領域１１０と連続して設けられてよい。なお、温度センス部１２０は、上面側ライフタイム制御領域１１０と同一のライフタイムキラーを含まない。例えば、上面側ライフタイム制御領域１１０がヘリウム等のライフタイムキラーを有しているのに対して、温度センス部１２０は、ヘリウム等のライフタイムキラーを含まない。このような構造によっても、温度センス部１２０の特性変動を抑制できる。
上面側ライフタイム制御領域１１０は、ウェル領域１１２の下端よりも深い位置に形成されてよい。他の例では、上面側ライフタイム制御領域１１０は、ウェル領域１１２と同一の深さ位置に形成されてよい。この場合、上面側ライフタイム制御領域１１０の一部は、ウェル領域１１２の内部に形成される。
図１３は、半導体装置２００の製造方法の一例を示す図である。本例の製造方法は、第１段階Ｓ１３０２と、第２段階Ｓ１３０４とを有する。第１段階Ｓ１３０２の前に、半導体基板１０の上面２１側の構造を形成してよい。上面２１側の構造は、各トレンチ、エミッタ領域１２、コンタクト領域１５、ベース領域１４、ウェル領域１１２、層間絶縁膜３８およびエミッタ電極５２の少なくとも一つを含んでよい。
第１段階Ｓ１３０２においては、半導体基板１０の上面２１側からライフタイムキラーを導入してアニールすることで、上面側ライフタイム制御領域１１０を形成する。上面側ライフタイム制御領域１１０は、温度センス部１２０が配置される領域の下方にも形成される。本例の上面側ライフタイム制御領域１１０は、上面視においてウェル領域１１２と重なる領域にも形成される。上面側ライフタイム制御領域１１０は、ウェル領域１１２の全体と重なって形成されてよい。上面側ライフタイム制御領域１１０は、活性部１０２の全体に形成されてよい。
第２段階Ｓ１１０４においては、半導体基板１０の上方に温度センス部１２０を形成する。温度センス部１２０は、上面視において上面側ライフタイム制御領域１１０と重なる位置に形成される。温度センス部１２０を形成した後に、温度センス部１２０を覆う保護膜を形成してもよい。
第１段階Ｓ１１０２の前、第１段階Ｓ１１０２と第２段階Ｓ１１０４との間、または、第２段階Ｓ１１０４の後に、半導体基板１０の下面２３側の構造を形成してよい。下面２３側の構造は、バッファ領域２０、コレクタ領域２２、カソード領域８２およびコレクタ電極２４の少なくとも一つを含んでよい。
図１４は、半導体装置２００の他の例を説明する断面図である。本例の半導体装置２００は、上面側ライフタイム制御領域１１０が、上面視において温度センス部１２０と重なる領域にも設けられている。他の構造は、図３に示した半導体装置１００と同一である。
図１５は、図１４に示した半導体装置２００の製造方法の一例を示す図である。本例の製造方法も、図１３の第１段階Ｓ１３０２を有する。Ｓ１３０２の後のＳ１５０４において、温度センス部１２０を形成すべき領域のエミッタ電極５２および層間絶縁膜３８をエッチングする。次に第２段階Ｓ１５０６において、層間絶縁膜３８、温度センス部１２０、および、温度センス配線１２２を形成する。Ｓ１５０６の後の工程は、図１３の例と同様である。
図１６は、半導体装置２００の他の例を示す断面図である。本例の半導体装置２００は、層間絶縁膜３８と、温度センス部１２０との間に温度センス配線１２２を備えている。他の構造は、図１２から図１５において説明した半導体装置２００と同様である。温度センス配線１２２は、エミッタ電極５２と同一のプロセスで形成されてよい。例えば図１３の第１段階Ｓ１３０２において形成したエミッタ電極５２をパターニングして、一部の領域を温度センス配線１２２として用いてよい。
本例の温度センス配線１２２はエミッタ電極５２と同一の材料で形成されている。また、温度センス配線１２２は、エミッタ電極５２と同一の深さ位置（Ｚ軸方向の位置）に設けられてよい。エミッタ電極５２と温度センス配線１２２の間には、層間絶縁膜３８が設けられている。エミッタ電極５２を除去した領域に、層間絶縁膜３８が設けられてよい。
図１７は、半導体装置２００の他の例を示す断面図である。本例の半導体装置２００は、半導体基板１０の上面２１と平行な方向（例えばＸ軸方向）において温度センス部１２０と温度センス配線１２２が接触している。他の構造は、図１２から図１５において説明した半導体装置２００と同様である。温度センス配線１２２は、エミッタ電極５２と同一のプロセスで形成されてよい。例えば図１３の第１段階Ｓ１３０２において形成したエミッタ電極５２をパターニングして、一部の領域を温度センス配線１２２として用いてよい。
エミッタ電極５２を除去した領域に、層間絶縁膜３８および温度センス部１２０が設けられる。本例の温度センス配線１２２はエミッタ電極５２と同一の材料で形成されている。温度センス配線１２２は、エミッタ電極５２と同一の深さ位置（Ｚ軸方向の位置）に設けられてよい。また、温度センス部１２０、エミッタ電極５２および温度センス配線１２２が同一の深さ位置に設けられてよい。本例においても、エミッタ電極５２と温度センス配線１２２の間には、層間絶縁膜３８が設けられている。また、温度センス配線１２２は、層間絶縁膜３８に覆われていてもよい。
また、図１２から図１７に示した半導体装置２００において、エミッタ電極５２および温度センス部１２０のポリシリコンを形成する前に、上面側ライフタイム制御領域１１０を形成してもよい。この場合、半導体基板１０の上面２１に、層間絶縁膜３８の一部（例えば、温度センス部１２０の下方に形成される層間絶縁膜３８と同じ厚さの部分）が形成された状態で、半導体基板１０の上面２１側からライフタイムキラーを導入してアニールすることで上面側ライフタイム制御領域１１０を形成してよい。
このような方法により、温度センス部１２０にライフタイムキラーを注入せずに、図１２において説明した上面側ライフタイム制御領域１１０を形成できる。本例では、マスク部２０２を用いないので、簡易な工程で半導体装置２００を製造できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、３０・・・ダミートレンチ部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４８・・・ゲートランナー、４８－１・・・外周部、４８－２・・・内側部、５０・・・ゲート金属層、５２・・・エミッタ電極、５６・・・コンタクトホール、６０・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８２・・・カソード領域、９０・・・境界領域、１００・・・半導体装置、１０２・・・活性部、１０３・・・温度センス領域、１０４・・・ゲートパッド、１０６・・・アノードパッド、１０７・・・電流センス部、１０８・・・カソードパッド、１０９・・・電流センスパッド、１１０・・・上面側ライフタイム制御領域、１１２・・・ウェル領域、１２０・・・温度センス部、１２２・・・温度センス配線、１２６・・・Ｎ型領域、１２８・・・Ｐ型領域、１４０・・・外周端、１５０・・・耐圧構造部、２００・・・半導体装置、２０２・・・マスク部

Claims (10)

  1. 第１導電型のドリフト領域が設けられた半導体基板と、
    前記半導体基板に設けられたトランジスタ部と、
    前記半導体基板に設けられたダイオード部と、
    前記半導体基板の上面に露出する第２導電型のウェル領域と、
    上面視において前記ダイオード部に隣接しており、前記ウェル領域の上方に設けられた温度センス部と、
    前記ダイオード部において前記半導体基板の上面側に設けられ、且つ、上面視において前記温度センス部と重ならない領域に設けられた上面側ライフタイム制御領域と
    を備え、
    上面視において前記温度センス部は、隣接する前記ダイオード部に挟まれおり、
    上面視における前記ダイオード部の全体に前記上面側ライフタイム制御領域が配置されている半導体装置。
  2. 第１導電型のドリフト領域が設けられた半導体基板と、
    前記半導体基板に設けられたトランジスタ部と、
    前記半導体基板に設けられたダイオード部と、
    前記半導体基板の上面に露出する第２導電型のウェル領域と、
    上面視において前記ダイオード部に隣接しており、前記ウェル領域の上方に設けられた温度センス部と、
    前記ダイオード部において前記半導体基板の上面側に設けられ、且つ、上面視において前記温度センス部と重ならない領域に設けられた上面側ライフタイム制御領域と
    を備え、
    上面視において、前記温度センス部と、前記上面側ライフタイム制御領域との距離が９０μｍ以下である
    半導体装置。
  3. 上面視において前記温度センス部は、隣接する前記ダイオード部に挟まれている
    請求項２に記載の半導体装置。
  4. 第１導電型のドリフト領域が設けられた半導体基板と、
    半導体基板においてトランジスタ部およびダイオード部が設けられた活性部と、
    前記半導体基板に設けられ、上面視において前記活性部を囲む耐圧構造部と、
    前記半導体基板の上面に露出する第２導電型のウェル領域と、
    上面視において前記活性部と前記耐圧構造部との間に設けられ、前記ウェル領域の上方に設けられた温度センス部と、
    前記ダイオード部において前記半導体基板の上面側に設けられ、且つ、上面視において前記温度センス部と重ならない領域に設けられた上面側ライフタイム制御領域と
    を備え、
    上面視において、前記温度センス部と、前記上面側ライフタイム制御領域との距離が９０μｍ以下である
    半導体装置。
  5. 前記上面側ライフタイム制御領域は、上面視において前記ウェル領域と重ならない領域に設けられている
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記トランジスタ部および前記ダイオード部は、前記半導体基板の表面から内部まで設けられたトレンチ部を有し、
    前記ウェル領域の内部に、前記トレンチ部の一部分が設けられている
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 第１導電型のドリフト領域が設けられた半導体基板と、
    前記半導体基板に設けられたトランジスタ部と、
    前記半導体基板に設けられたダイオード部と、
    前記半導体基板の上面に露出する第２導電型のウェル領域と、
    上面視において前記ダイオード部に隣接しており、前記ウェル領域の上方に設けられた温度センス部と、
    前記ダイオード部において前記半導体基板の上面側に設けられ、且つ、上面視において前記温度センス部と重ならない領域に設けられた上面側ライフタイム制御領域と
    を備え、
    前記ダイオード部は、前記半導体基板の内部に設けられ、且つ、前記半導体基板の下面に露出する第２導電型のカソード領域を有し、
    上面視において、前記上面側ライフタイム制御領域の端部は、前記カソード領域と前記温度センス部との間に配置されている
    半導体装置。
  8. 第１導電型のドリフト領域が設けられた半導体基板と、
    半導体基板においてトランジスタ部およびダイオード部が設けられた活性部と、
    前記半導体基板に設けられ、上面視において前記活性部を囲む耐圧構造部と、
    前記半導体基板の上面に露出する第２導電型のウェル領域と、
    上面視において前記活性部と前記耐圧構造部との間に設けられ、前記ウェル領域の上方に設けられた温度センス部と、
    前記ダイオード部において前記半導体基板の上面側に設けられ、且つ、上面視において前記温度センス部と重ならない領域に設けられた上面側ライフタイム制御領域と
    を備え、
    前記ダイオード部は、前記半導体基板の内部に設けられ、且つ、前記半導体基板の下面に露出する第２導電型のカソード領域を有し、
    上面視において、前記上面側ライフタイム制御領域の端部は、前記カソード領域と前記温度センス部との間に配置されている
    半導体装置。
  9. 第１導電型のドリフト領域が設けられた半導体基板と、
    前記半導体基板に設けられたトランジスタ部と、
    前記半導体基板に設けられたダイオード部と、
    前記半導体基板の上面に露出する第２導電型のウェル領域と、
    前記ウェル領域の上方に設けられた温度センス部と、
    前記ダイオード部において前記半導体基板の上面側に設けられ、且つ、上面視において前記温度センス部との距離が９０μｍ以下である上面側ライフタイム制御領域と
    を備える半導体装置。
  10. 前記上面側ライフタイム制御領域は、ライフタイムキラーを含み、
    前記温度センス部は、前記ライフタイムキラーを含まない
    請求項１から９のいずれか一項に記載の半導体装置。
JP2018208430A 2018-11-05 2018-11-05 半導体装置および製造方法 Active JP7268330B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018208430A JP7268330B2 (ja) 2018-11-05 2018-11-05 半導体装置および製造方法
CN201910897265.9A CN111146197A (zh) 2018-11-05 2019-09-23 半导体装置及制造方法
US16/589,111 US11049785B2 (en) 2018-11-05 2019-09-30 Semiconductor device and fabrication method thereof
US17/317,785 US11830782B2 (en) 2018-11-05 2021-05-11 Semiconductor device and fabrication method thereof
US18/507,123 US20240079286A1 (en) 2018-11-05 2023-11-13 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018208430A JP7268330B2 (ja) 2018-11-05 2018-11-05 半導体装置および製造方法

Publications (2)

Publication Number Publication Date
JP2020077674A JP2020077674A (ja) 2020-05-21
JP7268330B2 true JP7268330B2 (ja) 2023-05-08

Family

ID=70458991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018208430A Active JP7268330B2 (ja) 2018-11-05 2018-11-05 半導体装置および製造方法

Country Status (3)

Country Link
US (3) US11049785B2 (ja)
JP (1) JP7268330B2 (ja)
CN (1) CN111146197A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6319453B2 (ja) * 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7080166B2 (ja) * 2018-12-21 2022-06-03 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
JP7383917B2 (ja) * 2019-07-11 2023-11-21 富士電機株式会社 半導体装置および半導体装置の製造方法
EP3916806B1 (en) * 2019-09-25 2023-11-29 Fuji Electric Co., Ltd. Semiconductor device
JP2022038003A (ja) * 2020-08-26 2022-03-10 三菱電機株式会社 半導体装置
JP7381424B2 (ja) * 2020-09-10 2023-11-15 株式会社東芝 半導体装置
WO2022080495A1 (ja) 2020-10-16 2022-04-21 富士電機株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363328A (ja) 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2008211148A (ja) 2007-02-28 2008-09-11 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
WO2011125156A1 (ja) 2010-04-02 2011-10-13 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
WO2014199558A1 (ja) 2013-06-12 2014-12-18 富士電機株式会社 半導体装置の製造方法
WO2015004774A1 (ja) 2013-07-11 2015-01-15 三菱電機株式会社 半導体装置の製造方法及びｐｉｎダイオード
JP2017147435A (ja) 2016-02-16 2017-08-24 富士電機株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5028748B2 (ja) 2005-04-15 2012-09-19 富士電機株式会社 パワー半導体デバイスの温度計測装置
JP2008235405A (ja) 2007-03-19 2008-10-02 Denso Corp 半導体装置
JP5282822B2 (ja) 2009-09-07 2013-09-04 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP5487956B2 (ja) 2009-12-25 2014-05-14 トヨタ自動車株式会社 半導体装置
US9412809B2 (en) * 2013-02-15 2016-08-09 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP6117602B2 (ja) * 2013-04-25 2017-04-19 トヨタ自動車株式会社 半導体装置
JP6194812B2 (ja) * 2014-02-18 2017-09-13 トヨタ自動車株式会社 半導体モジュール
JP6277814B2 (ja) 2014-03-25 2018-02-14 株式会社デンソー 半導体装置
JP2016012647A (ja) 2014-06-27 2016-01-21 トヨタ自動車株式会社 半導体装置
JP6512025B2 (ja) * 2015-08-11 2019-05-15 富士電機株式会社 半導体素子及び半導体素子の製造方法
JP6753066B2 (ja) * 2016-02-09 2020-09-09 富士電機株式会社 半導体装置および半導体装置の製造方法
CN107086217B (zh) * 2016-02-16 2023-05-16 富士电机株式会社 半导体装置
JP6780709B2 (ja) 2016-12-16 2020-11-04 富士電機株式会社 半導体装置および製造方法
CN110323273A (zh) * 2018-03-30 2019-10-11 富士电机株式会社 半导体装置、半导体封装、半导体模块及半导体电路装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363328A (ja) 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2008211148A (ja) 2007-02-28 2008-09-11 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
WO2011125156A1 (ja) 2010-04-02 2011-10-13 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
WO2014199558A1 (ja) 2013-06-12 2014-12-18 富士電機株式会社 半導体装置の製造方法
WO2015004774A1 (ja) 2013-07-11 2015-01-15 三菱電機株式会社 半導体装置の製造方法及びｐｉｎダイオード
JP2017147435A (ja) 2016-02-16 2017-08-24 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20200144149A1 (en) 2020-05-07
US20240079286A1 (en) 2024-03-07
CN111146197A (zh) 2020-05-12
US11830782B2 (en) 2023-11-28
US20210265230A1 (en) 2021-08-26
US11049785B2 (en) 2021-06-29
JP2020077674A (ja) 2020-05-21

Similar Documents

Publication Publication Date Title
JP7268330B2 (ja) 半導体装置および製造方法
US11735584B2 (en) Semiconductor device
JP5787853B2 (ja) 電力用半導体装置
US11195908B2 (en) Semiconductor device with carrier lifetime control
JP2018046187A (ja) 半導体装置
JP7230969B2 (ja) 半導体装置
CN105103290B (zh) 半导体装置的制造方法
JP6863479B2 (ja) 半導体装置およびその製造方法
JPWO2019159391A1 (ja) 半導体装置
JP7456520B2 (ja) 半導体装置
JP2018152426A (ja) 半導体装置
JP7497744B2 (ja) 半導体装置
JPWO2019159657A1 (ja) 半導体装置
JP2022123036A (ja) 半導体装置
JP2023040134A (ja) 半導体装置
US11158630B2 (en) Semiconductor device
JP7327672B2 (ja) 半導体装置
CN109564939B (zh) 半导体装置
JP4177229B2 (ja) 半導体装置とその製造方法
US11424351B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7231064B2 (ja) 半導体装置
US20230402533A1 (en) Semiconductor device
JP7351419B2 (ja) 半導体装置および半導体装置の製造方法
JP2023042402A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230404

R150 Certificate of patent or registration of utility model

Ref document number: 7268330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150