CN111146197A - 半导体装置及制造方法 - Google Patents

半导体装置及制造方法 Download PDF

Info

Publication number
CN111146197A
CN111146197A CN201910897265.9A CN201910897265A CN111146197A CN 111146197 A CN111146197 A CN 111146197A CN 201910897265 A CN201910897265 A CN 201910897265A CN 111146197 A CN111146197 A CN 111146197A
Authority
CN
China
Prior art keywords
region
temperature detection
semiconductor substrate
view
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910897265.9A
Other languages
English (en)
Inventor
洼内源宜
吉田崇一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN111146197A publication Critical patent/CN111146197A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K13/00—Thermometers specially adapted for specific purposes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置及制造方法，在半导体装置中，优选抑制温度传感器的特性变动。半导体装置具备：半导体基板，其设置有第一导电型的漂移区；晶体管部，其设置于半导体基板；二极管部，其设置于半导体基板；阱区，其在半导体基板的上表面露出的第二导电型；温度检测部，在俯视下其与二极管部相邻且设置于阱区的上方；上表面侧寿命控制区域，其在二极管部设置于半导体基板的上表面侧，并且在俯视下设置在不与温度检测部重叠的区域。

Description

半导体装置及制造方法
技术领域
本发明涉及半导体装置及制造方法。
背景技术
以往，公知在形成有绝缘栅双极型晶体管(IGBT)等半导体元件的半导体基板设置温度传感器的技术(例如，参照专利文献1-3)。
专利文献1：日本特开2017-147435号公报
专利文献2：日本特开2008-235405号公报
专利文献3：日本特开2016-12647号公报
发明内容
技术问题
在半导体装置中，优选抑制温度传感器的特性变动。
技术方案
为了解决上述课题，在本发明的第一方式中，提供具备设置有第一导电型的漂移区的半导体基板的半导体装置。半导体装置可以具备设置于半导体基板的晶体管部。半导体装置可以具备设置于半导体基板的二极管部。半导体装置可以具备在半导体基板的上表面露出的第二导电型的阱区。半导体装置可以具备温度检测部，所述温度检测部在俯视下与二极管部相邻，并且设置在阱区的上方。半导体装置可以具备上表面侧寿命控制区域，所述上表面侧寿命控制区域在二极管部设置在半导体基板的上表面侧，并且在俯视下设置在不与温度检测部重叠的区域。
在俯视下，温度检测部可以被相邻的二极管部夹持。
在本发明的第二方式中，提供具备设置有第一导电型的漂移区的半导体基板的半导体装置。半导体装置可以具备在半导体基板设置有晶体管部和二极管部的有源部。半导体装置可以具备耐压构造部，所述耐压构造部设置于半导体基板，并且在俯视下包围有源部。半导体装置可以具备在半导体基板的上表面露出的第二导电型的阱区。半导体装置可以具备温度检测部，所述温度检测部在俯视下设置于有源部与耐压构造部之间，并且设置于阱区的上方。半导体装置可以具备上表面侧寿命控制区域，所述上表面侧寿命控制区域在二极管部设置于半导体基板的上表面侧，并且在俯视下设置于不与温度检测部重叠的区域。
在俯视下，温度检测部与上表面侧寿命控制区域之间的距离为90μm以下。
上表面侧寿命控制区域在俯视下可以设置于不与阱区重叠的区域。
晶体管部和二极管部可以具有从半导体基板的表面设置到内部的沟槽部。在阱区的内部可以设置沟槽部的一部分。
二极管部可以具有第二导电型的阴极区，所述阴极区设置于半导体基板的内部，并且在半导体基板的下表面露出。在俯视下，上表面侧寿命控制区域的端部可以配置在阴极区与温度检测部之间。
在本发明的第三方式中，提供具备设置有第一导电型的漂移区的半导体基板的半导体装置。半导体装置可以具备设置于半导体基板的晶体管部。半导体装置可以具备设置于半导体基板的二极管部。半导体装置可以具备在半导体基板的上表面露出的第二导电型的阱区。半导体装置可以具备设置于阱区的上方的温度检测部。半导体装置可以具备上表面侧寿命控制区域，所述上表面侧寿命控制区域在二极管部设置于半导体基板的上表面侧，并且在俯视下其与温度检测部之间的距离为90μm以下。
在本发明的第四方式中，提供具备设置有第一导电型的漂移区的半导体基板的半导体装置。半导体装置可以具备在半导体基板的上表面露出的第二导电型的阱区。半导体装置可以具备设置于阱区的上方的温度检测部。半导体装置可以具备上表面侧寿命控制区域，所述上表面侧寿命控制区域在俯视下设置于与温度检测部重叠的区域，并且包含寿命控制剂。温度检测部可以不含寿命控制剂。
在本发明的第五方式中，提供半导体装置的制造方法。制造方法可以在半导体基板的上方形成温度检测部。制造方法可以形成遮蔽温度检测部的掩模部。制造方法可以从半导体基板的上表面侧导入寿命控制剂，而在俯视下不与温度检测部重叠的区域形成上表面侧寿命控制区域。
在本发明的第六方式中，提供半导体装置的制造方法。制造方法可以从半导体基板的上表面侧导入寿命控制剂，而形成上表面侧寿命控制区域。制造方法可以在半导体基板的上方，在与上表面侧寿命控制区域重叠的位置形成温度检测部。
应予说明，上述发明的概要没有列举本发明的全部必要特征。另外，这些特征组的子组合也可以另外成为发明。
附图说明
图1是表示本发明的一个实施方式的半导体装置100的上表面的构造的图。
图2是放大图1中的区域A的俯视图。
图3是表示图2中的B-B截面的一例的图。
图4是表示半导体装置100的俯视构造的其他例的图。
图5是放大图4中的区域C的俯视图。
图6是表示图5中的D-D截面的一例的图。
图7是表示半导体装置100的俯视构造的其他例的图。
图8是表示半导体装置100的俯视构造的其他例的图。
图9是放大图8中的区域E的俯视图。
图10是表示半导体装置100的俯视构造的其他例的图。
图11是表示在图1至图10中说明的半导体装置100的制造方法的一例的图。
图12是说明半导体装置200的一例的剖面图。
图13是表示半导体装置200的制造方法的一例的图。
图14是说明半导体装置200的其他例的剖面图。
图15是表示图14所示的半导体装置200的制造方法的一例的图。
图16是表示半导体装置200的其他例的剖面图。
图17是表示半导体装置200的其他例的剖面图。
符号说明
10···半导体基板、12···发射区、14···基区、15···接触区、18···漂移区、20···缓冲区、21···上表面、22···集电区、23···下表面、24···集电极、30···虚设沟槽部、38···层间绝缘膜、40···沟槽栅部、48···栅极流道、48-1···外周部、48-2···内侧部、50···栅极金属层、52···发射极、56···接触孔、60···台面部、70···晶体管部、80···二极管部、82···阴极区、90···边界区、100···半导体装置、102···有源部、103···温度检测区域、104···栅极焊盘、106···阳极焊盘、107···电流检测部、108···阴极焊盘、109···电流检测焊盘、110···上表面侧寿命控制区域、112···阱区、120···温度检测部、122···温度检测布线、126···N型区域、128···P型区域、140···外周端、150···耐压构造部、200···半导体装置、202···掩模部
具体实施方式
以下，通过发明的实施方式说明本发明，但是以下的实施方式不限定专利权利要求的发明。另外，并非实施方式中说明的特征的所有组合对于发明的解决方案都是必不可少的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主面中的一侧的面称为上表面，将另一侧的面称为下表面。“上”、“下”的方向不限于重力方向。
在各实施例中，示出使第一导电型为n型(有时记载为N型)并使第二导电型为p型(有时记载为P型)的例子，但是也可以使第一导电型为p型，使第二导电型为n型。在该情况下，各实施例中的基板、层、区域等的导电型是彼此相反的极性。另外，N+型(或P+型)表示掺杂浓度高于N型(或P型)，N-型(或P-型)表示掺杂浓度低于N型(或P型)。
在本说明书中，有可能使用X轴、Y轴及Z轴的直角坐标轴说明技术事项。在本说明书中，将与半导体基板的上表面平行的面作为XY面，将与半导体基板的上表面垂直的深度方向作为Z轴。
在本说明书中，掺杂浓度是指施主化或受主化的杂质的浓度。在本说明书中，有可能将施主及受主的浓度差作为掺杂浓度。另外，在掺杂后的区域中的掺杂浓度分布具有峰的情况下，可以将该峰值作为该掺杂区域中的掺杂浓度。在掺杂后的区域中的掺杂浓度大致均匀的情况下等，可以将该掺杂区域中的掺杂浓度的平均值作为掺杂浓度。
图1是表示本发明的一个实施方式的半导体装置100的上表面的构造的图。半导体装置100具备半导体基板10。半导体基板10可以是硅基板、碳化硅基板、氮化镓等氮化物半导体基板等。本例的半导体基板10是硅基板。在本说明书中，将俯视下的半导体基板10的外周的端部设为外周端140。俯视是指，从半导体基板10的上表面侧，沿垂直于该上表面的方向(Z轴方向)观察的情况。
半导体装置100具备有源部102、温度检测部120、温度检测布线122、上表面侧寿命控制区域110、栅极金属层50、栅极流道48及耐压构造部150。有源部102是在将半导体装置100控制为开启状态的情况下在半导体基板10的上表面与下表面之间供主电流流通的区域。也就是说，是从半导体基板10的上表面向下表面、或从下表面向上表面在半导体基板10的内部沿深度方向流通电流的区域。有源部102可以是被栅极金属层50包围的区域。有源部102可以是被后述的发射极覆盖的区域。另外，在被发射极覆盖的区域，也可以将俯视下所夹持的区域设为有源部102。其中，可以将设置有各焊盘的区域排除在有源部102之外。在有源部102设置有晶体管和二极管等半导体元件。
栅极金属层50的至少一部分在与半导体基板10的上表面平行的面中设置在有源部102与外周端140之间。栅极金属层50由金属形成，向设置于有源部102的元件供给栅极电压。栅极金属层50形成在半导体基板10的上方，被绝缘膜相对于半导体基板10绝缘。栅极金属层50可以配置为在与半导体基板10的上表面平行的面包围有源部102。栅极金属层50与栅极焊盘104电连接。栅极焊盘104可以在俯视下设置在栅极金属层50所包围的区域，也可以配置在栅极金属层50与外周端140之间。可以在栅极金属层50所包围的区域、或者在栅极金属层50与外周端140之间设置与温度检测部120连接的阳极焊盘106、阴极焊盘108等焊盘。
栅极流道48将栅极金属层50和设置于有源部102的元件电连接。栅极流道48可以由掺杂了杂质而得的多晶硅等半导体形成。栅极流道48形成于半导体基板10的上方，被绝缘膜相对于半导体基板10绝缘。栅极流道48可以沿栅极金属层50设置。本例的栅极流道48被设置成在俯视下包围有源部102。栅极流道48的至少一部分可以在俯视下与栅极金属层50重叠。作为一例，在栅极流道48与栅极金属层50之间设置有层间绝缘膜，但是栅极流道48和栅极金属层50经由设置于该层间绝缘膜的接触孔电连接。在各图中，栅极流道48以粗实线表示。
栅极流道48也可以配置在与有源部102重叠的区域。例如，栅极流道48可以被设置成在俯视下横切有源部102。通过在与有源部102重叠的区域设置栅极流道48，从而也能够向与栅极金属层50分离的区域供给延迟及电压下降的小的栅极电压。另外，栅极流道48可以被设置成在俯视下包围栅极焊盘104等焊盘。
在有源部102设置有晶体管部70和二极管部80。在各图面中，有时以记号I来表示晶体管部70的区域，并以记号F来表示二极管部80的区域。晶体管部70包含IGBT等晶体管。晶体管部70是在半导体基板10的下表面露出P+型的集电区并且在半导体基板10的上表面周期性地形成包含N+型的发射区和MOS栅构造的单位构造的区域。二极管部80包含续流二极管(FWD)等二极管。二极管部80是在半导体基板10的下表面露出N+型的阴极区的区域。
本例的二极管部80在俯视下配置在被晶体管部70夹持的区域。二极管部80也可以在俯视下被晶体管部70包围。可以在有源部102设置P+型的阱区。在俯视下，即使将包围二极管部80的周围的晶体管部70的一部分置换为阱区，在本说明书中，二极管部80也被晶体管部70包围。也就是说，在半导体基板10的上表面利用晶体管部70和阱区包围二极管部80的状态在本说明书中也被设为二极管部80被晶体管部70包围。
温度检测部120配置在半导体基板10的上方，检测半导体基板10的温度。本例的温度检测部120是由多晶硅等半导体材料形成的PN结二极管。温度检测布线122将温度检测部120与阳极焊盘106、阴极焊盘108连接。本例的阳极焊盘106和阴极焊盘108配置在有源部102的端部与外周端140之间*。因此，温度检测布线122从温度检测部120朝向有源部102的端部延伸而设置，并且与配置在有源部102的端部的外侧的阳极焊盘106和阴极焊盘108连接。温度检测布线122可以是配置在半导体基板10的上方的金属布线，也可以是多晶硅等半导体布线。在俯视下，可以在与温度检测部120和温度检测布线122重叠的半导体基板10的区域配置P+型的阱区。
温度检测部120在俯视下与二极管部80相邻地配置。温度检测部120与二极管部80相邻是指，在俯视下，在温度检测部120与二极管部80之间不设置晶体管部70。也可以将在温度检测部120与二极管部80之间不设置N+型的发射区的状态设为温度检测部120与二极管部80相邻。在俯视下，可以在温度检测部120与二极管部80之间配置阱区。
本例的温度检测部120在俯视下，被沿X轴方向上相邻的二极管部80夹持。温度检测部120可以在俯视下被相邻的二极管部80包围。在俯视下，即使将包围温度检测部120的周围的二极管部80的一部分置换为阱区，在本说明书中温度检测部120也被二极管部80包围。也就是说，在本说明书中，也将在半导体基板10的上表面，利用二极管部80和阱区包围温度检测部120的状态设为温度检测部120被二极管部80包围。本例的温度检测部120被温度检测布线122的下方的阱区和二极管部80包围。另外，本例的二极管部80被温度检测布线122的下方的阱区和晶体管部70包围。
耐压构造部150在半导体基板10的上表面设置在有源部102与半导体基板10的外周端140之间。本例的耐压构造部150设置在栅极金属层50与外周端140之间。耐压构造部150可以以包围有源部102的方式在半导体基板10的上表面配置为环状。本例的耐压构造部150被配置成沿着半导体基板10的外周端140。耐压构造部150缓解半导体基板10的上表面侧的电场集中。耐压构造部150具有例如保护环、场板、降低表面电场以及将它们组合而成的构造。
上表面侧寿命控制区域110在二极管部80设置在半导体基板10的上表面侧。半导体基板10的上表面侧可以是指半导体基板10的深度方向上的比中央更靠上表面侧的区域。另外，在半导体基板10的不同的深度位置设置有寿命控制区域的情况下，可以将最上表面侧的寿命控制区域设为上表面侧寿命控制区域110。
上表面侧寿命控制区域110是通过向半导体基板10的内部注入杂质等而有意识地导入寿命控制剂的区域。有意识地导入寿命控制剂而得的区域的电子或空穴的载流子的寿命的值小于未有意识地导入寿命控制剂的区域的载流子的寿命。寿命控制剂可以是载流子的再结合中心，可以是结晶缺陷，也可以是空穴、复合空穴、由空穴等形成的悬挂键、或者是空穴、复合空穴、由空穴等形成的悬挂键它们与构成半导体基板10的元素的复合缺陷、错位、或者是氦、氖等稀有气体元素、氢元素等。通过在二极管部80设置上表面侧寿命控制区域110，从而调整二极管部80中的载流子寿命，能够减小反向恢复时的损耗。应予说明，上表面侧寿命控制区域110可以由电子束照射而形成。在电子束照射的情况下，由于穿透力强，所以在从半导体基板10的上表面照射的情况下，或者在从下表面照射的情况下，寿命控制剂都从上表面到下表面大致一致地分布。但是，如果将上表面侧的任意位置设为上表面侧寿命控制区域110，则与其他寿命控制剂相同的讨论成立。
上表面侧寿命控制区域110在俯视下可以设置于整个二极管部80，也可以设置于一部分。在图1中，在设置有上表面侧寿命控制区域110的区域标注斜线的阴影。在图1的例子中，在整个二极管部80设置上表面侧寿命控制区域110。上表面侧寿命控制区域110在俯视下设置在不与温度检测部120重叠的区域。上表面侧寿命控制区域110在俯视下也可以设置在二极管部80与温度检测部120之间。另外，上表面侧寿命控制区域110可以设置在晶体管部70的至少一部分。在图1的例子中，虽然在晶体管部70中的、与二极管部80相接的部分设置有上表面侧寿命控制区域110，但是在其他例子中，也可以在晶体管部70的更宽的范围设置上表面侧寿命控制区域110。例如也可以在整个晶体管部70设置上表面侧寿命控制区域110。通过在晶体管部70也设置上表面侧寿命控制区域110，从而在二极管部80的反向恢复时，能够抑制空穴从晶体管部70的基区14流向二极管部80的阴极区82，并且能够降低反向恢复损耗。
作为一例，上表面侧寿命控制区域110通过从半导体基板10的上表面侧照射氦或质子等寿命控制剂而形成。通过将上表面侧寿命控制区域110以不与温度检测部120重叠的方式配置，从而在形成上表面侧寿命控制区域110时，能够抑制将氦等寿命控制剂照射到温度检测部120。因此，能够抑制向温度检测部120注入寿命控制剂，并且抑制温度检测部120的特性变动。在本例中，因为与二极管部80相邻地设置温度检测部120，所以能够精度良好地检测二极管部80动作时的温度。另外，通过在二极管部80设置上表面侧寿命控制区域110，从而能够调整二极管部80中的载流子寿命，并且能够抑制向与二极管部80相邻的温度检测部120注入寿命控制剂，因此，也能够抑制温度检测部120的特性变动。
图2是放大图1中的区域A的俯视图。在区域A包含晶体管部70的一部分、二极管部80的一部分和温度检测部120的一部分。本例的半导体装置100具备形成于半导体基板10的上表面侧的内部的沟槽栅部40、虚设沟槽部30、阱区112、发射区12、基区14及接触区15。在半导体基板10的上方设置层间绝缘膜，并在层间绝缘膜的上方设置发射极，但是在图2中进行省略。发射极可以通过设置于层间绝缘膜的接触孔与半导体基板10的上表面的发射区12、基区14、接触区15及阱区112相接。另外，温度检测部120配置在该层间绝缘膜的上方。
发射极和栅极金属层50等金属部可以由铝或铝-硅合金形成。各电极可以在由铝等形成的区域的下层具有由钛或钛化合物等形成的势垒金属，也可以在接触孔内具有由钨等形成的插塞。
沟槽栅部40在半导体基板10的上表面沿预定的延伸方向延伸而设置。在本例中，各沟槽部的延伸方向与温度检测布线122的延伸方向(Y轴方向)平行。本例的沟槽栅部40在半导体基板10的上表面，在Y轴方向上具有长度，在X轴方向上具有宽度。沟槽栅部40具有从半导体基板10的上表面朝向内部设置的槽、覆盖槽的内壁的栅极绝缘膜、被栅极绝缘膜包围的栅电极。沟槽栅部40内的栅电极与栅极流道48或栅极金属层50连接。沟槽栅部40在俯视下延伸设置到与栅极流道48或栅极金属层50重叠的位置。
虚设沟槽部30在半导体基板10的上表面沿预定的延伸方向(在本例中为Y轴方向)延伸而设置。本例的虚设沟槽部30在半导体基板10的上表面，在Y轴方向上具有长度，在X轴方向上具有宽度。虚设沟槽部30具有从半导体基板10的上表面朝向内部设置的槽、覆盖槽的内壁的虚设绝缘膜、被虚设绝缘膜包围的虚设电极。虚设沟槽部30内的虚设电极与发射极52连接。
在晶体管部70，一个以上的沟槽栅部40沿沟槽栅部40的宽度方向(在本例中为X轴方向)彼此分离地排列。在本说明书中，有时将各沟槽部排列的方向称为排列方向。在晶体管部70，一个以上的沟槽栅部40和一个以上的虚设沟槽部30可以沿排列方向交替地配置
在二极管部80，一个以上的虚设沟槽部30沿排列方向排列。在本说明书中，有时将沟槽栅部40和虚设沟槽部30称为沟槽部。另外，在沟槽部的排列方向上，将夹在两个沟槽部中的半导体基板10的区域称为台面部60。台面部60可以指从半导体基板10的上表面直到与沟槽部的下端相同深度为止的区域。晶体管部70和二极管部80分别具有一个以上台面部60。
在晶体管部70的台面部60的上表面露出有N+型的发射区12。发射区12与沟槽栅部40相接地设置。在晶体管部70的台面部60的上表面也可以露出有P+型的接触区15。发射区12和接触区15经由设置于层间绝缘膜的接触孔与发射极连接。
接触区15可以与沟槽栅部40和虚设沟槽部30中的至少一方相接，也可以与沟槽栅部40和虚设沟槽部30中的至少一方分离。在本例的晶体管部70的台面部60，发射区12和接触区15沿沟槽部的延伸方向交替地配置。在其他例的台面部60，发射区12和接触区15可以分别是在沟槽部的延伸方向上具有长度的条纹形状。在该情况下，在俯视下，发射区12设置在与各沟槽部相接的台面部60的两端，接触区15被设置为被发射区12夹持。
在二极管部80的台面部60的上表面露出有P-型的基区14。台面部60的基区14经由设置于层间绝缘膜的接触孔与发射极连接。二极管部80的基区14作为阳极区域而起作用。上述接触区15的掺杂浓度比基区14的掺杂浓度高。另外，在晶体管部70的台面部60，在发射区12和接触区15的下方设置有基区14。
在温度检测部120的下方的半导体基板10的区域设置有阱区112。整个温度检测部120可以配置在与阱区112重叠的位置。阱区112在俯视下可以设置在比温度检测部120更宽的范围。
在沟槽部的延伸方向(在本例中为Y轴方向)上不与阱区112相对的沟槽部可以与温度检测部120和温度检测布线122平行，并且沿Y轴方向延伸地设置。在Y轴方向上与阱区112对置的沟槽部的端部可以设置在与阱区112重叠的位置。在本例中，在温度检测部120的下方未设置沟槽部。
在图2中，以虚线来表示设置有阴极区82的范围、设置有上表面侧寿命控制区域110的范围。二极管部80的阴极区82在俯视下可以与阱区112和温度检测部120分离地设置。如图2所示，在俯视下，在阴极区82与温度检测部120之间未设置晶体管部70。也就是说，在阴极区82与温度检测部120之间未设置发射区12。另外，在阴极区82与温度检测部120之间也没有设置沟槽栅部40。因此，温度检测部120与二极管部80相邻地设置。本例的温度检测部120在X轴方向和Y轴方向这两个方向上与二极管部80相邻。
上表面侧寿命控制区域110在俯视下与整个阴极区82重叠地设置。上表面侧寿命控制区域110在俯视下可以设置在比阴极区82更宽的范围。上表面侧寿命控制区域110在俯视下也可以设置在阱区112与阴极区82之间。其中，上表面侧寿命控制区域110可以在俯视下设置在不与阱区112重叠的范围。通过将上表面侧寿命控制区域110设置到阱区112的附近，从而能够在宽广的范围内控制载流子的寿命的同时，抑制向温度检测部120注入寿命控制剂。在其他例中，上表面侧寿命控制区域110可以设置到与阱区112相接的位置，也可以设置在与阱区112重叠的范围。
图3是表示图2中的B-B截面的一例的图。B-B截面是通过温度检测部120、二极管部80及晶体管部70的XZ面。在该截面，半导体装置100具备半导体基板10、层间绝缘膜38、发射极52、集电极24、温度检测部120及温度检测布线122。
半导体基板10具有上表面21和下表面23。层间绝缘膜38以覆盖半导体基板10的上表面21的至少一部分的方式形成。在层间绝缘膜38形成有接触孔56等贯通孔。利用接触孔56，露出半导体基板10的上表面21。接触孔56可以针对晶体管部70和二极管部80的每个台面部60而设置。层间绝缘膜38可以是PSG、BPSG等硅酸盐玻璃，也可以是氧化膜或氮化膜等，还可以是这些膜层积而成的膜。
发射极52形成在半导体基板10和层间绝缘膜38的上表面。发射极52还形成在接触孔56的内部，与利用接触孔56露出的发射区12、接触区15(参照图2)及基区14接触。本例的发射极52没有配置在设置有温度检测部120的区域。
集电极24形成在半导体基板10的下表面23。集电极24可以与半导体基板10的整个下表面23接触。发射极52和集电极24由铝等金属材料形成。
温度检测部120设置在半导体基板10的上表面21的上方。在温度检测部120与半导体基板10的上表面21之间设置有氧化膜等层间绝缘膜38。本例的温度检测部120是具有N型区域126和P型区域128的PN结二极管。N型区域126和P型区域128可以分别与温度检测布线122连接。
在本例的半导体基板10设置有N-型的漂移区18、N+型的发射区12、P-型的基区14、P+型的阱区112、N+型的缓冲区20、N+型的阴极区82以及P+型的集电区22。
发射区12在晶体管部70的台面部60与半导体基板10的上表面21相接地设置。发射区12是掺杂浓度比漂移区18的掺杂浓度高的区域。发射区12包含例如磷等N型杂质。
基区14设置在发射区12与漂移区18之间。基区14包含例如硼等P型杂质。在基区14与漂移区18之间可以设置掺杂浓度比漂移区18高的N+型的蓄积区。
阱区112设置在温度检测部120和温度检测布线122的下方。阱区112是掺杂浓度比基区14的掺杂浓度高的P+型的区域。阱区112可以在半导体基板10的上表面21露出。阱区112可以设置到比基区14深的位置。在本例中，基区14设置到比沟槽部的下端浅的位置，阱区112设置到比沟槽部的下端深的位置。阱区112可以设置在图1所说明的栅极金属层50和栅极流道48的下方。
集电区22与半导体基板10的下表面23相接地设置。集电区22的掺杂浓度可以比基区14的掺杂浓度高。集电区22可以包含与基区14相同的P型杂质，也可以包含不同的P型杂质。
阴极区82与半导体基板10的下表面23相接地设置。阴极区82的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20设置在集电区22、阴极区82与漂移区18之间，并且具有施主浓度比漂移区18高的一个以上的掺杂浓度峰值。缓冲区20具有氢等N型杂质。缓冲区20可以作为防止从基区14的下表面侧扩展的耗尽层达到集电区22的场截止层而起作用。
沟槽栅部40从半导体基板10的上表面21贯通发射区12和基区14而到达漂移区18。沟槽栅部40具有形成于半导体基板10的上表面21的槽、覆盖槽的内壁的栅极绝缘膜以及被栅极绝缘膜包围的栅电极。在图3中，在栅电极标注斜线的阴影。栅电极由多晶硅等导电材料形成。
栅电极包含与基区14对置的区域。该截面中的沟槽栅部40在半导体基板10的上表面21被层间绝缘膜38覆盖，但是栅电极在其他截面中与栅极流道48或栅极金属层50连接。如果向栅电极施加预定的栅极电压，则在基区14中的与沟槽栅部40相接的界面的表层形成有电子的反转层的沟道。
虚设沟槽部30从半导体基板10的上表面21贯通基区14而达到漂移区18。设置于晶体管部70的虚设沟槽部30也贯通发射区12。虚设沟槽部30具有形成于半导体基板10的上表面21的槽、覆盖槽的内壁的虚设绝缘膜以及被虚设绝缘膜包围的虚设电极。在图3中，在虚设电极标注斜线的阴影。虚设电极由多晶硅等导电材料形成。
该截面中的虚设沟槽部30在半导体基板10的上表面21被层间绝缘膜38覆盖，但是虚设电极在其他截面与发射极52连接。通过设置连接于发射极电位的虚设沟槽部30，从而能够降低半导体装置100的栅极-集电极间电容。
在晶体管部70，在与半导体基板10的下表面23相接的区域设置有集电区22。由此，从集电区22注入空穴，对晶体管部70的漂移区18进行传导率调制。在晶体管部70设置沟槽栅部40和虚设沟槽部30。另外，在晶体管部70的台面部60设置有发射区12和基区14。
在二极管部80，在与半导体基板10的下表面23相接的区域设置有阴极区82。另外，在阱区112的下方，在与半导体基板10的下表面23相接的区域也设置有集电区22。由此，增大设置到深位置的阱区112与阴极区82之间的距离，能够确保耐压。另外，在二极管部80设置有虚设沟槽部30。在二极管部80的台面部60设置有基区14。应予说明，在半导体基板10的与下表面23相接的区域中的、未设置阴极区82的区域可以设置集电区22。在本例中，在与阱区112重叠的区域和与温度检测部120重叠的区域设置有集电区22。另外，在俯视下，在二极管部80与温度检测部120之间的区域也设置有集电区22。
在本说明书中，将有源部102中的、俯视下二极管部80与温度检测部120之间的区域称为边界区90。在边界区90，在半导体基板10的下表面23设置有集电区22。在边界区90均未设置发射区12和沟槽栅部40。如本例所示，即使在二极管部80与温度检测部120之间设置边界区90，也因为在二极管部80与温度检测部120之间未设置晶体管部70，所以二极管部80与温度检测部120相邻。在边界区90的一部分区域设置阱区112。边界区90的阱区112可以与温度检测部120的下方的阱区112连续地设置。在边界区90可以设置虚设沟槽部30。在边界区90，至少一个虚设沟槽部30可以配置在阱区112的内部。在边界区90的台面部60可以设置基区14。另外，在边界区90的层间绝缘膜38可以设置有用于将发射极52与阱区112连接的接触孔56。通过设置接触孔56，从而在半导体装置100关断时等，也能够从阱区112抽出空穴。
在边界区90的至少一部分可以设置上表面侧寿命控制区域110。边界区90的上表面侧寿命控制区域110与二极管部80的上表面侧寿命控制区域110连续地设置。通过在边界区90也设置上表面侧寿命控制区域110，从而也能够调整二极管部80附近的区域中的载流子的寿命。另一方面，上表面侧寿命控制区域110在俯视下设置在不与温度检测部120重叠的位置。由此，即使从半导体基板10的上表面21侧照射寿命控制剂，也能够抑制向温度检测部120照射寿命控制剂。因此，容易从半导体基板10的上表面21侧照射寿命控制剂。与从半导体基板10的下表面23侧照射寿命控制剂的情况相比，因为寿命控制剂的射程缩短，所以能够精度良好地控制形成上表面侧寿命控制区域110的位置。
在本例中，将在沟槽部的排列方向(X轴方向)上阴极区82的靠温度检测部120侧的端部位置设为Xc，将上表面侧寿命控制区域110的靠温度检测部120侧的端部位置设为Xk，将靠位置Xk侧的阱区112的端部位置设为Xw，将靠位置Xw侧的温度检测部120的端部位置设为Xs。
上表面侧寿命控制区域110的端部位置Xk设置在阴极区82的端部位置Xc与温度检测部120的端部位置Xs之间。上表面侧寿命控制区域110的端部位置Xk可以设置在阴极区82的端部位置Xc与阱区112的端部位置Xw之间。在其他例中，上表面侧寿命控制区域110的端部位置Xk也可以设置在阱区112的端部位置Xw与温度检测部120的端部位置Xs之间。应予说明，阱区112的端部位置Xw与阴极区82的温度检测部120侧的端部位置Xc在X轴方向上的距离至少比Z轴方向上的从阱区112的下端到缓冲区20的上端为止的漂移区18的长度长，可以优选比Z轴方向上的从阱区112的下端到集电区22的上端为止的长度长，也可以更优选比半导体基板10的基板厚度大。
上表面侧寿命控制区域110的端部位置Xk与温度检测部120的端部位置Xs之间的俯视下的距离可以是90μm以下。通过减小该距离，从而能够扩大设置有上表面侧寿命控制区域110的范围。该距离可以是10μm以上，也可以是50μm以上。通过确保该距离，能够进一步抑制向温度检测部120照射寿命控制剂。
另外，上表面侧寿命控制区域110可以设置在比阱区112的下端更靠上侧的位置，也可以设置在比阱区112的下端更靠下侧的位置。上表面侧寿命控制区域110设置在比沟槽部的下端更靠下侧的位置。上表面侧寿命控制区域110的深度位置是深度方向上的寿命控制剂的浓度分布为峰值的位置。
图4是表示半导体装置100的俯视构造的其他例的图。本例的温度检测部120在俯视下被二极管部80包围，但是与二极管部80相邻地设置。本例的温度检测部120在Y轴方向上与二极管部80和晶体管部70这两者相邻。温度检测部120可以在X轴方向上具有长度。通过这样的配置，能够在晶体管部70为开启状态的期间以及二极管部80为开启状态的期间这两个期间精度良好地检测半导体基板10的温度。
在图4的例子中，晶体管部70和二极管部80在X轴方向上交替地配置。晶体管部70和二极管部80可以分别在Y轴方向上具有长度，并在X轴方向上具有宽度。在Y轴方向上，在二极管部80与栅极流道48(或栅极金属层50)之间可以设置边界区90。
本例的温度检测布线122从温度检测部120起沿X轴方向延伸，并与阳极焊盘106和阴极焊盘108连接。另外，在俯视下，温度检测部120和温度检测布线122被栅极流道48包围。包围温度检测部120的栅极流道48在朝向阳极焊盘106和阴极焊盘108的方向上沿温度检测布线122延伸设置到有源部102的端部。另外，栅极焊盘104隔着有源部102配置在阳极焊盘106和阴极焊盘108的相反侧。包围温度检测部120的栅极流道48可以在朝向栅极焊盘104的方向上延伸设置到有源部102的端部。有源部102可以被栅极流道48在Y轴方向上分割为多个。在有源部102各自的分割区域，晶体管部70和二极管部80可以沿X轴方向交替地配置。
图5是放大图4中的区域C的俯视图。在图5等的放大图中，有时省略各台面部60的上表面的发射区12、接触区15及基区14。本例的温度检测部120和温度检测布线122在俯视下被栅极流道48包围。栅极流道48设置在温度检测部120与晶体管部70之间，并且设置在温度检测部120与二极管部80之间。阱区112设置在温度检测部120的下方、温度检测布线122的下方以及栅极流道48的下方。阱区112可以设置在比栅极流道48更宽的范围。
本例的沟槽部的延伸方向是与温度检测布线122的延伸方向垂直的方向(Y轴方向)。本例的晶体管部70的沟槽栅部40延伸设置到与栅极流道48重叠的位置，并且与栅极流道48连接。另外，晶体管部70和二极管部80的虚设沟槽部30可以延伸设置到与阱区112重叠的位置。
阴极区82在Y轴方向上与温度检测部120分离地配置。阴极区82在Y轴方向上可以与栅极流道48分离地配置，也可以与阱区112分离地配置。
上表面侧寿命控制区域110设置在与二极管部80重叠的区域。本例的上表面侧寿命控制区域110的Y轴方向上的端部配置在温度检测部120与阴极区82之间。由此，能够扩大设置有上表面侧寿命控制区域110的范围，另外，能够抑制向温度检测部120注入寿命控制剂。上表面侧寿命控制区域110的X轴方向上的端部配置于晶体管部70。
本例的温度检测部120具有多个具备N型区域126和P型区域128的PN结。各PN结利用温度检测布线122串联连接。也就是说，任一PN结的P型区域128都与其他PN结的N型区域126连接。多个PN结可以沿X轴方向排列。至少一个PN结在Y轴方向上设置在与二极管部80对置的位置。至少一个PN结可以在Y轴方向上设置在与晶体管部70对置的位置。
图6是表示图5中的D-D截面的一例的图。在本例中，在半导体基板10的上表面21的上方设置有温度检测部120、栅极流道48及发射极52。栅极流道48可以在Y轴方向上隔着温度检测部120而配置。发射极52设置在不与栅极流道48和温度检测部120重叠的范围。阱区112设置在栅极流道48和温度检测部120的下方。
在Y轴方向上，在栅极流道48与阴极区82之间设置有边界区90。在阴极区82与栅极流道48之间的边界区90设置有阱区112。边界区90的阱区112可以与温度检测部120的下方的阱区112连续地设置。在边界区90可以设置虚设沟槽部30的Y轴方向的端部。另外，在边界区90，在层间绝缘膜38可以设置用于将发射极52与阱区112连接的接触孔。
在边界区90的至少一部分可以设置上表面侧寿命控制区域110。边界区90的上表面侧寿命控制区域110与二极管部80的上表面侧寿命控制区域110连续地设置。通过在边界区90也设置上表面侧寿命控制区域110，从而能够调整二极管部80的附近区域中的载流子的寿命。另一方面，上表面侧寿命控制区域110在俯视下设置在不与温度检测部120重叠的位置。由此，即使从半导体基板10的上表面21侧照射寿命控制剂，也能够抑制向温度检测部120照射寿命控制剂。
在本例中，将在沟槽部的延伸方向(Y轴方向)上阴极区82的靠温度检测部120侧的端部位置设为Yc，将上表面侧寿命控制区域110的靠温度检测部120侧的端部位置设为Yk，将靠位置Yk侧的阱区112的端部位置设为Yw，将靠位置Yw侧的栅极流道48的端部位置设为Yg，将靠位置Yw侧的温度检测部120的端部位置设为Ys。
上表面侧寿命控制区域110的端部位置Yk设置在阴极区82的端部位置Yc与温度检测部120的端部位置Ys之间。上表面侧寿命控制区域110的端部位置Yk可以在阴极区82的端部位置Yc与栅极流道48的端部位置Yg之间。上表面侧寿命控制区域110的端部位置Yk可以设置在阱区112的端部位置Yw与栅极流道48的端部位置Yg之间。上表面侧寿命控制区域110的端部位置Yk可以设置在阴极区82的端部位置Yc与阱区112的端部位置Yw之间。
上表面侧寿命控制区域110的端部位置Yk与温度检测部120的端部位置Ys之间的在俯视下的距离可以是90μm以下。通过减小该距离，从而能够扩大设置有上表面侧寿命控制区域110的范围。该距离可以是10μm以上，也可以是50μm以上。通过确保该距离，能够进一步抑制向温度检测部120照射寿命控制剂。
图7是表示半导体装置100的俯视构造的其他例的图。对于本例的半导体装置100而言，在二极管部80和晶体管部70沿X轴方向交替地排列的方面与图1所示的半导体装置100不同。其他构造与图1至图3中说明的半导体装置100相同。本例的温度检测部120与图1的例子同样地，在俯视下被二极管部80包围地设置。本例的温度检测部120被在X轴方向上离散地设置的任一二极管部80包围。
晶体管部70和二极管部80可以分别在Y轴方向上具有长度，并且在X轴方向上具有宽度。在Y轴方向上，在二极管部80与栅极流道48(或栅极金属层50)之间可以设置边界区90。
在本例中，在俯视下，也可以包围温度检测部120和温度检测布线122地设置栅极流道48。另外，栅极流道48可以设置为将有源部102分割。上表面侧寿命控制区域110、阴极区82、阱区112、栅极流道48、温度检测部120之间的位置关系可以与图1至图6中说明的例子相同。
图8是表示半导体装置100的俯视构造的其他例的图。在本例的有源部102，与图4的例子同样地，晶体管部70和二极管部80沿X轴方向交替地排列。在本例中，在温度检测布线122沿Y轴方向延伸的方面与图4所示的例子不同。另外，在栅极焊盘104与阳极焊盘106、阴极焊盘108在Y轴方向上隔着有源部102而配置的方面与图4所示的例子不同。另外，在温度检测部120在Y轴方向上具有长度的方面与图4所示的例子不同。其他构造可以与图4至图6中说明的半导体装置100相同。
另外，本例的半导体装置100具有电流检测部107和电流检测焊盘109。电流检测部107具有与晶体管部70相同的构造。电流检测焊盘109检测在电流检测部107中流通的电流。基于在电流检测部107中流通的电流、电流检测部107和晶体管部70的面积比，能够推定在晶体管部70中流通的电流。电流检测部107和电流检测焊盘109可以被栅极流道48包围地配置。应予说明，其他例的半导体装置也可以具备电流检测部107和电流检测焊盘109。
图9是放大图8中的区域E的俯视图。在区域E，与图2所示的区域A同样地包含晶体管部70的一部分、二极管部80的一部分及温度检测部120的一部分。本例的温度检测部120在Y轴方向上与二极管部80相邻，并且在X轴方向上与晶体管部70相邻。在图9的例子中，温度检测部120在X轴方向上被两个晶体管部70夹持。在温度检测部120与晶体管部70之间可以设置边界区90。即使是这样的构造，也能够精度良好地检测二极管部80和晶体管部70的温度。上表面侧寿命控制区域110、阴极区82、阱区112、栅极流道48、温度检测部120之间的位置关系可以与图1至图7中说明的例子相同。
图10是表示半导体装置100的俯视构造的其他例的图。本例的半导体装置100的温度检测部120在俯视下设置在有源部102与耐压构造部150之间。有源部102的构造与图4至图9中说明的任一方式的有源部102相同。
本例的栅极流道48具有沿着半导体基板10的外周端140的外周部48-1。俯视下的外周部48-1的形状是大致矩形。外周部48-1在俯视下包围有源部102。外周部48-1的矩形形状的角部可以是曲线形状。栅极流道48在由外周部48-1包围的区域中具有将设置有温度检测部120的温度检测区域103划分出来的内侧部48-2。在由外周部48-1和内侧部48-2包围的温度检测区域103设置有温度检测部120。本例的温度检测区域103是在有源部102与外周部48-1之间的区域。在温度检测区域103均没有设置晶体管部70和二极管部80。温度检测布线122、阳极焊盘106及阴极焊盘108可以设置于温度检测区域103。
温度检测部120可以与二极管部80相邻地设置。在本例中，晶体管部70和二极管部80沿X轴方向交替地排列。温度检测区域103设置在有源部102的Y轴方向上的端部。温度检测部120在Y轴方向上可以与二极管部80相邻地设置。温度检测部120在Y轴方向上也可以与晶体管部70相邻地设置。温度检测部120可以在X轴方向上具有长度。
在本例中，上表面侧寿命控制区域110也设置在二极管部80，并且设置在不与温度检测部120重叠的区域。上表面侧寿命控制区域110可以设置在不与栅极流道48的内侧部48-2重叠的区域。上表面侧寿命控制区域110可以设置在不与在栅极流道48的内侧部48-2的下方配置的阱区112重叠的区域。上表面侧寿命控制区域110、阴极区82、阱区112、栅极流道48、温度检测部120之间的位置关系可以与图1至图9中说明的例子相同。
图11是表示图1至图10中说明的半导体装置100的制造方法的一例的图。本例的制造方法具有第一工序S1102和第二工序S1104。可以在第一工序S1102前形成半导体基板10的上表面21侧的构造。上表面21侧的构造可以包含各沟槽、发射区12、接触区15、基区14、阱区112、层间绝缘膜38及发射极52中的至少一者。
在第一工序S1102中，在半导体基板10的上方形成温度检测部120。另外，在S1102中，形成将温度检测部120遮蔽的掩模部202。掩模部202可以是形成在温度检测部120上的光致抗蚀剂。另外，掩模部202可以是配置在温度检测部120的上方的金属掩模。
在第二工序S1104中，通过从半导体基板10的上表面21侧导入寿命控制剂并进行退火，从而在俯视下，在不与温度检测部120重叠的区域形成上表面侧寿命控制区域110。在导入寿命控制剂后，去除掩模部202。可以在第一工序S1102前、或者第二工序S1104后形成半导体基板10的下表面23侧的构造。下表面23侧的构造可以包含缓冲区20、集电区22、阴极区82及集电极24中的至少一者。
通过这样的方法，能够在不向温度检测部120注入寿命控制剂的情况下形成图1至图10中说明的上表面侧寿命控制区域110。
图12是说明半导体装置200的一例的剖面图。本例的半导体装置200除了上表面侧寿命控制区域110以外，可以具有与图1至图11中说明的半导体装置100相同的构造。在图12中示出了与图3相同的截面，但是半导体装置200也可以具有除图3以外的图所示的构造。应予说明，在本例中，在阱区112的上方配置有发射极52，并且在发射极52的上方配置有温度检测部120。应予说明，在各图的例子中，层间绝缘膜38可以是通过多个步骤层积而成的膜。
在半导体装置200中，上表面侧寿命控制区域110设置在俯视下与温度检测部120重叠的区域。温度检测部120的下方的上表面侧寿命控制区域110可以与二极管部80的上表面侧寿命控制区域110连续地设置。应予说明，温度检测部120不含与上表面侧寿命控制区域110相同的寿命控制剂。例如，上表面侧寿命控制区域110具有氦等寿命控制剂，与此相对，温度检测部120不含氦等寿命控制剂。利用这样的构造，也能够抑制温度检测部120的特性变动。
上表面侧寿命控制区域110可以形成在比阱区112的下端更深的位置。在其他例中，上表面侧寿命控制区域110可以形成在与阱区112相同的深度位置。在该情况下，上表面侧寿命控制区域110的一部分形成于阱区112的内部。
图13是表示半导体装置200的制造方法的一例的图。本例的制造方法包括第一工序S1302和第二工序S1304。可以在第一工序S1302前形成半导体基板10的上表面21侧的构造。上表面21侧的构造可以包含各沟槽、发射区12、接触区15、基区14、阱区112、层间绝缘膜38及发射极52中的至少一者。
在第一工序S1302中，通过从半导体基板10的上表面21侧导入寿命控制剂而进行退火，从而形成上表面侧寿命控制区域110。上表面侧寿命控制区域110也形成于配置有温度检测部120的区域的下方。本例的上表面侧寿命控制区域110俯视下还形成在与阱区112重叠的区域。上表面侧寿命控制区域110可以与整个阱区112重叠地形成。上表面侧寿命控制区域110可以形成于整个有源部102。
在第二工序S1104中，在半导体基板10的上方形成温度检测部120。温度检测部120在俯视下形成在与上表面侧寿命控制区域110重叠的位置。可以在形成温度检测部120后，形成覆盖温度检测部120的保护膜。
可以在第一工序S1102前、或者第一工序S1102与第二工序S1104之间、或者第二工序S1104后，形成半导体基板10的下表面23侧的构造。下表面23侧的构造可以包含缓冲区20、集电区22、阴极区82及集电极24中的至少一者。
图14是说明半导体装置200的其他例的剖面图。本例的半导体装置200的上表面侧寿命控制区域110在俯视下也设置在与温度检测部120重叠的区域。其他构造与图3所示的半导体装置100相同。
图15是表示图14所示的半导体装置200的制造方法的一例的图。本例的制造方法也具有图13的第一工序S1302。在S1302后的S1504中，对应形成温度检测部120的区域的发射极52和层间绝缘膜38进行蚀刻。接着，在第二工序S1506中，形成层间绝缘膜38、温度检测部120及温度检测布线122。S1506后的工序与图13的例子相同。
图16是表示半导体装置200的其他例的剖面图。本例的半导体装置200在层间绝缘膜38与温度检测部120之间具备温度检测布线122。其他构造与图12至图15中说明的半导体装置200相同。温度检测布线122可以由与发射极52相同的步骤形成。可以对例如在图13的第一工序S1302中形成的发射极52进行图案形成，将一部分的区域用作温度检测布线122。
本例的温度检测布线122由与发射极52相同的材料形成。另外，温度检测布线122可以设置在与发射极52相同的深度位置(Z轴方向上的位置)。在发射极52与温度检测布线122之间设置有层间绝缘膜38。可以在去除了发射极52以外的区域设置层间绝缘膜38。
图17是表示半导体装置200的其他例的剖面图。在本例的半导体装置200中，在与半导体基板10的上表面21平行的方向(例如X轴方向)上，温度检测部120和温度检测布线122接触。其他构造与图12至图15中说明的半导体装置200相同。温度检测布线122可以由与发射极52相同的步骤形成。可以对例如在图13的第一工序S1302中形成的发射极52进行图案形成，将一部分的区域用作温度检测布线122。
在去除发射极52以外的区域设置有层间绝缘膜38和温度检测部120。本例的温度检测布线122由与发射极52相同的材料形成。温度检测布线122可以设置在与发射极52相同的深度位置(Z轴方向上的位置)。另外，温度检测部120、发射极52及温度检测布线122可以设置在相同的深度位置。在本例中，在发射极52与温度检测布线122之间可以设置层间绝缘膜38。另外，温度检测布线122也可以被层间绝缘膜38覆盖。
另外，在图12至图17所示的半导体装置200中，可以在形成发射极52和温度检测部120的多晶硅前形成上表面侧寿命控制区域110。在该情况下，在半导体基板10的上表面21形成有层间绝缘膜38的一部分(例如，与形成于温度检测部120的下方的层间绝缘膜38相同的厚度的部分)的状态下，可以通过从半导体基板10的上表面21侧导入寿命控制剂并进行退火来形成上表面侧寿命控制区域110。
通过这样的方法，能够在不向温度检测部120注入寿命控制剂的情况下形成图12中说明的上表面侧寿命控制区域110。在本例中，因为不使用掩模部202，所以能够利用简易的工序来制造半导体装置200。
以上，利用实施方式来说明本发明，但是本发明的技术范围不限于上述实施方式所记载的范围。本领域技术人员可知能够向上述实施方式追加各种变更或改良。从专利权利要求的记载可知，追加了这样的变更或改良的方式也包含于本发明的技术范围内。
应注意，权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“早于”、“预先”等，另外，未在后续处理中使用之前的处理结果，则可以以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为方便起见使用“首先”、“接下来”等进行了说明，也并不意味着必须以这一顺序来实施。

Claims (11)

1.一种半导体装置，其特征在于，具备：
半导体基板，其设置有第一导电型的漂移区；
晶体管部，其设置于所述半导体基板；
二极管部，其设置于所述半导体基板；
第二导电型的阱区，其在所述半导体基板的上表面露出；
温度检测部，在俯视下其与所述二极管部相邻，并且设置在所述阱区的上方；以及
上表面侧寿命控制区域，其在所述二极管部设置在所述半导体基板的上表面侧，并且在俯视下设置在不与所述温度检测部重叠的区域。
2.如权利要求1所述的半导体装置，其特征在于，
在俯视下，所述温度检测部被夹在与其相邻的所述二极管部之间。
3.一种半导体装置，其特征在于，具备：
半导体基板，其设置有第一导电型的漂移区；
有源部，其在半导体基板设置有晶体管部和二极管部；
耐压构造部，其设置于所述半导体基板，并且在俯视下包围所述有源部；
第二导电型的阱区，其在所述半导体基板的上表面露出；
温度检测部，在俯视下其设置在所述有源部与所述耐压构造部之间，并且设置在所述阱区的上方；以及
上表面侧寿命控制区域，其在所述二极管部设置在所述半导体基板的上表面侧，并且在俯视下设置在不与所述温度检测部重叠的区域。
4.如权利要求1至3中任一项所述的半导体装置，其特征在于，
在俯视下，所述温度检测部与所述上表面侧寿命控制区域之间的距离为90μm以下。
5.如权利要求1至4中任一项所述的半导体装置，其特征在于，
所述上表面侧寿命控制区域在俯视下设置在不与所述阱区重叠的区域。
6.如权利要求1至5中任一项所述的半导体装置，其特征在于，
所述晶体管部和所述二极管部具有从所述半导体基板的表面设置到内部的沟槽部，
在所述阱区的内部设置有所述沟槽部的一部分。
7.如权利要求1至6中任一项所述的半导体装置，其特征在于，
所述二极管部具有第二导电型的阴极区，所述阴极区设置在所述半导体基板的内部，并且在所述半导体基板的下表面露出，
在俯视下，所述上表面侧寿命控制区域的端部配置在所述阴极区与所述温度检测部之间。
8.一种半导体装置，其特征在于，具备：
半导体基板，其设置有第一导电型的漂移区；
晶体管部，其设置于所述半导体基板；
二极管部，其设置于所述半导体基板；
第二导电型的阱区，其在所述半导体基板的上表面露出；
温度检测部，其设置在所述阱区的上方；以及
上表面侧寿命控制区域，其在所述二极管部设置在所述半导体基板的上表面侧，并且在俯视下，所述上表面侧寿命控制区域与所述温度检测部之间的距离为90μm以下。
9.一种半导体装置，其特征在于，具备：
半导体基板，其设置有第一导电型的漂移区；
第二导电型的阱区，其在所述半导体基板的上表面露出；
温度检测部，其设置在所述阱区的上方；以及
上表面侧寿命控制区域，在俯视下其设置在与所述温度检测部重叠的区域，并且包含寿命控制剂，
所述温度检测部不含所述寿命控制剂。
10.一种半导体装置的制造方法，其特征在于，
在半导体基板的上方形成温度检测部，
形成遮蔽所述温度检测部的掩模部，
从所述半导体基板的上表面侧导入寿命控制剂，从而在俯视下不与所述温度检测部重叠的区域形成上表面侧寿命控制区域。
11.一种半导体装置的制造方法，其特征在于，
从半导体基板的上表面侧导入寿命控制剂，从而形成上表面侧寿命控制区域，
在所述半导体基板的上方形成温度检测部，在形成所述温度检测部的步骤中，在俯视下在与所述上表面侧寿命控制区域重叠的位置形成温度检测部。
CN201910897265.9A 2018-11-05 2019-09-23 半导体装置及制造方法 Pending CN111146197A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018208430A JP7268330B2 (ja) 2018-11-05 2018-11-05 半導体装置および製造方法
JP2018-208430 2018-11-05

Publications (1)

Publication Number Publication Date
CN111146197A true CN111146197A (zh) 2020-05-12

Family

ID=70458991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910897265.9A Pending CN111146197A (zh) 2018-11-05 2019-09-23 半导体装置及制造方法

Country Status (3)

Country Link
US (3) US11049785B2 (zh)
JP (1) JP7268330B2 (zh)
CN (1) CN111146197A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP7080166B2 (ja) * 2018-12-21 2022-06-03 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
JP7383917B2 (ja) * 2019-07-11 2023-11-21 富士電機株式会社 半導体装置および半導体装置の製造方法
CN113474886A (zh) * 2019-09-25 2021-10-01 富士电机株式会社 半导体装置
JP2022038003A (ja) * 2020-08-26 2022-03-10 三菱電機株式会社 半導体装置
JP7381424B2 (ja) * 2020-09-10 2023-11-15 株式会社東芝 半導体装置
WO2022080495A1 (ja) 2020-10-16 2022-04-21 富士電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363328A (ja) * 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2014216465A (ja) * 2013-04-25 2014-11-17 トヨタ自動車株式会社 半導体装置
CN105103290A (zh) * 2013-06-12 2015-11-25 富士电机株式会社 半导体装置的制造方法
US20170236908A1 (en) * 2016-02-16 2017-08-17 Fuji Electric Co., Ltd. Semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5028748B2 (ja) 2005-04-15 2012-09-19 富士電機株式会社 パワー半導体デバイスの温度計測装置
JP5320679B2 (ja) 2007-02-28 2013-10-23 富士電機株式会社 半導体装置およびその製造方法
JP2008235405A (ja) 2007-03-19 2008-10-02 Denso Corp 半導体装置
EP2477226B1 (en) 2009-09-07 2016-06-22 Toyota Jidosha Kabushiki Kaisha Semiconductor device including semiconductor substrate having diode region and igbt region
JP5487956B2 (ja) 2009-12-25 2014-05-14 トヨタ自動車株式会社 半導体装置
DE112010005443B4 (de) 2010-04-02 2019-03-14 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE112013006681B4 (de) * 2013-02-15 2022-01-20 Denso Corporation Halbleitervorrichtung
CN105378923B (zh) 2013-07-11 2019-09-27 三菱电机株式会社 半导体装置的制造方法以及pin二极管
JP6194812B2 (ja) * 2014-02-18 2017-09-13 トヨタ自動車株式会社 半導体モジュール
JP6277814B2 (ja) 2014-03-25 2018-02-14 株式会社デンソー 半導体装置
JP2016012647A (ja) 2014-06-27 2016-01-21 トヨタ自動車株式会社 半導体装置
JP6512025B2 (ja) * 2015-08-11 2019-05-15 富士電機株式会社 半導体素子及び半導体素子の製造方法
JP6753066B2 (ja) * 2016-02-09 2020-09-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6878848B2 (ja) 2016-02-16 2021-06-02 富士電機株式会社 半導体装置
CN113506800A (zh) 2016-12-16 2021-10-15 富士电机株式会社 半导体装置
CN110323273A (zh) * 2018-03-30 2019-10-11 富士电机株式会社 半导体装置、半导体封装、半导体模块及半导体电路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363328A (ja) * 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2014216465A (ja) * 2013-04-25 2014-11-17 トヨタ自動車株式会社 半導体装置
CN105103290A (zh) * 2013-06-12 2015-11-25 富士电机株式会社 半导体装置的制造方法
US20170236908A1 (en) * 2016-02-16 2017-08-17 Fuji Electric Co., Ltd. Semiconductor device
CN107086217A (zh) * 2016-02-16 2017-08-22 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP7268330B2 (ja) 2023-05-08
US20240079286A1 (en) 2024-03-07
US20210265230A1 (en) 2021-08-26
US11830782B2 (en) 2023-11-28
US11049785B2 (en) 2021-06-29
US20200144149A1 (en) 2020-05-07
JP2020077674A (ja) 2020-05-21

Similar Documents

Publication Publication Date Title
US11830782B2 (en) Semiconductor device and fabrication method thereof
CN113506800A (zh) 半导体装置
CN110785852B (zh) 半导体装置
JP6863479B2 (ja) 半導体装置およびその製造方法
JP7456520B2 (ja) 半導体装置
CN110692140A (zh) 半导体装置
JP7497744B2 (ja) 半導体装置
US20240079406A1 (en) Semiconductor device and method for fabricating semiconductor device
US20220278094A1 (en) Semiconductor device
US11257910B2 (en) Semiconductor device including transistor portion and diode portion
CN111247639B (zh) 半导体装置
CN109564939B (zh) 半导体装置
US20220375933A1 (en) Semiconductor device
US20220328667A1 (en) Semiconductor device
JP7231064B2 (ja) 半導体装置
US20220149150A1 (en) Semiconductor device and manufacturing method of the same
JP7396513B2 (ja) 半導体装置
US20240072110A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20230402533A1 (en) Semiconductor device
US20230246097A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20240274698A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20230307532A1 (en) Semiconductor device and manufacturing method of semiconductor device
CN118352354A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination