DE112013006681B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112013006681B4
DE112013006681B4 DE112013006681.5T DE112013006681T DE112013006681B4 DE 112013006681 B4 DE112013006681 B4 DE 112013006681B4 DE 112013006681 T DE112013006681 T DE 112013006681T DE 112013006681 B4 DE112013006681 B4 DE 112013006681B4
Authority
DE
Germany
Prior art keywords
surface density
layer
semiconductor layer
flr
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112013006681.5T
Other languages
English (en)
Other versions
DE112013006681T5 (de
Inventor
Masaru Senoo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE112013006681T5 publication Critical patent/DE112013006681T5/de
Application granted granted Critical
Publication of DE112013006681B4 publication Critical patent/DE112013006681B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitervorrichtung (2, 102, 202, 302, 402, 502) mit:einer Vielzahl von Feldbegrenzungsringen (14a, 14b, 14c), die in einer Draufsicht eines Substrats (8) der Halbleitervorrichtung einen aktiven Bereich umgeben, in dem ein Halbleiterelement gebildet ist;einer Isolationsschicht (5), die auf einer Hauptoberfläche des Substrats (8) bereitgestellt ist und die die Vielzahl von Feldbegrenzungsringen (14a, 14b, 14c) abdeckt; undeiner Halbleiterschicht (3, 103, 203), die in der Isolationsschicht (5) bereitgestellt ist, wobei die Halbleiterschicht (3, 103, 203) den aktiven Bereich in der Draufsicht umgibt und parallel zu der Vielzahl von Feldbegrenzungsringen (14a, 14b, 14c) ist, wobeidie Halbleiterschicht (3, 103, 203) Störstellen bei einer Oberflächendichte beinhaltet, die niedriger als eine Oberflächendichte einer RESURF-Bedingung ist, unddie Halbleiterschicht (3, 103, 203) in der Draufsicht mit einem Abschnitt eines Zwischenringbereichs (Ra) zwischen benachbarten Feldbegrenzungsringen (14a, 14b, 14c) überlappt und mit einem Rest des Zwischenringbereichs (Ra) nicht überlappt, wobeiin der Draufsicht die Halbleiterschicht (3, 103, 203) einem der Vielzahl von Feldbegrenzungsringen (14a) gegenüberliegt und sich über den Zwischenringbereich (Ra) erstreckt, der benachbart zu dem einen der Vielzahl von Feldbegrenzungsringen (14a) ist,ein Abschnitt der Halbleiterschicht (3, 103, 203), der mit dem Zwischenringbereich (Ra) in der Draufsicht überlappt, einen Niedrige-Oberflächendichte-Bereich umfasst, der die Störstellen bei einer Oberflächendichte beinhaltet, die niedriger als die Oberflächendichte der RESURF-Bedingung ist, undein Abschnitt der Halbleiterschicht (3, 103, 203), der dem einen der Vielzahl von Feldbegrenzungsringen (14a) gegenüberliegt, einen Hohe-Oberflächendichte-Bereich umfasst, der die Störstellen bei einer Oberflächendichte beinhaltet, die höher als die Oberflächendichte der RESURF-Bedingung ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung. Die vorliegende Spezifikation betrifft eine Halbleitervorrichtung, die einen Feldbegrenzungsring (field limiting ring) aufweist, wobei sie eine Technik zur Verstärkung einer Durchschlagsfestigkeit einer Halbleitervorrichtung bereitstellt.
  • Hintergrund der Erfindung
  • In einer Halbleitervorrichtung ist eine Isolationszone, die Verarmungsschicht genannt wird, bei einem p-n-Übergang ausgebildet. Wenn eine Breite der Verarmungsschicht klein ist, wird eine elektrische Feldstärke in der Verarmungsschicht hoch. Wenn die elektrische Feldstärke zu hoch ist, tritt ein Isolationsdurchschlag auf, der zu Beschädigungen in einem Element führt. Es ist bekannt, dass die Breite der Verarmungsschicht schmal bei einem Rand eines aktiven Bereichs wird, wobei eine elektrische Feldstärke darin hoch wird.
  • Als eine Technik zur Verstärkung einer Durchschlagsfestigkeit einer Halbleitervorrichtung ist ein Feldbegrenzungsring (Field Limiting Ring: FLR) bekannt. Nachstehend wird zur Vereinfachung der Beschreibung ein Feldbegrenzungsring einfach „FLR“ genannt. Der FLR ist eine Schicht, die in einem Halbleitersubstrat bereitgestellt ist, um einen aktiven Bereich zu umgeben, in dem ein Element ausgebildet ist, wobei er einen Leitfähigkeitstyp aufweist, der zu einem inhärenten Leitfähigkeitstyp des Substrats unterschiedlich ist. Der FLR wird ebenso als eine Floating-Diffusion-Schicht bezeichnet. Wenn beispielsweise ein Halbleitersubstrat eines N-Typs verwendet wird, werden P-Typ-Störstellen in einer Ringform, die einen aktiven Bereich umgibt, für eine Dotierung bereitgestellt, sodass ein P-Typ-FLR gebildet wird. Wenn der FLR bereitgestellt ist, wird eine Verarmungsschicht ausgebildet, wobei sie sich bei dem p-n-Übergang zwischen dem FLR und dem Halbleitersubstrat erstreckt, wobei dementsprechend die Durchschlagsfestigkeit verbessert wird. Eine Verbesserung eines FLR ist beispielsweise in der japanischen Patentanmeldung Nr. JP 2000 - 114 549 A offenbart.
  • Ferner beschreibt die Druckschrift JP 2009 - 117 715 A eine Halbleitervorrichtung und ein zugehöriges Herstellungsverfahren. Hierbei wird in einer Halbleitervorrichtung eine Lücke zwischen mehreren benachbarten Schutzring-Diffusionsschichten verengt und eine Durchbruchspannung an einem Abschlussteil erhöht. Spezifisch wird eine Schutzringschicht auf einer Halbleiterschicht gebildet, die auf einem Halbleitersubstrat gebildet ist. Auf der Schutzringschicht wird eine Feldplattenelektrode durch einen Oxidfilm gebildet. Die Feldplattenelektrode ist aus Polysilizium gebildet. Die Feldplattenelektrode ist mit der Schutzringschicht durch eine Aluminiumelektrode verbunden.
  • Kurzzusammenfassung der Erfindung
  • Es ist allgemein bekannt, dass eine Durchschlagsfestigkeit weiter verbessert wird, indem eine Vielzahl von FLRs mit einer kleinen Breite bereitgestellt wird, anstatt einen FLR bereitzustellen, der eine große Breite aufweist. Der Ausdruck „Breite“ bezieht sich hierbei auf eine Breite eines FLR in einer Draufsicht einer Halbleitervorrichtung. Nachstehend wird der Ausdruck „Breite“ in dieser Bedeutung verwendet. Wenn eine Vielzahl von FLRs bereitgestellt ist, wird eine Isolationszone zwischen benachbarten FLRs gebildet. Da eine elektrische Feldstärke in der Isolationszone zunimmt, wenn die Breite der Isolationszone abnimmt, kann die Entfernung zwischen benachbarten FLRs nicht zu klein sein.
  • Demgegenüber ist eine Hauptoberfläche einer Halbleitervorrichtung, die FLRs umfasst, mit einer Isolationsschicht bedeckt. Wenn die Isolationsschicht eine übermäßige Menge beweglicher Ionen beinhaltet, wird eine elektrische Feldverteilung gestört, wobei dementsprechend die Isolationsschicht einfacher zerstört wird. Obwohl die beweglichen Ionen nicht der einzige Faktor sind, um die Isolationsschicht zu verschlechtern, wird auf die beweglichen Ionen hierbei als ein typischer Faktor zur Verschlechterung der Isolationsschicht Bezug genommen.
  • Es wird angenommen, dass eine Quelle der beweglichen Ionen eine Kontaminierung während einer Herstellung einer Halbleitervorrichtung sowie eine externe Kontaminierung ist. Um die beweglichen Ionen zu verringern, kann eine leitfähige Schicht oder eine Halbleiterschicht in einer Isolationsschicht bereitgestellt werden, um die beweglichen Ionen zu fangen. In der Halbleiterschicht fangen Träger die beweglichen Ionen. Die leitfähige Schicht oder die Halbleiterschicht kann jedoch nicht einfach zwischen benachbarten FLRs bereitgestellt werden, da, wie es vorstehend beschrieben ist, eine Isolationszone zwischen benachbarten FLRs eine bestimmte Breite aufweisen muss. Ein Grund hierfür ist, dass weder die leitfähige Schicht noch die Halbleiterschicht, die die Träger beinhaltet, ein elektrisches Feld darin ausbildet, wobei als ein Ergebnis das Vorhandensein der leitfähigen Schicht oder der Halbleiterschicht zwischen den benachbarten FLRs zu einer Verkleinerung in der Breite eines Bereichs führt, in dem das elektrische Feld gebildet werden kann.
  • Es ist eine Aufgabe der Erfindung, eine Technik zur Verringerung von beweglichen Ionen in einer Isolationsschicht auf einer Hauptoberfläche und ebenso zur Verstärkung einer Durchschlagsfestigkeit bereitzustellen. Diese Aufgabe wird durch eine Halbleitervorrichtung gemäß Patentanspruch 1 gelöst. Vorteilhafte Weiterbildungen sind in dem anhängigen Patentanspruch angegeben.
  • In einer Technik, die in der vorliegenden Spezifikation offenbart ist, ist eine Halbleiterschicht in einer Isolationsschicht bereitgestellt, die eine Vielzahl von FLRs abdeckt. Die Halbleiterschicht ist parallel zu jedem FLR bereitgestellt und umgibt einen aktiven Bereich. In einer Draufsicht eines Halbleitersubstrats überlappt die Halbleiterschicht einen Bereich zwischen benachbarten FLRs. Nachstehend wird ein Bereich zwischen benachbarten FLRs bisweilen als ein Zwischenringbereich bezeichnet. Es ist anzumerken, dass die Halbleiterschicht nicht mit dem gesamten Bereich zwischen zwei FLRs überlappt. Stattdessen überlappt die Halbleiterschicht mit einem Teil des Bereichs zwischen zwei FLRs und überlappt nicht mit dem Rest des Bereichs. Anders ausgedrückt umgibt in einer Draufsicht des Halbleitersubstrats ein Abschnitt, bei dem die Halbleiterschicht mit dem Zwischenringbereich überlappt, den aktiven Bereich, wobei parallel zu diesem Abschnitt ein anderer Abschnitt, bei dem die Halbleiterschicht mit dem Zwischenringabschnitt nicht überlappt, ebenso den aktiven Bereich umgibt. Eine der Charakteristiken der in der vorliegenden Spezifikation offenbarten Technik ist, dass die Halbleiterschicht aktivierte Störstellen bei einer Oberflächendichte (Konzentration) beinhaltet, die kleiner als eine Oberflächendichte (Konzentration) ist, die eine RESURF-Bedingung erfüllt. Die Störstellen sind Substanzen, typischerweise Bor oder Phosphor, die den Typ eines Halbleiters bestimmen, die nämlich bestimmen, ob die Halbleiterschicht als Ganzes von einem P-Typ oder einem N-Typ ist.
  • Der Bereich, bei dem die Halbleiterschicht nicht mit dem Zwischenringbereich überlappt, dient immer als eine Isolationszone, wobei ein elektrisches Feld, das sich von einer Verarmungsschicht erstreckt, die in dem Halbleitersubstrat ausgebildet ist, durch die Isolationszone hindurchgeht. In einer in der vorliegenden Spezifikation offenbarten Technik erstreckt sich, wenn die Spannung, die an das Substrat angelegt ist, zunimmt, die Verarmungsschicht in der Halbleiterschicht am nächsten zu der Isolationszone, wobei die Breite eines Bereichs, bei dem das elektrische Feld ausgebildet werden kann, zunimmt und sich dementsprechend eine elektrische Feldstärke verringert. Nachstehend ist das Prinzip beschrieben.
  • Es ist bekannt, dass, wenn aktivierte Störstellen bei einer Oberflächendichte, die niedriger als die Oberflächendichte ist, die die RESURF-Bedingung erfüllt, beinhaltet sind, die Verarmungsschicht bei einem Anlegen einer Spannung ausgebildet wird. Es ist bekannt, dass die Oberflächendichte (Konzentration), die die RESURF-Bedingung erfüllt, bei etwa 1,0 x E + 12 [Atome/cm2] im Hinblick auf die Oberflächendichte eines Bereichs auf der Oberfläche des zu dotierenden Halbleiters liegt. Für die Einzelheiten der RESURF-Bedingung siehe J. A. Apples et al, Tech. Dig. IEDM 79, 238, 1979. Nachstehend wird die Oberflächendichte, die die RESURF-Bedingung erfüllt, bisweilen als „RESURF-Oberflächendichte“ zur Vereinfachung der Beschreibung bezeichnet.
  • Eine Halbleiterschicht beinhaltet Störstellen bei einer bestimmten Oberflächendichte, wobei sie dementsprechend Träger bei einer bestimmten Oberflächendichte beinhaltet. Da die Träger die beweglichen Ionen fangen, ist es weniger wahrscheinlich, dass ein Isolationsdurchschlag auftritt, der durch die beweglichen Ionen verursacht wird.
  • Nachstehend wird unter Bezugnahme auf 1A und 1B ein Grund beschrieben, warum die Durchschlagsfestigkeit durch die Halbleiterschicht mit einer derartigen Oberflächendichte, die über dem Zwischenringbereich in der Isolationsschicht bereitgestellt ist, verstärkt wird. Die Halbleitervorrichtung 2 ist ein Transistor, der ein Halbleitersubstrat 8 aufweist, das einen Stapel aus einer N(-)-Typ-Driftschicht 6 und einer N(+)-Typ-Kollektorschicht 7 umfasst, und in einem aktiven Bereich des Halbleitersubstrats eine P-Typ-Körperschicht 53 aufweist. Gates und dergleichen sind in der Zeichnung nicht gezeigt. Es ist anzumerken, dass aus Gründen der Klarheit der Zeichnung die Driftschicht 6 ohne Schraffierung gezeigt ist, die Querschnitte angibt. Auch in anderen Zeichnungen weist die Driftschicht 6 keine Schraffierung auf.
  • Die Halbleitervorrichtung 2 weist drei FLRs auf, die den aktiven Bereich in der Draufsicht umgeben. Der FLR, der am nächsten zu dem aktiven Bereich liegt, wird bisweilen als ein erster FLR 14a bezeichnet, der FLR, der am weitesten hiervon entfernt ist, wird bisweilen als ein dritter FLR 14c bezeichnet, und der FLR in der Mitte wird bisweilen als ein zweiter FLR 14b bezeichnet. Wenn keine Unterscheidung zwischen den drei FLRs gemacht wird, werden die FLRs bisweilen als FLRs 14 bezeichnet.
  • Ein peripherer Bereich in einer ersten Hauptoberfläche (die obere Oberfläche in der Zeichnung) der Halbleitervorrichtung ist mit einer Isolationsschicht 5 bedeckt. In der Isolationsschicht 5 über jedem FLR 14 ist eine Halbleiterschicht 3 bereitgestellt. Jede Halbleiterschicht 3 umfasst einen Niedrige-Oberflächendichte-Bereich 3a, der in der Draufsicht des Substrats mit einem Bereich (einem Zwischenringbereich Ra) zwischen zwei benachbarten FLRs überlappt, und einen Hohe-Oberflächendichte-Bereich 3b, der in der Draufsicht des Substrats mit dem entsprechenden FLR 14 überlappt. Eine Betrachtung „in der Draufsicht des Substrats“ bezieht sich auf eine Betrachtung „des Substrats in der Dickenrichtung des Substrats“. Der Ausdruck „über den FLRs 14“ bezieht sich auf eine Richtung von den FLRs 14 zu der Isolationsschicht 5.
  • Die Hohe-Oberflächendichte-Bereiche 3b beinhalten Störstellen bei einer Oberflächendichte, die höher als eine RESURF-Oberflächendichte ist, während die Niedrige-Oberflächendichte-Bereiche 3a Störstellen bei einer Oberflächendichte beinhalten, die niedriger als die RESURF-Oberflächendichte ist. Diese Störstellen können von einem P-Typ oder einem N-Typ sein, vorausgesetzt, dass die Halbleiterschicht als ein Ganzes ein Typ einer einzelnen Leitfähigkeit ist. Wenn eine Spannung über einer ersten Hauptelektrode 52 und einer zweiten Hauptelektrode 54 angelegt wird, während keine Spannung an eine GateElektrode des Transistors angelegt wird, wird eine Verarmungsschicht ausgebildet, wobei sie sich entlang einer Oberfläche einer Körperschicht 53 und der Oberfläche des ersten FLR 14a erstreckt. In den Zeichnungen sind Äquipotentiallinien als gestrichelte Linien gezeigt, wobei die Äquipotentiallinien in der Driftschicht 6 der Verarmungsschicht entsprechen. Die Äquipotentiallinien erstrecken sich durch die Isolationsschicht 5 und über die Halbleitervorrichtung 2 hinaus.
  • 1A zeigt die Äquipotentiallinien, wenn eine niedrige Spannung über den Hauptelektroden angelegt wird. 1B zeigt die Äquipotentiallinien, wenn eine hohe Spannung über den Hauptelektroden angelegt wird. Wenn die Spannung über den Hauptelektroden niedrig ist (1A), beinhalten sowohl die Niedrige-Oberflächendichte-Bereiche 3a als auch die Hohe-Oberflächendichte-Bereiche 3b der Halbleiterschicht 3 Träger, wobei folglich die gesamte Halbleiterschicht 3 einen Leiter bildet. Dementsprechend sind die Niedrige-Oberflächendichte-Bereiche 3a und die Hohe-Oberflächendichte-Bereiche 3b bezüglich eines Potentials gleich. Folglich erstreckt sich das elektrische Feld, das sich von der Verarmungsschicht erstreckt, die in der Driftschicht 6 ausgebildet ist, nicht in die Niedrige-Oberflächendichte-Bereiche 3a, aber es erstreckt sich in einen Bereich W1, wo die Halbleiterschicht 3 (die Halbleiterschicht 3, die die Niedrige-Oberflächendichte-Bereiche 3a umfasst) nicht vorhanden ist. Anders ausgedrückt ist in dem Zwischenringbereich Ra das elektrische Feld, das sich von der Verarmungsschicht erstreckt, die in der Driftschicht ausgebildet ist, nur in dem Bereich W1 ausgebildet. Obwohl der Bereich W1 schmal ist, ist die Spannung über dem Bereich W1 niedrig, wobei dementsprechend eine elektrische Feldstärke in dem Bereich W1 niedrig ist. Folglich findet kein Isolationsdurchschlag statt. Zusätzlich können die Niedrige-Oberflächendichte-Bereiche 3a, wenn sie die Träger beinhalten, bewegliche Ionen fangen. Die Hohe-Oberflächendichte-Bereiche 3b beinhalten immer die Träger, wobei sie folglich die beweglichen Ionen fangen.
  • Wenn die Spannung über den Hauptelektroden zunimmt, wird die Verarmungsschicht ebenso in den Niedrige-Oberflächendichte-Bereichen 3a ausgebildet. Als Ergebnis werden die Niedrige-Oberflächendichte-Bereiche 3a isoliert, wobei dann das elektrische Feld ebenso innerhalb der Niedrige-Oberflächendichte-Bereiche 3a ausgebildet wird. Die Verarmungsschicht wächst maximal durch die gesamten Niedrige-Oberflächendichte-Bereichen 3a. Wenn dies eintritt, wird das elektrische Feld in einem Bereich W2 ausgebildet, der einem Teil des Zwischenringbereichs Ra entspricht, der die Niedrige-Oberflächendichte-Bereiche 3a umfasst. Anders ausgedrückt ist in dem Zwischenringbereich Ra der Bereich W2, wo das elektrische Feld hindurchgeht, das sich von der Verarmungsschicht erstreckt, die in der Driftschicht 6 ausgebildet ist. Wenn der in 1A gezeigte Zustand sich zu dem Zustand verschiebt, der in 1B gezeigt ist, erstreckt sich der Bereich in dem Zwischenringbereich Ra, wo das elektrische Feld ausgebildet werden kann, von W1 zu W2, wobei eine Vergrößerung in der elektrischen Feldstärke abgeschwächt wird. Die vorstehende Beschreibung kann wie nachstehend beschrieben zusammengefasst werden. Wenn die Spannung, die an die Halbleitervorrichtung angelegt wird, zunimmt, erstreckt sich eine Verarmungsschicht oder eine Isolationszone in einen Niedrige-Oberflächendichte-Bereich 3a der Halbleiterschicht 3, der mit einem Zwischenringbereich überlappt, wobei eine Vergrößerung in einer elektrischen Feldstärke abgeschwächt wird.
  • Der Zwischenringbereich Ra weist einen Abschnitt auf, bei dem in der Draufsicht des Substrats die Halbleiterschicht 3 nicht mit dem Zwischenringbereich Ra überlappt, nämlich einen Abschnitt, der immer eine Isolationszone bildet. Der Bereich W1 in 1A entspricht diesem Abschnitt, der immer eine Isolationszone bildet. Mit dem Vorhandensein der Isolationszone kann das elektrische Feld immer zwischen dem ersten FLR 14a und dem zweiten FLR 14b ausgebildet werden. Anders ausgedrückt kann ein Teil des elektrischen Feldes, das sich von der Verarmungsschicht erstreckt, die in der Driftschicht 6 ausgebildet ist, zwischen dem ersten FLR 14a und dem zweiten FLR 14b gehandhabt werden.
  • Das gleiche Phänomen tritt zwischen dem zweiten FLR 14b und dem dritten FLR 14c auf. Zwischen dem zweiten FLR 14b und dem dritten FLR 14c tritt das gleiche Phänomen auf, wie es vorstehend beschrieben ist, wobei eine Vergrößerung in der elektrischen Feldstärke zwischen diesen FLRs abgeschwächt wird.
  • In dem in den 1A und 1B gezeigten Ausführungsbeispiel ändert sich die Oberflächendichte in jeder Halbleiterschicht 3 schrittweise von dem Hohe-Oberflächendichte-Bereich 3b zu dem Niedrige-Oberflächendichte-Bereich 3a. Alternativ hierzu kann die Oberflächendichte von Störstellen sich allmählich in jeder Halbleiterschicht ändern, sodass die Oberflächendichte von Störstellen in einem Abschnitt, der einem FLR gegenüberliegt, höher ist als die RESURF-Oberflächendichte, wobei sie dann hin zu einem Endteil der Halbleiterschicht 3 abnehmen kann, wobei die Oberflächendichte niedriger als die RESURF-Oberflächendichte bei einem zugehörigen Mittelpunkt ist. In einer derartigen Konfiguration erstreckt sich die Verarmungsschicht in der Halbleiterschicht in Abhängigkeit von der Spannung, die an die Halbleitervorrichtung angelegt wird, wobei die Vergrößerung in der elektrischen Feldstärke in dem Zwischenringbereich abgeschwächt wird.
  • Der gleiche Vorteil kann ebenso erhalten werden, indem eine Halbleiterschicht, die Störstellen bei einer Oberflächendichte beinhaltet, die niedriger als die RESURF-Oberflächendichte ist, und eine andere Halbleiterschicht bereitgestellt werden, die Störstellen bei einer höheren Oberflächendichte beinhaltet. Der gleiche Vorteil kann weiterhin erhalten werden, indem eine Halbleiterschicht, die Störstellen bei einer Oberflächendichte beinhaltet, die niedriger als die RESURF-Oberflächendichte ist, und eine leitfähige Schicht bereitgestellt werden. Anders ausgedrückt kann der gleiche Vorteil ebenso erhalten werden, wenn ein Hohe-Oberflächendichte-Bereich 3b in 1A und 1B durch eine Halbleiterschicht gebildet wird, die unabhängig von dem Niedrige-Oberflächendichte-Bereich 3a bereitgestellt ist, wobei alternativ hierzu der gleiche Vorteil weiterhin erhalten werden kann, wenn der Hohe-Oberflächendichte-Bereich 3b mit einem Leiter ersetzt wird. Wenn eine leitfähige Schicht, die unabhängig von einer Halbleiterschicht ist, in einer Isolationsschicht bereitgestellt ist, wird vorzugsweise die nachstehend beschriebene Konfiguration angewendet. Die leitfähige Schicht, die in der Isolationsschicht bereitgestellt ist, liegt einem FLR (beispielsweise dem ersten FLR 14a in 1A) gegenüber und umgibt den aktiven Bereich. In der Breitenrichtung ist ein Rand der Halbleiterschicht näher an dem benachbarten FLR (beispielsweise der zweite FLR 14b in 1A), als es ein Rand des FLR (des ersten FLR 14a) ist, wobei er näher an dem benachbarten FLR ist, als es ein Rand der leitfähigen Schicht ist. Die Halbleiterschicht, die zwischen dem Ende der leitfähigen Schicht und dem benachbarten FLR vorhanden ist, entspricht dem Niedrige-Oberflächendichte-Bereich 3a in 1A und 1B. Zusätzlich fängt die leitfähige Schicht bewegliche Ionen in der Isolationsschicht und verhindert eine Verschlechterung der Isolationsschicht.
  • Die Untergrenze zu der Oberflächendichte von Störstellen in dem Niedrig-Oberflächendichte-Bereich in der Halbleiterschicht kann 1,0 × E - 6 [Atome/cm2] sein, was im Allgemeinen eine Abgrenzung zwischen einem Halbleiter und einem Nicht-Leiter (einem Isolator) zieht. Der Niedrige-Oberflächendichte-Bereich muss Eigenschaften aufweisen, dass Träger darin vorhanden sind und eine Verarmungsschicht gebildet wird und sich darin bei einem Anlegen einer bestimmten Spannungsgröße ausdehnt. Verschiedene Kombinationen eines Niedrige-Oberflächendichte-Bereichs, eines Hohe-Oberflächendichte-Bereichs und einer leitfähigen Schicht werden ausführlich in dem nachstehenden Ausführungsbeispielabschnitt beschrieben.
  • Die leitfähige Schicht, die vorstehend beschrieben ist, kann Metall sein oder kann eine Schicht sein, in der Polysilizium mit einer übermäßigen Menge von Störstellen dotiert ist, um einem Leiter zu ähneln. Eine derartige Schicht wird ebenso als ein Gate bzw. Gatter eines Halbleiterelements verwendet. Folglich kann die Halbleiterschicht in der Isolationsschicht, die vorstehend beschrieben ist, gleichzeitig mit Schritten in einem herkömmlichen Herstellungsverfahren einer Halbleitervorrichtung ausgebildet werden, ohne dass ein anderer Schritt erforderlich ist, der für die Bildung der Schicht bestimmt ist. Spezifisch kann die leitfähige Schicht gleichzeitig mit der Bildung eines Gates bzw. Gatters auf einem Substrat ausgebildet werden. Zusätzlich kann eine Polysiliziumschicht als eine Basis der Halbleiterschicht, die vorstehend beschrieben ist, gleichzeitig mit einer Bildung einer Polysiliziumschicht als eine Basis eines Temperaturerfassungselements auf einem Substrat ausgebildet werden. Das Verfahren zum Herstellen einer derartigen Halbleitervorrichtung ist eines der neuartigen Verfahren, die in der vorliegenden Spezifikation offenbart sind.
  • Die Einzelheiten und weitere Modifikationen von Techniken, die in der vorliegenden Spezifikation offenbart sind, werden in dem nachstehenden Ausführungsbeispielabschnitt beschrieben.
  • Figurenliste
    • 1A zeigt eine Schnittdarstellung einer Halbleitervorrichtung (die Äquipotentiallinien bei einer niedrigen Spannung zeigt);
    • 1B zeigt eine Schnittdarstellung einer Halbleitervorrichtung (die Äquipotentiallinien bei einer hohen Spannung zeigt);
    • 2 zeigt eine Draufsicht einer Halbleitervorrichtung;
    • 3 zeigt eine Schnittdarstellung einer Halbleiterschicht, die aus einer unterschiedlichen Ebene entnommen ist;
    • 4 zeigt eine vergrößerte Schnittdarstellung, die von einem Beispiel einer Verteilung von Störstellen innerhalb einer Halbleiterschicht begleitet wird;
    • 5 zeigt eine vergrößerte Schnittdarstellung, die durch ein anderes Beispiel einer Verteilung von Störstellen innerhalb einer Halbleiterschicht begleitet wird;
    • 6A zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem ersten, nicht beanspruchten Beispiel, das zum Verständnis der Erfindung beiträgt (die Äquipotentiallinien bei einer niedrigen Spannung zeigt);
    • 6B zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem ersten, nicht beanspruchten Beispiel, das zum Verständnis der Erfindung beiträgt (die Äquipotentiallinien bei einer hohen Spannung zeigt);
    • 7 zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem ersten, nicht beanspruchten Beispiel, das zum Verständnis der Erfindung beiträgt, die aus einer unterschiedlichen Ebene entnommen ist;
    • 8A zeigt ein Diagramm (1) eines Verfahrens zum Herstellen einer Halbleitervorrichtung;
    • 8B zeigt ein Diagramm (2) des Verfahrens zum Herstellen einer Halbleitervorrichtung;
    • 8C zeigt ein Diagramm (3) des Verfahrens zum Herstellen einer Halbleitervorrichtung;
    • 8D zeigt ein Diagramm (4) des Verfahrens zum Herstellen einer Halbleitervorrichtung;
    • 9 zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem zweiten, nicht beanspruchten Beispiel, das zum Verständnis der Erfindung beiträgt;
    • 10 zeigt eine Schnittdarstellung, die ein Beispiel einer Struktur zeigt, wenn ein FLR und eine leitfähige Schicht elektrisch miteinander verbunden sind;
    • 11 zeigt eine Schnittdarstellung, die ein anderes Beispiel einer Struktur zeigt, bei der ein FLR und eine leitfähige Schicht elektrisch miteinander verbunden sind;
    • 12 zeigt eine Schnittdarstellung, die noch ein anderes Beispiel einer Struktur zeigt, bei der ein FLR und eine leitfähige Schicht elektrisch miteinander verbunden sind;
    • 13 zeigt eine Schnittdarstellung, die ein Beispiel eines Verfahrens zum Herstellen einer Halbleiterschicht beschreibt, die einen Oberflächendichtegradienten aufweist;
    • 14 zeigt eine Schnittdarstellung, die ein anderes Beispiel eines Verfahrens zum Herstellen einer Halbleiterschicht beschreibt, die einen Oberflächendichtegradienten aufweist.
  • Beschreibung des Ausführungsbeispiels
  • (Ausführungsbeispiel)
  • Ein Ausführungsbeispiel einer Halbleitervorrichtung, die in der vorliegenden Spezifikation offenbart ist, wird unter Bezugnahme auf die beigefügte Zeichnung beschrieben. Eine Halbleitervorrichtung 2 gemäß dem Ausführungsbeispiel ist eine Vorrichtung, die einen Transistor umfasst. Jede der 1A und der 1B ist eine Schnittdarstellung der Halbleitervorrichtung 2 gemäß dem Ausführungsbeispiel. 1A und 1B sind vorstehend bereits beschrieben worden. 2 zeigt eine Draufsicht der Halbleitervorrichtung 2. Bezugszeichen 52 zeigt eine erste Hauptelektrode an. Die erste Hauptelektrode 52 ist eine der Elektroden des Transistors, wobei ein Bereich, der durch die erste Hauptelektrode 52 in der Draufsicht angegeben wird, einem „aktiven Bereich“ entspricht. Anders ausgedrückt ist der aktive Bereich dort, wo die erste Hauptelektrode 52 in der Draufsicht des Substrats 8 Platz belegt. Die Halbleitervorrichtung 2 weist ein Element (einen Transistor) auf, der in dem aktiven Bereich ausgebildet ist. In der Draufsicht wird ein Bereich, der den aktiven Bereich umgibt, als ein peripherer Bereich bezeichnet. Die Halbleitervorrichtung 2 weist drei FLRs (Feldbegrenzungsringe bzw. field limiting rings) in dem peripheren Bereich auf. Die FLRs sind mit einer Isolationsschicht 5 (siehe 1A) bedeckt, wobei aus diesem Grund die FLRs mit gestrichelten Linien in 2 gezeigt sind. In 2 sind die FLRs in grau aus Gründen der Klarheit gezeigt. Wie es vorstehend beschrieben ist, werden die FLRs bisweilen als ein erstes FLR 14a, ein zweites FLR 14b und ein drittes FLR 14c in dieser Reihenfolge von dem innersten in der Draufsicht bezeichnet. In der Draufsicht umgibt die Vielzahl von FLRs 14 den aktiven Bereich. Die FLRs 14 sind in dem Substrat ausgebildet, wobei ihre oberen Oberflächen mit der Isolationsschicht 5 bedeckt sind. Wie es vorstehend beschrieben ist, ist innerhalb der Isolationsschicht 5 und entlang jedem FLR eine Halbleiterschicht 3 ausgebildet.
  • Dementsprechend umgeben, obwohl es in 2 nicht gezeigt ist, drei Halbleiterschichten 3 den aktiven Bereich in der Draufsicht.
  • 3 ist eine Schnittdarstellung der Halbleitervorrichtung 2, die aus einer unterschiedlichen Ebene entnommen ist. Jede Halbleiterschicht 3, die einem FLR gegenüberliegt, ist elektrisch mit dem entsprechenden FLR 14 durch einen Leiter 13 verbunden. Die Leiter 13 umgeben nicht kontinuierlich den aktiven Bereich in der Draufsicht, sondern sie verbinden die FLRs 14 mit den Halbleiterschichten 3 an Stellen. Jede Halbleiterschicht 3 und der zugehörige gegenüberliegende FLR 14 sind bezüglich eines Potentials gleich. Aufgrund dessen wird kein elektrisches Feld zwischen dem FLR 14 und der Halbleiterschicht 3 über dem FLR 14 gebildet. Folglich geht, wie es in 1A und 1B gezeigt ist, das elektrische Feld, das sich von einer Verarmungsschicht erstreckt, die in einer Driftschicht 6 ausgebildet ist, zwischen benachbarten FLRs (der erste FLR 14a und der zweite FLR 14b) hindurch.
  • Die Strukturen und Funktionen der FLRs 14 und der gegenüberliegenden Halbleiterschichten 3 der Halbleitervorrichtung 2 sind bereits vorstehend beschrieben worden, wobei folglich eine Beschreibung hier nicht wiederholt wird.
  • Nachstehend wird eine Variation der Halbleitervorrichtung 2 gemäß einem ersten, nicht beanspruchten Beispiel, das zum Verständnis der Erfindung beiträgt, unter Bezugnahme auf 4 und 5 beschrieben. In der Halbleitervorrichtung 2, die in 1A bis 3 gezeigt ist, sind der Hohe-Oberflächendichte-Bereich 3b und der Niedrige-Oberflächendichte-Bereich 3a jeder Halbleiterschicht 3 eindeutig getrennt. Die Oberflächendichte von Störstellen kann allmählich von dem Hohe-Oberflächendichte-Bereich zu dem Niedrige-Oberflächendichte-Bereich abnehmen. 4 zeigt eine vergrößerte Schnittdarstellung der Halbleitervorrichtung 102, die Halbleiterschichten aufweist, wobei jede Halbleiterschicht eine Oberflächendichte aufweist, die sich allmählich ändert. 5 ist eine vergrößerte Schnittdarstellung einer Halbleitervorrichtung 202, die Halbleiterschichten aufweist, die eine andere Oberflächendichteverteilung aufweisen. Jede der 4 und der 5 ist eine vergrößerte Darstellung von zwei FLRs (der erste FLR 14a und der zweite FLR 14b) und der zugehörigen Umgebung. Der Teil, der in 4 oder 5 nicht gezeigt ist, ist der gleiche wie in der Halbleitervorrichtung 2 in 1A.
  • 4 umfasst einen Oberflächedichte-Graphen G1, der über einer Halbleiterschicht 103 gezeigt ist. In dem Oberflächendichte-Graphen G1 gibt die Ordinate die Oberflächendichte von Störstellen an, die in der Halbleiterschicht 103 beinhaltet sind, während die Abszisse die Position der Störstellen in der Halbleiterschicht 103 angibt. Eine Position P1 entspricht dem inneren Ende der Halbleiterschicht 103, während eine Position P3 dem äußeren Ende der Halbleiterschicht 103 entspricht. Hierbei wird die Seite, die näher an dem aktiven Bereich ist, als eine „innere“ Seite bezeichnet, während die Seite, die weiter von dem aktiven Bereich entfernt ist, als eine „äußere“ Seite bezeichnet wird. Der Bereich, der durch die erste Hauptelektrode 52 belegt ist, entspricht dem aktiven Bereich. Die Position P1 entspricht ebenso dem inneren Ende des ersten FLR 14a. Eine Position P2 entspricht dem äußeren Ende des ersten FLR 14a. Die Halbleiterschicht 103 liegt dem ersten FLR 14a gegenüber und erstreckt sich weiter in einen Bereich über einem Zwischenringbereich Ra, der den ersten FLR 14a umgibt.
  • Die Oberflächendichte von Störstellen in der Halbleiterschicht 103 ist in der inneren Seite hoch und nimmt zu der äußeren Seite hin ab. In dem Graphen G1 gibt Bezugszeichen Rc eine RESURF-Oberflächendichte an. Das Bezugszeichen PC gibt die Position an, bei der die Oberflächendichte von Störstellen gleich der RESURF-Oberflächendichte Rc ist. In der Halbleiterschicht 103 erstreckt sich der Bereich, in dem die Oberflächendichte von Störstellen höher ist als die RESURF-Oberflächendichte, über den Abschnitt hinaus, der dem ersten FLR 14a gegenüberliegt, wobei dann irgendwo in dem Zwischenringbereich Ra die Oberflächendichte von Störstellen niedriger als die RESURF-Oberflächendichte Rc wird. Anders ausgedrückt befindet sich die Position PC zwischen der Position P2 und einer Position P3.
  • 5 zeigt ein Beispiel einer Halbleiterschicht 203, die eine andere Oberflächendichteverteilung aufweist. Eine Verteilung der Oberflächendichte von Störstellen in der Halbleiterschicht 203 der Halbleitervorrichtung 202 nimmt ebenso allmählich von der inneren Seite zu der äußeren Seite ab. In der Halbleiterschicht 203 ist jedoch eine Position PC, die der RESURF-Oberflächendichte Rc entspricht, innerhalb eines Abschnitts, der dem ersten FLR 14a gegenüberliegt. Anders ausgedrückt ist in der Halbleiterschicht 103 der Halbleitervorrichtung 102 gemäß 4 die Breite des Niedrige-Oberflächendichte-Bereichs, wo die Oberflächendichte von Störstellen niedriger als die RESURF-Oberflächendichte Rc ist, klein, während in der Halbleiterschicht 203 der Halbleitervorrichtung 202 gemäß 5 die Breite des Niedrige-Oberflächendichte-Bereichs groß ist. Folglich weist die Halbleitervorrichtung 102 eine kleine Wirkung auf eine Verstärkung einer Durchschlagsfestigkeit auf, aber sie weist eine große Wirkung auf ein Fangen von beweglichen Ionen im Vergleich zu der Halbleitervorrichtung 202 auf, während die Halbleitervorrichtung 202 im Vergleich zu der Halbleitervorrichtung 102 eine große Wirkung aufweist, eine Durchschlagsfestigkeit zu verbessern, aber eine kleine Wirkung aufweist, bewegliche Ionen zu fangen. In jeder der Halbleiterschichten, die eine Oberflächendichte von Störstellen aufweisen, die allmählich von der inneren Seite zu der äußeren Seite abnimmt, umfasst ein Abschnitt, der dem FLR gegenüberliegt, zumindest einen Teil des Bereichs (des Hohe-Oberflächendichte-Bereichs), wo die Oberflächendichte von Störstellen höher als die RESURF-Oberflächendichte Rc ist, wobei ein Endteil des Zwischenringbereichs zumindest einen Teil des Bereichs (des Niedrige-Oberflächendichte-Bereichs) umfasst, wo die Oberflächendichte von Störstellen niedriger als die RESURF-Oberflächendichte Rc ist. In jeder der Halbleiterschichten kann die Oberflächendichte sich schrittweise von dem Hohe-Oberflächendichte-Bereich zu dem Niedrige-Oberflächendichte-Bereich ändern, wie es in 1A gezeigt ist, oder sie kann sich allmählich von dem Hohe-Oberflächendichte-Bereich zu dem Niedrige-Oberflächendichte-Bereich ändern, wie es in 4 und 5 gezeigt ist. In jeder der Halbleiterschichten muss der Hohe-Oberflächendichte-Bereich einfach teilweise den Abschnitt bilden, der dem FLR gegenüberliegt, wobei die Oberflächendichte von Störstellen nicht notwendigerweise innerhalb des gesamten Abschnitts, der dem FLR gegenüberliegt, höher sein muss als die RESURF-Oberflächendichte. Auf ähnliche Weise muss in jeder der Halbleiterschichten der Niedrige-Oberflächendichte-Bereich einfach einen Endteil eines Abschnitts bilden, der über dem Zwischenringbereich liegt, wobei die Oberflächendichte nicht notwendigerweise innerhalb des gesamten Abschnitts, der über dem Zwischenringbereich liegt, niedriger sein muss.
  • (Erstes nicht beanspruchtes Beispiel)
  • Nachstehend wird eine Halbleitervorrichtung 302 gemäß einem ersten nicht beanspruchten Beispiel unter Bezugnahme auf die 6A und 6B sowie 7 beschrieben. Die Halbleitervorrichtung 302 weist eine Isolationsschicht 5 auf. Innerhalb der Isolationsschicht 5 ist zumindest eine Halbleiterschicht 3c, die eine gleichförmige Oberflächendichte aufweist, zusammen mit zumindest einer leitfähigen Schicht 9 vorhanden, anstatt dass eine Halbleiterschicht vorhanden ist, in der sich eine Oberflächendichte ändert. Die Halbleiterschicht 3c und leitfähige Schicht 9 liegen einem FLR gegenüber. Jede leitfähige Schicht 9 liegt einem entsprechenden FLR gegenüber. Obwohl die Zeichnungen dies nicht zeigen, umgibt jede leitfähige Schicht 9 einen aktiven Bereich zusammen mit dem FLR. Einige Teile in 6A bis 7, die ebenso bei der Halbleitervorrichtung 2 in 1A bereitgestellt sind, weisen die gleichen Bezugszeichen wie in 1A auf. Eine Beschreibung derartiger Teile, die ebenso bei der Halbleitervorrichtung 2 bereitgestellt sind, wird weggelassen.
  • In der Draufsicht eines Substrats 8 überlappt ein Teil jeder Halbleiterschicht 3c mit einer leitfähigen Schicht 9 und einem FLR 14. Ein anderer Teil der Halbleiterschicht 3c überlappt mit einem Zwischenringbereich Ra, der am nächsten zu dem FLR 14 ist. Anders ausgedrückt ist in der Breitenrichtung die Schicht 3c näher bei dem benachbarten FLR (beispielsweise ein zweiter FLR 14b), als es ein Rand des entsprechenden FLR (beispielsweise ein erster FLR 14a) ist, wobei sie näher an den benachbarten FLR ist, als es ein Rand der entsprechenden leitfähigen Schicht 9 ist.
  • 6A zeigt wie 1A Äquipotentiallinien, die durch eine Verarmungsschicht hindurchgehen, wenn eine niedrige Spannung über Hauptelektroden 52 und 54 angelegt wird. 6B zeigt wie 1B Äquipotentiallinien, die durch die Verarmungsschicht hindurchgehen, wenn eine hohe Spannung angelegt wird. Die Halbleiterschichten 3c beinhalten Störstellen bei einer Oberflächendichte, die niedriger als die RESURF-Oberflächendichte ist, wobei folglich, wenn eine hohe Spannung angelegt wird, die Verarmungsschicht sich darin ausdehnt. Die Breite der Verarmungsschicht variiert in Abhängigkeit von der Spannung. Wenn die Spannung niedrig ist, ist die Breite der Verarmungsschicht klein. Wenn die Spannung extrem niedrig ist, wird im Wesentlichen keine Verarmungsschicht in der Halbleiterschicht 3c ausgebildet (6A). Da jede Halbleiterschicht 3c Träger innerhalb der Halbleiterschicht 3c beinhaltet, ist die gesamte Halbleiterschicht 3c bezüglich eines Potentials gleich. Folglich wird kein elektrisches Feld in den Halbleiterschichten 3c gebildet. Aufgrund dessen ist in jedem Zwischenringbereich Ra das elektrische Feld, das sich von der Verarmungsschicht erstreckt, die in einer Driftschicht 6 ausgebildet ist, nur vorhanden, wo keine Halbleiterschicht 3c vorhanden ist (innerhalb eines Bereichs W1, der in 6A gezeigt ist). Anders ausgedrückt gehen die Äquipotentiallinien, die die Verarmungsschicht angeben, die in der Driftschicht 6 ausgebildet ist, durch jeden Bereich W1 hindurch, der zwischen benachbarten FLRs liegt und wo die Halbleiterschicht 3c nicht vorhanden ist, aber sie können nicht durch die Halbleiterschicht 3c hindurchgehen.
  • Wenn eine hohe Spannung über den Hauptelektroden 52 und 54 angelegt wird, wird die Verarmungsschicht gebildet und dehnt sich in den Halbleiterschichten 3c aus. In der Verarmungsschicht ist kein Träger vorhanden, wobei folglich ein elektrisches Feld gebildet werden kann. Als Ergebnis dehnt sich in jedem Zwischenringbereich Ra das elektrische Feld, das sich von der Verarmungsschicht erstreckt, die in der Driftschicht 6 gebildet ist, in jeden Bereich W2 aus, wo die Halbleiterschicht 3c vorhanden ist (aber keine leitfähige Schicht 9 vorhanden ist) (6B). Wenn die Spannung zunimmt, nimmt die Breite des Bereichs in dem Zwischenringbereich Ra, wo ein elektrisches Feld gebildet werden kann, zu, wobei die elektrische Feldstärke verringert wird und die Durchschlagsfestigkeit verbessert wird.
  • Wenn eine niedrige Spannung angelegt wird, werden bewegliche Ionen in den leitfähigen Schichten 9 und den Halbleiterschichten 3c gefangen. Wenn die Spannung zunimmt, wird eine Verarmungsschicht gebildet, wobei sie sich in den Halbleiterschichten 3c ausdehnt, wobei als Ergebnis nur die leitfähigen Schichten 9 die beweglichen Ionen fangen. Solange die Spannung niedrig ist, können die beweglichen Ionen in einem großen Bereich gefangen werden, wobei dementsprechend eine Verschlechterung der Isolationsschicht 5 aufgrund der beweglichen Ionen verringert werden kann.
  • 7 zeigt eine Schnittdarstellung der Halbleitervorrichtung 302, die aus einer unterschiedlichen Ebene entnommen ist. In dem Querschnitt in 7 ist jeder FLR 14 elektrisch durch eine Elektrode 23 mit einer leitfähigen Schicht 9, die dem FLR 14 entspricht, und einer Halbleiterschicht/Halbleiterschichten 3c verbunden, die dem FLR 14 entspricht/entsprechen. Der FLR 14, die leitfähige Schicht 9, die dem FLR 14 entspricht, und die Halbleiterschicht/Halbleiterschichten 3c, die dem FLR 14 entspricht/entsprechen, sind nämlich bezüglich eines Potentials gleich. Folglich wird kein elektrisches Feld zwischen dem FLR 14 und der leitfähigen Schicht 9 und zwischen der leitfähigen Schicht 9 und der Halbleiterschicht/den Halbleiterschichten 3c gebildet. Dementsprechend geht das elektrische Feld, das sich von der Verarmungsschicht erstreckt, die in der Driftschicht 6 gebildet ist, immer durch einen Bereich zwischen benachbarten FLRs (einem Zwischenringbereich Ra) ohne Ausnahme hindurch.
  • Jede Elektrode 23 muss nicht notwendigerweise den aktiven Bereich in der Draufsicht des Substrats 8 umgeben. Jede Elektrode 23 muss einfach elektrisch mit einem FLR, einer leitfähigen Schicht und einer Halbleiterschicht an Stellen um den aktiven Bereich herum verbunden sein. Alternativ hierzu kann jede Elektrode 23 kontinuierlich den aktiven Bereich in der Draufsicht des Substrats umgeben.
  • Als Nächstes ist ein Verfahren zum Herstellen einer Halbleitervorrichtung unter Bezugnahme auf die 8A bis 8D beschrieben. Eine Halbleitervorrichtung 402 ist ein IGBT (Bipolartransistor mit isolierter Gateelektrode), der eine Diode zur Erfassung der Temperatur eines Elements aufweist. 8A zeigt einen Schritt zum Bilden eines Gates. Vor dem Schritt, der in 8A gezeigt ist, sind bereits eine N(+)-Typ-Kollektorschicht 7, eine zweite Hauptelektrode 54 in Kontakt mit der Kollektorschicht 7, eine P(+)-Typ-Körperschicht 53, ein Gate-Graben bzw. Gate-Trench 412, ein erster FLR 14a, ein zweiter FLR 14b und eine temperaturerfassende P(+)-Typ-Schicht 419 auf einem N(-)-Typ-Substrat 8 ausgebildet worden. Diese Schichten können durch ein herkömmliches Verfahren ausgebildet werden, wobei folglich eine Beschreibung hiervon weggelassen ist.
  • 8A zeigt einen Schritt zum Bilden eines Gates 413. Das Gate 413 des IGBT gemäß diesem ersten nicht beanspruchten Beispiel ist aus dem Graben bzw. Trench 412 aufgebaut, der mit Polysilizium gefüllt ist. Das Polysilizium weist hier eine adäquate Oberflächendichte von Störstellen auf, um als ein Leiter zu fungieren. Gleichzeitig wird, wenn der Graben 412 mit Polysilizium gefüllt wird, das gleiche Polysilizium verwendet, um eine leitfähige Schicht 9 über jedem des ersten FLR 14a und des zweiten FLR 24a zu bilden. Sowohl die leitfähige Schicht 9 als auch das Gate werden aus leitfähigem Polysilizium gebildet.
  • Nachfolgend wird eine Hauptoberfläche mit einer Isolationsschicht (eine Isolationsschicht 5b) überzogen, wobei auf der resultierenden Isolationsschicht 5b eine Polysiliziumschicht 414 als eine Basis einer temperaturerfassenden Diode und Polysiliziumschichten 415 als eine Basis von Halbleiterschichten gebildet werden (8B). Die Polysiliziumschicht 414 als die Basis der temperaturerfassenden Diode und die Polysiliziumschichten 415 als die Basis der Halbleiterschichten sind aus dem gleichen Material gebildet. Der Dotierungstyp des Polysiliziums ist hier ein N(-)-Typ. Die Polysiliziumschicht 414 als eine Basis einer temperaturerfassenden Diode wird über der temperaturerfassenden P(+)-Typ-Schicht 419 gebildet. Die Polysiliziumschichten 415 als die Basis der Halbleiterschichten werden so gebildet, dass ein Teil jeder Polysiliziumschicht 415 mit der entsprechenden leitfähigen Schicht 9 überlappt. Gleichzeitig werden nämlich mit einer Bildung der Polysiliziumschicht 414 als die Basis des temperaturerfassenden Elements auf dem Substrat die Polysiliziumschichten 415 als die Basis der Halbleiterschichten auf dem Substrat 8 gebildet.
  • Dann wird etwa die Hälfte der Polysiliziumschicht 414 mit P-Typ-Störstellen dotiert, während der Rest mit N-Typ-Störstellen dotiert wird. Als Ergebnis wird die Polysiliziumschicht 414 eine Diode 414a. Gleichzeitig mit diesem Schritt werden die Polysiliziumschichten 415 als die Basis der Halbleiterschichten mit Störstellen bei einer gewünschten Oberflächendichte dotiert. Beispielsweise werden, wie in dem Fall der Halbleiterschicht 3c der Halbleitervorrichtung 302, die in 6A gezeigt ist, P-Typ-Störstellen für ein Dotieren verwendet, um eine Oberflächendichte zu erreichen, die niedriger als die RESURF-Oberflächendichte ist. Als Ergebnis werden die Polysiliziumschichten 415 die Halbleiterschichten 3.
  • Nachfolgend wird ein Abdeckmittel bzw. Fotolack 416 ausgebildet, und eine unnötige Isolationsschicht wird entfernt (8C). Rillen bzw. Einschnitte mit dem Bezugszeichen E in 8C geben einen Teil der Isolationsschicht 5b an, der durch Ätzen zu entfernen ist. In diesem Verfahren wird die Isolationsschicht 5b entfernt, um einen Teil der Diode 414a freizulegen, wobei die Isolationsschicht 5b weiter entfernt wird, um einen Teil jedes FLR 14, einen Teil jeder leitfähigen Schicht 9 und einen Teil jeder Halbleiterschicht 3 freizulegen.
  • Zuletzt wird eine leitfähige Polysiliziumschicht in diesen Räumen gebildet, die der Entfernung unterzogen worden sind (8D). Die leitfähige Polysiliziumschicht bildet eine erste Hauptelektrode 52, eine Elektrode 423 der temperaturerfassenden Diode und eine Elektrode 424 jedes FLR. Die Elektrode 424 jedes FLR verbindet den FLR (den ersten FLR 14, den zweiten FLR 24) elektrisch mit der entsprechenden leitfähigen Schicht 9 und der entsprechenden Halbleiterschicht 3.
  • In diesem Verfahren werden die leitfähigen Schichten 9 und die Halbleiterschichten 3 in dem IGBT, das eine temperaturerfassende Diode 414a aufweist, durch herkömmliche Schritte gebildet. Folglich ist kein zusätzlicher Schritt zum Bilden der leitfähigen Schichten 9 und der Halbleiterschichten 3 erforderlich.
  • (Zweites nicht beanspruchtes Beispiel)
  • Nachstehend wird eine Halbleitervorrichtung 502 gemäß einem zweiten nicht beanspruchten Beispiel unter Bezugnahme auf 9 beschrieben. Die Halbleitervorrichtung 502 weist eine Struktur auf, die ähnlich zu der Struktur der Halbleitervorrichtung 302 gemäß dem ersten nicht beanspruchten Beispiel ist, das vorstehend beschrieben ist. In der Halbleitervorrichtung 302 gemäß dem ersten nicht beanspruchten Beispiel ist die leitfähige Schicht 9 nahe jedem FLR 14 bereitgestellt gewesen, wobei über jeder leitfähigen Schicht 9 die Halbleiterschicht 3 bereitgestellt worden ist. In der Halbleitervorrichtung 502 gemäß diesem nicht beanspruchten Beispiel ist jede Halbleiterschicht 3 nahe einem FLR 14 bereitgestellt, wobei über jeder Halbleiterschicht 3 eine leitfähige Schicht 9 bereitgestellt ist. Die vertikale Beziehung zwischen den leitfähigen Schichten 9 und den Halbleiterschichten 3 der Halbleitervorrichtung 302 ist nämlich entgegengesetzt zu der in der Halbleitervorrichtung 502. Die Halbleitervorrichtung 502 weist die gleichen Vorteile wie die Vorteile der Halbleitervorrichtung 302 auf.
  • Nachstehend werden alternative Strukturen, um FLRs 14 mit leitfähigen Schichten 9 elektrisch zu verbinden, unter Bezugnahme auf 10 bis 12 beschrieben. In einer Halbleitervorrichtung 602 in 10 werden Gräben bzw. Schlitze, die mit den FLR 14 und einem Paar von leitfähigen Schichten 9 in Verbindung stehen, in einer Isolationsschicht 5 gebildet. Dann wird jeder Schlitz mit einem Leiter gefüllt. Der eingefüllte Leiter entspricht einer Elektrode 23a, die jeden FLR 14 mit einer zugehörigen leitfähigen Schicht 9 elektrisch verbindet. In einer Halbleitervorrichtung 702 in 11 wird ein dicker Graben bzw. Schlitz, der durch eine leitfähige Schicht 9 schneidet, um ein FLR 14 zu erreichen, gebildet. Dann wird der Schlitz mit einem Leiter gefüllt. Der eingefüllte Leiter entspricht einer Elektrode 23b. Die leitfähige Schicht 9 ist in Kontakt mit Seitenoberflächen der Elektrode 23b, wobei der FLR 14 in Kontakt mit der Bodenoberfläche der Elektrode 23b ist.
  • In einer Halbleitervorrichtung 802 in 12 sind leitfähige Schichten 9a gebildet, wobei ein zugehöriger Mittelbereich nach unten gebogen ist. Der gebogene Bereich jeder leitfähigen Schicht 9a ist in Kontakt mit einem FLR 14. Die Halbleitervorrichtung 802 weist einen Vorteil auf, dass keine Elektrode für ein elektrisches Verbinden einer leitfähigen Schicht 9a mit einem FLR 14 erforderlich ist.
  • Nachstehend wird ein Beispiel eines Verfahrens zum Herstellen einer Halbleiterschicht, die einen Oberflächendichtegradienten aufweist, unter Bezugnahme auf 13 und 14 beschrieben. In dem in 13 gezeigten Verfahren wird eine Abdeckmittelschicht 902 auf einer oberen Oberfläche einer Isolationsschicht 5 gebildet, die eine Halbleiterschicht 913 in sich aufweist. Die Abdeckmittelschicht wird teilweise entfernt, um eine Vielzahl von Öffnungen (Öffnungen 903a, 903b und 903c) zu bilden, durch die eine Halbleiterschicht 3 freizulegen ist. Die Breite jeder Öffnung wird in Abhängigkeit von einer gewünschten Verteilung der Oberflächendichte von Störstellen ausgewählt. Eine größte Öffnung 903A ist nämlich dort gebildet, wo Störstellen, die durch die Öffnung bereitzustellen sind, eine höchste Oberflächendichte erreichen sollten, eine kleinste Öffnung 903c ist dort gebildet, wo Störstellen, die durch die Öffnung bereitzustellen sind, eine kleinste Oberflächendichte erreichen sollten, und eine mittelgroße Öffnung 903b ist dort gebildet, wo Störstellen, die durch die Öffnung bereitzustellen sind, eine mittlere Oberflächendichte erreichen sollten. Dann werden Störstellen 901 eines P-Typs oder eines N-Typs für ein Dotieren verwendet. Als Ergebnis wird eine Halbleiterschicht 3 erhalten, die eine Oberflächendichte von Störstellen entsprechend der Größe der Öffnung aufweist. In der Halbleiterschicht, die durch das in 13 gezeigte Verfahren erhalten wird, ist die Oberflächendichte von Störstellen bei dem linken Ende hoch, wobei sie fortschreitend nach rechts abnimmt.
  • In dem in 14 gezeigten Verfahren wird ein chemisches Element mit einem niedrigen Diffusionskoeffizienten für ein Dotieren verwendet. Beispiele des chemischen Elements mit einem niedrigen Diffusionskoeffizienten umfassen Arsen (As), Antimon (Sb) und Indium (In). In dem in 14 gezeigten Verfahren wird eine Abdeckmittelschicht 902 auf einer oberen Oberfläche einer Isolationsschicht 5 gebildet, die eine Halbleiterschicht 914 in sich aufweist. Dann wird die Abdeckmittelschicht über dem Bereich, der eine hohe Oberflächendichte von Störstellen erreichen sollte, entfernt, wodurch eine Öffnung 903d gebildet wird. Nachfolgend wird ein chemisches Element 904 mit einem niedrigen Diffusionskoeffizienten für ein Dotieren verwendet. Der Bereich, wo Störstellen direkt dotiert worden sind, bildet einen Bereich, der Störstellen mit einer hohen Oberflächendichte beinhaltet (einen Hohe-Oberflächendichte-Bereich 914b). Die Störstellen, die verwendet werden, weisen einen niedrigen Diffusionskoeffizienten auf. Folglich diffundieren die Störstellen innerhalb der Halbleiterschlicht 914 von dem Hohe-Oberflächendichte-Bereich 914b zu dem Bereich, wo keine Störstellen aufgrund des Vorhandenseins des Abdeckmittels 902 hinreichen. In 14 gibt der Pfeil, der innerhalb der Halbleiterschicht 914 gezeigt ist, eine Diffusion der Störstellen an. Somit wird der Bereich, der mit dem Abdeckmittel 902 abgedeckt ist, ein Niedrige-Oberflächendichte-Bereich 914a.
  • Nachstehend werden einige beachtenswerte Punkte über die Techniken beschrieben, die in dem Ausführungsbeispielabschnitt beschrieben werden. Wünschenswerterweise sind der FLR 14, die Halbleiterschicht 3, die dem FLR 14 entspricht, und die leitfähige Schicht 9, die dem FLR 14 entspricht, elektrisch miteinander verbunden. Vorzugsweise umgeben in der Draufsicht des Substrats eine Elektrode, die ein FLR 14 mit einer Halbleiterschicht 3 elektrisch verbindet, und eine Elektrode, die einen FLR mit einer leitfähigen Schicht 9 elektrisch verbindet, kontinuierlich einen aktiven Bereich zusammen mit den FLRs.
  • Repräsentative, nicht einschränkende, spezifische Ausführungsbeispiele der vorliegenden Erfindung und nicht beanspruchte Beispiele sind vorstehend ausführlich unter Bezugnahme auf die beigefügte Zeichnung beschrieben worden. Die vorstehende ausführliche Beschreibung ist lediglich zum Zwecke einer Lehre der Details, die zur Ausführung bevorzugter Ausführungsbeispiele der Erfindung erforderlich sind, einem Fachmann bereitgestellt worden, wobei es nicht beabsichtigt gewesen ist, hierdurch den Umfang der vorliegenden Erfindung zu begrenzen. Die zusätzlichen Eigenschaften und Erfindungen, die hier offenbart sind, können unabhängig voneinander oder in Kombination mit anderen Eigenschaften und Erfindungen verwendet werden, um eine Halbleitervorrichtung, die eine weitere Verbesserung aufweist, und ein Verfahren bereitzustellen, um dieses herzustellen.

Claims (2)

  1. Halbleitervorrichtung (2, 102, 202, 302, 402, 502) mit: einer Vielzahl von Feldbegrenzungsringen (14a, 14b, 14c), die in einer Draufsicht eines Substrats (8) der Halbleitervorrichtung einen aktiven Bereich umgeben, in dem ein Halbleiterelement gebildet ist; einer Isolationsschicht (5), die auf einer Hauptoberfläche des Substrats (8) bereitgestellt ist und die die Vielzahl von Feldbegrenzungsringen (14a, 14b, 14c) abdeckt; und einer Halbleiterschicht (3, 103, 203), die in der Isolationsschicht (5) bereitgestellt ist, wobei die Halbleiterschicht (3, 103, 203) den aktiven Bereich in der Draufsicht umgibt und parallel zu der Vielzahl von Feldbegrenzungsringen (14a, 14b, 14c) ist, wobei die Halbleiterschicht (3, 103, 203) Störstellen bei einer Oberflächendichte beinhaltet, die niedriger als eine Oberflächendichte einer RESURF-Bedingung ist, und die Halbleiterschicht (3, 103, 203) in der Draufsicht mit einem Abschnitt eines Zwischenringbereichs (Ra) zwischen benachbarten Feldbegrenzungsringen (14a, 14b, 14c) überlappt und mit einem Rest des Zwischenringbereichs (Ra) nicht überlappt, wobei in der Draufsicht die Halbleiterschicht (3, 103, 203) einem der Vielzahl von Feldbegrenzungsringen (14a) gegenüberliegt und sich über den Zwischenringbereich (Ra) erstreckt, der benachbart zu dem einen der Vielzahl von Feldbegrenzungsringen (14a) ist, ein Abschnitt der Halbleiterschicht (3, 103, 203), der mit dem Zwischenringbereich (Ra) in der Draufsicht überlappt, einen Niedrige-Oberflächendichte-Bereich umfasst, der die Störstellen bei einer Oberflächendichte beinhaltet, die niedriger als die Oberflächendichte der RESURF-Bedingung ist, und ein Abschnitt der Halbleiterschicht (3, 103, 203), der dem einen der Vielzahl von Feldbegrenzungsringen (14a) gegenüberliegt, einen Hohe-Oberflächendichte-Bereich umfasst, der die Störstellen bei einer Oberflächendichte beinhaltet, die höher als die Oberflächendichte der RESURF-Bedingung ist.
  2. Halbleitervorrichtung (302, 402) nach Anspruch 1, wobei die Halbleiterschicht (3) elektrisch mit dem einen der Vielzahl von Feldbegrenzungsringen (14a) verbunden ist.
DE112013006681.5T 2013-02-15 2013-02-15 Halbleitervorrichtung Active DE112013006681B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/053724 WO2014125626A1 (ja) 2013-02-15 2013-02-15 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
DE112013006681T5 DE112013006681T5 (de) 2015-10-29
DE112013006681B4 true DE112013006681B4 (de) 2022-01-20

Family

ID=51353652

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013006681.5T Active DE112013006681B4 (de) 2013-02-15 2013-02-15 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9412809B2 (de)
JP (1) JP5888465B2 (de)
CN (1) CN104995736B (de)
DE (1) DE112013006681B4 (de)
WO (1) WO2014125626A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106489208B (zh) * 2015-01-29 2019-11-01 富士电机株式会社 半导体装置
JP6287958B2 (ja) 2015-05-27 2018-03-07 トヨタ自動車株式会社 半導体装置
JP6834156B2 (ja) * 2016-03-16 2021-02-24 富士電機株式会社 半導体装置および製造方法
JP2018067690A (ja) 2016-10-21 2018-04-26 トヨタ自動車株式会社 半導体装置とその製造方法
JP2018186142A (ja) * 2017-04-25 2018-11-22 株式会社村田製作所 半導体装置
JP7268330B2 (ja) * 2018-11-05 2023-05-08 富士電機株式会社 半導体装置および製造方法
JP2022144785A (ja) 2021-03-19 2022-10-03 株式会社東芝 半導体装置
WO2023154046A1 (en) * 2022-02-10 2023-08-17 Vishay Siliconix Llc Adaptive edge termination by design for efficient and rugged high voltage silicon carbide power device
CN117116974B (zh) * 2023-08-31 2024-08-16 海信家电集团股份有限公司 半导体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114549A (ja) 1998-09-30 2000-04-21 Meidensha Corp 半導体素子
JP2009117715A (ja) 2007-11-08 2009-05-28 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2812093B2 (ja) * 1992-09-17 1998-10-15 株式会社日立製作所 プレーナ接合を有する半導体装置
JP2850694B2 (ja) * 1993-03-10 1999-01-27 株式会社日立製作所 高耐圧プレーナ型半導体装置
JPH11330496A (ja) * 1998-05-07 1999-11-30 Hitachi Ltd 半導体装置
JP4054155B2 (ja) 2000-02-01 2008-02-27 三菱電機株式会社 半導体装置
JP2002231944A (ja) * 2001-01-31 2002-08-16 Sanken Electric Co Ltd 電力用半導体装置
JP4264316B2 (ja) * 2003-09-01 2009-05-13 株式会社豊田中央研究所 半導体装置とその製造方法
JP4469584B2 (ja) * 2003-09-12 2010-05-26 株式会社東芝 半導体装置
JP2007123570A (ja) * 2005-10-28 2007-05-17 Toyota Industries Corp 半導体装置
JP5196766B2 (ja) * 2006-11-20 2013-05-15 株式会社東芝 半導体装置
JP4375439B2 (ja) * 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP5477681B2 (ja) * 2008-07-29 2014-04-23 三菱電機株式会社 半導体装置
JP5543758B2 (ja) * 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
US8373224B2 (en) * 2009-12-28 2013-02-12 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with resurf stepped oxides and trenched contacts
US8278710B2 (en) * 2010-07-23 2012-10-02 Freescale Semiconductor, Inc. Guard ring integrated LDMOS
JP5745954B2 (ja) 2011-06-29 2015-07-08 三菱電機株式会社 半導体装置およびその製造方法
US9385188B2 (en) 2012-01-12 2016-07-05 Toyota Jidosha Kabushiki Kaisha Semiconductor device with termination region having floating electrodes in an insulating layer
CN104170090B (zh) * 2012-03-22 2017-02-22 丰田自动车株式会社 半导体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114549A (ja) 1998-09-30 2000-04-21 Meidensha Corp 半導体素子
JP2009117715A (ja) 2007-11-08 2009-05-28 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE112013006681T5 (de) 2015-10-29
JP5888465B2 (ja) 2016-03-22
US20150364541A1 (en) 2015-12-17
WO2014125626A1 (ja) 2014-08-21
CN104995736B (zh) 2018-03-30
JPWO2014125626A1 (ja) 2017-02-02
US9412809B2 (en) 2016-08-09
CN104995736A (zh) 2015-10-21

Similar Documents

Publication Publication Date Title
DE112013006681B4 (de) Halbleitervorrichtung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE102010040842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE112012002823B4 (de) Bipolartransistor mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bipolartransistors
DE112013007363B4 (de) Halbleitervorrichtung
DE102006056139B4 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
DE112015001756B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102010000113B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE112017001821T5 (de) Super-Junction-Leistungstransistor und Herstellungsverfahren von diesem
DE102013007685A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE112013006497T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014104201A1 (de) Eine Siliziumkarbidvorrichtung und ein Verfahren zum Ausbilden einer Siliziumkarbidvorrichtung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE112013001287T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102014110648A1 (de) Halbleitervorrichtung mit randabschluss
DE112021000105T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE102013113540B4 (de) Transistorzellenanordnung mit halbleiterdiode
DE102016100277A1 (de) Leistungs-mosfets und verfahren zu ihrer herstellung
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE112021004603T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: TBK, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final