JP4264316B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP4264316B2 JP4264316B2 JP2003308320A JP2003308320A JP4264316B2 JP 4264316 B2 JP4264316 B2 JP 4264316B2 JP 2003308320 A JP2003308320 A JP 2003308320A JP 2003308320 A JP2003308320 A JP 2003308320A JP 4264316 B2 JP4264316 B2 JP 4264316B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- guard ring
- body region
- semiconductor device
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 135
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 210000000746 body region Anatomy 0.000 claims description 120
- 230000002093 peripheral effect Effects 0.000 claims description 39
- 239000012535 impurity Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 230000020169 heat generation Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000006378 damage Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Thyristors (AREA)
Description
図13は、IGBT構造の半導体スイッチング素子群を造り込んだ半導体装置を例示しており、下から順に、コレクタ電極120と、そのコレクタ電極120に接する第1導電型(p+型)の半導体基板122と、その半導体基板122上に積層された第2導電型(n+型)のバッファ層124と、そのバッファ層124上に積層された第2導電型(n−型)のドリフト層126と、そのドリフト層126内に形成された第1導電型(p−型)のボディ領域134と、そのボディ領域134内に形成された第2導電型(n+型)のエミッタ領域130と、そのボディ領域134内に形成された第1導電型(p+型)のボディコンタクト領域132と、そのエミッタ領域130とドリフト層126の間に介在するボディ領域134に絶縁層136を介して対向するゲート電極135と、エミッタ領域130とボディコンタクト領域132に接するエミッタ電極144を備えている。
ドリフト層126は周辺領域Nに向けて伸びており、そのドリフト層126内にガードリング群138a、138b、138cが形成されている。
エミッタ領域130と、ボディ領域134と、ドリフト層126、バッファ層124と、エミッタ領域130とドリフト層126の間に介在するボディ領域134に絶縁層136を介して対向するゲート電極135によって単位となるIGBT構造が構成され、この単位となるIGBT構造が、図示左方に繰返されている。
また、半導体スイッチング素子のオン時に、例えばサージ電圧等の高い電圧が半導体装置に印加された場合、図13中の矢印に示すように、ドリフト層126に存在する余剰の正孔が、ガードリング138a、138b、138cとドリフト層126の間のpn接合面の近傍に形成される空乏層をブレークダウンしてガードリング138a、138b、138cに流れ込み、最内周ガードリング138aからボディ領域134とボディコンタクト領域132を経由して、エミッタ電極144に排出する。余剰の正孔は、相隣接するガードリングを亘って流れる。
正孔がスムーズに排出されるように、最内周に形成されるp+型のガードリング138aは、最外周に形成されている半導体スイッチング素子のp−型ボディ層134と重なり合う位置に形成される。ゲート配線148は、絶縁層146を介して、最外周の半導体スイッチング素子のp−型ボディ層134と最内周のp+型のガードリング138aの重複部分に対向している。
本発明の目的は、周辺領域Nで発熱する原因を突きとめ、周辺領域で熱破壊されない半導体装置を提供することを目的とする。
そこでその原因を追求したところ、最外周のボディ領域と最内周のガードリングの重複領域を断面視すると、局所的に深さが浅くなる領域が存在し、正孔が通過できる断面積が減少することが一つの要因であることを見出した。さらに、ゲート配線に電圧が印加されていると、ゲート配線に対向する領域の上部に反転層が形成され、正孔が通過できる断面積がさらに減少することがもう一つの要因であることを見出した。現実の半導体装置では、最外周のボディ領域と最内周のガードリングの重複領域を横切るようにゲート配線が伸びていることから、ゲート配線に対向する重複領域では2つの要因が重なって生じ、これが激しい発熱をもたらすことを確認した。
本発明者らは、上記の新たな知見を得たことで、半導体装置が周辺領域で発熱して破壊されることを防止することに成功した。
本発明で創作された一つの半導体装置は、ボディ領域とガードリングの重複領域の幅(正確にいえば、半導体領域の表面に露出している重複領域を、中心領域から周辺領域に向けて測定した幅をいう)が、ガードリングの深さの1/3以上であるとともにボディ領域の深さの2/3以上であり、重複領域の最小深さが、ボディ領域の深さの1/2以上であることを特徴とする。
少なくとも、ゲート配線に対向する部分に反転層が形成され、キャリアの通過断面積が減少することを見越して重複させるものではなかった。
従って、従来の半導体装置では重複が不充分であり、ボディ領域とガードリングの重複領域の幅は、ガードリングの深さの1/3に遠く及ばなかった。このために、ゲート配線に対向する重複領域では、前記した2つの要因によって激しい発熱が発生していた。
本発明者らの研究によって、ボディ領域とガードリングの重複領域の幅を、ガードリングの深さの1/3以上とするとともにボディ領域の深さの2/3以上にし、重複領域の最小深さを、ボディ領域の深さの1/2以上とすると、第1の要因に対して有効に対策することができ、ゲート配線に対向する領域に反転層が形成されてキャリアの通過断面積が狭められてもボディ領域とガードリングの間に充分なキャリアの通過断面積を確保することができ、激しい発熱を抑制できることが確認された。
ここでいう深さは拡散深さをいい、半導体領域の表面から、導電型が反転する深さまでの距離をいう。
ゲート配線にゲートオン電圧が印加されると、ボディ領域とガードリングの重複領域の上部(ゲート配線に対向する領域)に反転層が形成され、重複領域の抵抗が増大する。抵抗が増大した状態でも、ボディ領域とガードリングの重複領域の比抵抗が20Ω・cm以下に抑えられている条件を満たしていると、キャリアの導通経路を十分に確保でき、激しい発熱を抑制することができる。
本発明で創作された一つの半導体装置は、ゲート配線に対向するボディ領域とガードリングの重複領域を含む領域の上部に、ボディ領域とガードリングと同一導電型の不純物を高濃度に含む層が形成されていることを特徴とする。
この高濃度層は、ボディ領域とガードリングの表面近傍(ゲート配線に対向する部分)が反転することを禁止する層として働く。ゲート配線の電圧がボディ領域とガードリングの表面近傍に反転層を形成するために、キャリアの導通経路が狭められる事象の発生を抑制することができる。この高濃度層は、ゲート配線に対向し、しかも、ボディ領域とガードリングの重複する領域を含む領域に形成されておればよい。
高濃度層を利用すると、ボディ領域とガードリングの表面近傍が反転することが禁止されるために、ボディ領域とガードリングの重複範囲の制約が緩和され、重複領域の幅がボディ領域とガードリングの深い方の深さの1/3未満であってもキャリアの導通経路を十分に確保し、激しい発熱を抑制することができる。
この反対導電型の不純物層は、もともと反転した層であり、ゲート配線に電圧が印加されても、その下方にまで反転層が伸びることを規制する。従って、反対導電型の不純物層を形成しておけば、ゲート配線の電圧がボディ領域とガードリングの表面近傍に反転層を形成するために、キャリアの導通経路が狭められる事象の発生を抑制することができる。この反対導電型の不純物層は、ゲート配線に対向し、しかも、ボディ領域とガードリングの重複する領域を含む領域に形成されておればよい。
反対導電型の不純物層を利用すると、ボディ領域とガードリングの表面近傍が反転することが禁止されるために、ボディ領域とガードリングの重複範囲の制約が緩和され、重複領域の幅がボディ領域とガードリングの深い方の深さの1/3未満あってもキャリアの導通経路を十分に確保し、激しい発熱を抑制することができる。
個々の半導体スイッチング素子が、コレクタ電極と、そのコレクタ電極に接する第1導電型の半導体基板と、その半導体基板上に積層された第2導電型のバッファ層と、そのバッファ層上に積層された第2導電型のドリフト層と、そのドリフト層内に形成された第1導電型のボディ領域と、そのボディ領域内に形成された第2導電型のエミッタ領域と、そのボディ領域内に形成された第1導電型のボディコンタクト領域と、そのエミッタ領域とドリフト層の間に介在するボディ領域に絶縁層を介して対向するゲート電極と、エミッタ領域とボディコンタクト領域に接するエミッタ電極を有しており、
前記ドリフト層は周辺領域に向けて伸びており、
第1導電型のガードリング群が、そのドリフト層内に形成されており、
最外周に形成されている半導体スイッチング素子のボディ領域と、最内周に形成されているガードリングが重なって形成されており、
半導体スイッチング素子群のゲート電極に接続されているゲート配線が、絶縁層を介して、ボディ領域とガードリングの重複領域に対向している半導体装置。
(形態2) 形態1の半導体装置であって、ボディ領域とガードリングの重複領域の幅がボディ領域とガードリングの深い方の深さの1/3以上であることを特徴とする。
(形態3) 形態1の半導体装置であって、ボディ領域とガードリングの重複領域の最小深さが、ボディ領域の深さの1/2以上であることを特徴とする。
(形態4) 形態1の半導体装置であって、ボディ領域とガードリングの重複領域の幅がボディ領域の深さの2/3以上であることを特徴とする。
(形態5) 形態1の半導体装置であって、ゲート配線にゲートオン電圧が印加されたときの、ゲート配線直下のボディ領域とガードリングの重複領域における比抵抗が20Ω・cm以下であることを特徴とする。
(形態6) 形態1の半導体装置であって、ゲート配線に対向するボディ領域とガードリングの重複領域を含む領域の上部に、ボディ領域とガードリングと同一導電型の不純物を高濃度に含む層が形成されていることを特徴とする。
(形態7) 形態1の半導体装置であって、ゲート配線に対向するボディ領域とガードリングの重複領域を含む領域の上部に、ボディ領域とガードリングと異なる導電型の不純物を含む層が形成されていることを特徴とする。
図1は、中心領域Mの最外周に位置するIGBT33と、周辺領域Nに形成されている最内周ガードリング38が重なっている領域の近傍を斜視して模式的に示している。
単位となるIGBT33は、裏面に形成されているアルミ製のコレクタ電極20と、そのコレクタ電極20に接する第1導電型(p+型)の半導体基板22と、その半導体基板22上に積層された第2導電型(n+型)のバッファ層22と、そのバッファ層22上に積層された第2導電型(n−型)のドリフト層26と、そのドリフト層26内に形成された第1導電型(p−型)のボディ領域34と、そのボディ領域34内に形成された第2導電型(p+型)のエミッタ領域30と、そのボディ領域34内に形成された第1導電型(p+型)のボディコンタクト領域32と、そのエミッタ領域30とドリフト層26の間に介在するボディ領域34aに絶縁層36を介して対向するゲート電極35と、エミッタ領域30とボディコンタクト領域32に接するエミッタ電極を有している。エミッタ電極は図示されていない。
ドリフト層26は周辺領域Nに向けて伸びており、その周辺領域Nに伸びたドリフト層26内に第1導電型(p+型)のガードリング38が形成されている。中心領域M内の最外周に形成されているIGBT33のボディ領域34と、周辺領域Nの最内周に形成されているガードリング38は重なって形成されている。
IGBT33のゲート電極35に接続されているゲート配線48は、絶縁層46を介して、最外周のボディ領域34と最内周のガードリング38の重複領域39に対向している。
ボディ領域34はボロンがドープされており、その不純物濃度は典型的には1×1015〜1×1018cm−3であり、その深さ方向の厚さは典型的には3〜6μmである。なお、第1実施例の不純物濃度は1×1018cm−3であり、その深さは6μmで設定されている。
図1はプレーナーゲート電極35でスイッチングするタイプを例示しているが、トレンチゲート型であってもよい。ゲート電極35は、金属またはポリシリコンで形成する。
周辺領域Nには、半導体装置を平面視したときに、周辺領域N内で一巡する複数個のガードリングが形成されており、図1にはそのうちの最内周のp+型のガードリング38が示されている。ガードリング38は、ボロンがドープされており、その不純物濃度は典型的には1×1016〜1×1020cm−3であり、その深さ方向の厚さは4〜8μmである。なお、第1実施例の不純物濃度は4×1018cm−3であり、その深さは8μmで設定されている。ガードリング38上には、絶縁層46を介してゲート配線48が配設されており、ゲート配線48はゲート電極35に接続されている。第1実施例ではゲート電極35とゲート配線48の間に区切りが表示されていない。平面視したときに、ゲート電極35とゲート配線48は明確に区分できる。
重複領域39の幅という場合、半導体領域の表面41に露出する重複領域39の幅Vをいう。図1に示す二つの仮想線が半導体領域の表面41に露出する間隔をいう。幅の方向は、中心領域Mから周辺領域Nへ向かっている。また重複領域の最小深さWという場合、半導体領域の表面41からボディ領域34の輪郭線とガードリング38の輪郭線が交差する位置までの距離のことをいう。
第1実施例の半導体装置では、ボディ領域34よりもガードリング38の方が深く、ガードリング38の深さが、図1ではXとして示されている。
第1実施例の半導体装置では、重複領域39の半導体領域の表面41における幅vが、ガードリングの深さXの1/3以上で形成されている。
図2に示すように、オーバーラップ比が大きいほど、重複領域39の比抵抗が小さくなることが分かる。なお、図2に示す点線は、半導体装置に熱破壊が生じる臨界点である。重複領域39の比抵抗が点線よりも高い場合には、半導体装置は熱破壊が生じる。ゲート配線48にゲートオン電圧が印加した状態で測定した重複領域39の比抵抗が20Ω・cm以下であると、半導体装置に熱破壊が生じることがない。図2から、1/3以上のオーバーラップ比を確保することが重要であることが分かる。
次に図4に示すように、ボディ領域34を形成する位置に開口を有するレジスト膜52を塗布形成し、その開口からボロンをイオン注入する。イオン注入されたボロンは、その後の熱処理して拡散させるため、その拡散特性に合わして、イオン注入する深さを決定する。具体的には、ボロンは縦方向への拡散距離に比して横方向への拡散距離が約0.8倍であることを考慮してイオン注入を実施する。重複領域39は、主として、注入されたボロンが横方向に拡散することによって形成される。
次に図5に示すように、熱処理することによって、イオン注入されたボロンを拡散させる。拡散したボロンはボディ領域34内に浸入し、重複領域39を作る。
なお、この種の半導体装置では、一般的に、ボディ領域34よりもガードリング38の方が深い。したがって、重複領域39の表面における幅Vがガードリング38の深さXの1/3以上となるように、ボディ領域34を形成する。重複領域39の表面における幅vがガードリング38の深さXの1/3以上となるようにボディ領域34を形成すると、重複領域39の最小深さWは、ボディ領域34の深さYの1/2以上となる。また、重複領域39の表面における幅vがボディ領域34の深さの2/3以上となる。この場合、重複領域39の比抵抗は20Ω・cm以下となり、半導体装置に熱破壊が生じることがない
従来のこの種の半導体装置における課題の原因の一つは、ゲート電極35に印加されるゲートオン電圧に対応し、ゲート電極35と共通電位であるゲート配線48にもゲートオン電圧が印加され、ゲート配線35に対向するボディ領域34とガードリング38に反転層が形成されることであった。また、その反転層がゲート電極35に印加されるゲートオン電圧に対してその幅が変化することが問題であった。とくに高いゲートオン電圧が印加される場合は、ドレイン層22より供給され、ボディコンタクト領域32に排出される正孔が増える一方で、反転層の幅も広くなり、正孔の導通経路が狭くなり正孔の過度の集中による素子破壊が顕著になるという問題があった。
第2実施例の半導体装置のように、ゲート配線48直下の反転層が形成される領域に対応して、ボディ領域34とガードリング38と同一導電型の不純物濃度の高い層60を形成することで、反転層の形成を禁止することができる。反転層が形成されないと正孔の導通経路が確保されるため、正孔の過度の集中による素子破壊を低減することができる。
なお、高濃度の層60の構成位置や形状は特に限定されるものではなく、少なくとも重複領域39の上部を含む位置に形成されていれば、熱破壊の原因となる反転層の形成を抑制できる。
また、このときのボディ領域35やガードリング38の構成や形状もとくに制約されなくとも同様の効果を有する半導体装置を具現化し得る。
図7は、製造過程のある時点における断面を示し、n−型のドリフト層26上にp+型のボディ領域34とp+型のガードリング38が形成され、その表面に酸化膜50が形成され、さらにその酸化膜50上に多結晶シリコン膜47が積層された状態が示されている。なお、ガードリング38は周辺領域Nの最内周のガードリング38である。ここまでの製造工程は特に限定されず、一般的なエピタキシャル成長方法やイオン注入方法、またその他の製法によって形成すればよい。
まず、図7に示す多結晶シリコン膜47に不純物をドープして低抵抗化することでゲート配線を形成する。このとき用いる不純物は、典型的にはリンが用いられる。リンは拡散係数が高く、外方拡散しにくい特徴を有するため、多結晶シリコン内部を均一に拡散することできる。したがって、中心領域のゲート電極がトレンチタイプである場合など、深い領域まで不純物を拡散したい場合にとくに有効である。通常のイオン注入法によって形成され、図8に示すように多結晶シリコン47はゲート配線48となる。
次に、図9に示すように、ボディ領域34とガードリング38と同一導電型の不純物濃度の高い層60を形成したい領域に対応する箇所に、開口部を有するようにレジスト膜54をパターニングし、その開口部に対してボロンをイオン注入する。
ボロンをイオン注入後に熱処理を施すと、図10に示すように高濃度の層60が形成される。
しかしながら、本発明の製造方法によれば、ボディ領域34やガードリング38に拡散したリンを、ボロンをイオン注入することで実質的にカウンタードーピングし、p+型の不純物濃度の高い層60を形成する。したがって、高濃度の層60に対応する領域では反転層が形成され難くなり、正孔の導通経路を確保できるため、高耐圧化を実現する。
第3実施例の半導体装置のように、ゲート配線48直下の反転層が形成される領域に対応して、ボディ領域34とガードリング38と異なる導電型の不純物濃度の高い層62をあらかじめ形成することで、n型のキャリアの導通経路が形成される。n型キャリアの導通経路を予め規定することで、ゲート配線48に高いゲートオン電圧が印加される場合でも、反転層が高濃度の層62よりも伸びることを規制でき、この結果、正孔の導通経路が狭くなることがない。正孔の導通経路が確保されるため、正孔の過度の集中による素子破壊を低減することができる。
なお、高濃度の層62の構成位置や形状は特に限定されるものではなく、少なくとも重複領域39の上部を含む位置に形成されていれば、熱破壊の原因となる反転層の形成を抑制できる。
また、このときのボディ領域35やガードリング38の構成や形状もとくに制約されなくとも同様の効果を有する半導体装置を具現化し得る。
また、重複領域を含む位置の上方の絶縁膜の深さを厚くすることで、反転層の形成を抑制する態様としてもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
22:半導体基板
24:バッファ層
26:ドリフト層
30:エミッタ領域
32:ボディコンタクト領域
34:ボディ領域
35:ゲート電極
36:ゲート絶縁膜
38:ガードリング
39:重複領域
44:エミッタ電極
46:絶縁層
48:ゲート配線
Claims (7)
- 半導体スイッチング素子群が形成されている中心領域と、その中心領域を取囲むガードリング群が形成されている周辺領域を有する半導体装置であり、
最外周に形成されている半導体スイッチング素子のボディ領域と、最内周に形成されているガードリングが重なって形成されており、
半導体スイッチング素子群のゲート電極に接続されているゲート配線が、絶縁層を介して、ボディ領域とガードリングの重複領域に対向しており、
前記重複領域の幅が、ガードリングの深さの1/3以上であるとともに、ボディ領域の深さの2/3以上であり、
前記重複領域の最小深さが、ボディ領域の深さの1/2以上であることを特徴とする半導体装置。 - 半導体スイッチング素子群が形成されている中心領域と、その中心領域を取囲むガードリング群が形成されている周辺領域を有する半導体装置であり、
最外周に形成されている半導体スイッチング素子のボディ領域と、最内周に形成されているガードリングが重なって形成されており、
半導体スイッチング素子群のゲート電極に接続されているゲート配線が、絶縁層を介して、ボディ領域とガードリングの重複領域に対向しており、
ゲート配線にゲートオン電圧が印加されたときの、ゲート配線直下の重複領域における比抵抗が20Ω・cm以下であることを特徴とする半導体装置。 - 半導体スイッチング素子群が形成されている中心領域と、その中心領域を取囲むガードリング群が形成されている周辺領域を有する半導体装置であり、
最外周に形成されている半導体スイッチング素子のボディ領域と、最内周に形成されているガードリングが重なって形成されており、
半導体スイッチング素子群のゲート電極に接続されているゲート配線が、絶縁層を介して、ボディ領域とガードリングの重複領域に対向しており、
ゲート配線に対向する前記重複領域を含む領域の上部に、ボディ領域とガードリングと同一導電型の不純物を高濃度に含む層が形成されていることを特徴とする半導体装置。 - 半導体スイッチング素子群が形成されている中心領域と、その中心領域を取囲むガードリング群が形成されている周辺領域を有する半導体装置であり、
最外周に形成されている半導体スイッチング素子のボディ領域と、最内周に形成されているガードリングが重なって形成されており、
半導体スイッチング素子群のゲート電極に接続されているゲート配線が、絶縁層を介して、ボディ領域とガードリングの重複領域に対向しており、
ゲート配線に対向する前記重複領域を含む領域の上部に、ボディ領域とガードリングと異なる導電型の不純物を含む層が形成されていることを特徴とする半導体装置。 - 半導体スイッチング素子が、コレクタ電極と、そのコレクタ電極に接する第1導電型の半導体基板と、その半導体基板上に積層された第2導電型のバッファ層と、そのバッファ層上に積層された第2導電型のドリフト層と、そのドリフト層内に形成された第1導電型のボディ領域と、そのボディ領域内に形成された第2導電型のエミッタ領域と、そのエミッタ領域とドリフト層の間に介在するボディ領域に絶縁層を介して対向するゲート電極と、エミッタ領域に接するエミッタ電極を有し、
前記ドリフト層は周辺領域に向けて伸びており、
第1導電型のガードリング群が、そのドリフト層内に形成されていることを特徴とする請求項1〜4のいずれかの半導体装置。 - 請求項3に記載の半導体装置を製造する方法であって、
ボディ領域とガードリングが重複するとともにゲート配線に対向する領域を含む半導体領域の上部に、ボディ領域とガードリングを形成するときの注入深さよりも浅く、ボディ領域とガードリングと同一導電型の不純物イオンを注入して拡散する工程を含む半導体装置の製造方法。 - 請求項4に記載の半導体装置を製造する方法であって、
ボディ領域とガードリングが重複するとともにゲート配線に対向する領域を含む半導体領域の上部に、ボディ領域とガードリングを形成するときの注入深さよりも浅く、ボディ領域とガードリングと異なる導電型の不純物イオンを注入して拡散する工程を含む半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003308320A JP4264316B2 (ja) | 2003-09-01 | 2003-09-01 | 半導体装置とその製造方法 |
CN 200610165662 CN1967869B (zh) | 2003-09-01 | 2004-09-01 | 半导体器件 |
CNB2004100741965A CN1316628C (zh) | 2003-09-01 | 2004-09-01 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003308320A JP4264316B2 (ja) | 2003-09-01 | 2003-09-01 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005079359A JP2005079359A (ja) | 2005-03-24 |
JP4264316B2 true JP4264316B2 (ja) | 2009-05-13 |
Family
ID=34410824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003308320A Expired - Fee Related JP4264316B2 (ja) | 2003-09-01 | 2003-09-01 | 半導体装置とその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4264316B2 (ja) |
CN (2) | CN1316628C (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5286706B2 (ja) * | 2007-07-10 | 2013-09-11 | 三菱電機株式会社 | 電力用半導体装置とその製造方法 |
KR100976646B1 (ko) | 2008-03-06 | 2010-08-18 | 주식회사 케이이씨 | 전력용 반도체 소자 및 그 제조 방법 |
CN103094079B (zh) * | 2011-11-07 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 提高PowerMOS器件UIS性能的方法 |
DE112013006681B4 (de) * | 2013-02-15 | 2022-01-20 | Denso Corporation | Halbleitervorrichtung |
JP2014241367A (ja) | 2013-06-12 | 2014-12-25 | 三菱電機株式会社 | 半導体素子、半導体素子の製造方法 |
CN112786683B (zh) * | 2020-12-29 | 2022-07-15 | 浙江清华长三角研究院 | 一种功率器件 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4031371B2 (ja) * | 1995-03-15 | 2008-01-09 | 株式会社東芝 | 高耐圧半導体素子 |
JP4416288B2 (ja) * | 2000-07-27 | 2010-02-17 | 三菱電機株式会社 | 逆導通サイリスタ |
JP4750933B2 (ja) * | 2000-09-28 | 2011-08-17 | 株式会社東芝 | 薄型パンチスルー型パワーデバイス |
JP2002343967A (ja) * | 2001-05-14 | 2002-11-29 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP2003197898A (ja) * | 2001-12-25 | 2003-07-11 | Shindengen Electric Mfg Co Ltd | プレーナ型半導体装置 |
-
2003
- 2003-09-01 JP JP2003308320A patent/JP4264316B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-01 CN CNB2004100741965A patent/CN1316628C/zh not_active Expired - Fee Related
- 2004-09-01 CN CN 200610165662 patent/CN1967869B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1967869B (zh) | 2010-05-26 |
CN1316628C (zh) | 2007-05-16 |
CN1967869A (zh) | 2007-05-23 |
JP2005079359A (ja) | 2005-03-24 |
CN1591897A (zh) | 2005-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7114873B2 (ja) | 半導体装置 | |
US10109725B2 (en) | Reverse-conducting semiconductor device | |
JP6277814B2 (ja) | 半導体装置 | |
US5723890A (en) | MOS type semiconductor device | |
JP6226786B2 (ja) | 半導体装置およびその製造方法 | |
JP7230969B2 (ja) | 半導体装置 | |
JP2013258327A (ja) | 半導体装置及びその製造方法 | |
JP2002134748A (ja) | 超接合半導体素子 | |
JP4764974B2 (ja) | 半導体装置 | |
EP1341238B1 (en) | Diode device and transistor device | |
JP7486373B2 (ja) | 半導体装置 | |
JP2004363327A (ja) | 半導体装置 | |
JP2018503268A (ja) | 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法 | |
JP4108762B2 (ja) | 電界効果により制御可能の半導体デバイス | |
JP2003174169A (ja) | 半導体装置 | |
JP4264316B2 (ja) | 半導体装置とその製造方法 | |
JP2014222710A (ja) | 半導体装置およびその製造方法 | |
JP2019096732A (ja) | 半導体装置 | |
JP3914852B2 (ja) | ダイオード素子とトランジスタ素子 | |
JP2018006648A (ja) | 半導体装置 | |
JP4177229B2 (ja) | 半導体装置とその製造方法 | |
JP2017183346A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2808871B2 (ja) | Mos型半導体素子の製造方法 | |
JP7486399B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2002141505A (ja) | 電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090216 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4264316 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |