JP4264316B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP4264316B2
JP4264316B2 JP2003308320A JP2003308320A JP4264316B2 JP 4264316 B2 JP4264316 B2 JP 4264316B2 JP 2003308320 A JP2003308320 A JP 2003308320A JP 2003308320 A JP2003308320 A JP 2003308320A JP 4264316 B2 JP4264316 B2 JP 4264316B2
Authority
JP
Japan
Prior art keywords
region
guard ring
body region
semiconductor device
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003308320A
Other languages
English (en)
Other versions
JP2005079359A (ja
Inventor
佐智子 河路
隆英 杉山
智幸 庄司
雅康 石子
幸司 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2003308320A priority Critical patent/JP4264316B2/ja
Priority to CN 200610165662 priority patent/CN1967869B/zh
Priority to CNB2004100741965A priority patent/CN1316628C/zh
Publication of JP2005079359A publication Critical patent/JP2005079359A/ja
Application granted granted Critical
Publication of JP4264316B2 publication Critical patent/JP4264316B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Thyristors (AREA)

Description

本発明は半導体装置を高耐圧化する技術に関する。特に、半導体スイッチング素子群が形成されている中心領域を取囲むガードリングに関する。
電力制御用に、MOS構造やIGBT構造等の半導体スイッチング素子群を造り込んだ半導体装置が開発されている。図12に、半導体スイッチング素子群を造り込んだ半導体装置の平面図を例示する。図示Mは中心領域を示し、半導体スイッチング素子群が形成されている。図示Nは周辺領域を示し、中心領域Mを取囲んでおり、半導体基板137の周辺に位置している。周辺領域Nには、半導体スイッチング素子群を取囲むガードリング群138が形成されている。ガードリング群138は、半導体装置の耐圧を高めるために形成されている。中心領域Mには、半導体スイッチング素子群をオンさせるゲート電極群(図示省略されている)が張り巡らされており、そのゲート電極群に接続されているゲート配線148が、周辺領域Nを横切って伸びている。
図13は、図12のXIII-XIII線断面図であり、中心領域Mと周辺領域Nの境界近傍を模式的に示している。なお、周辺領域Nのガードリングは、一般的には十数個形成されるがことが多いが、図13では内周側の3個のガードリング138a、138b、138cのみを示している。
図13は、IGBT構造の半導体スイッチング素子群を造り込んだ半導体装置を例示しており、下から順に、コレクタ電極120と、そのコレクタ電極120に接する第1導電型(p型)の半導体基板122と、その半導体基板122上に積層された第2導電型(n型)のバッファ層124と、そのバッファ層124上に積層された第2導電型(n型)のドリフト層126と、そのドリフト層126内に形成された第1導電型(p型)のボディ領域134と、そのボディ領域134内に形成された第2導電型(n型)のエミッタ領域130と、そのボディ領域134内に形成された第1導電型(p型)のボディコンタクト領域132と、そのエミッタ領域130とドリフト層126の間に介在するボディ領域134に絶縁層136を介して対向するゲート電極135と、エミッタ領域130とボディコンタクト領域132に接するエミッタ電極144を備えている。
ドリフト層126は周辺領域Nに向けて伸びており、そのドリフト層126内にガードリング群138a、138b、138cが形成されている。
エミッタ領域130と、ボディ領域134と、ドリフト層126、バッファ層124と、エミッタ領域130とドリフト層126の間に介在するボディ領域134に絶縁層136を介して対向するゲート電極135によって単位となるIGBT構造が構成され、この単位となるIGBT構造が、図示左方に繰返されている。
ガードリング138a、138b、138cは、最外周の半導体スイッチング素子のゲート絶縁膜136に過度に等電位線が集中するのを緩和し、ガードリング138a、138b、138cとドリフト層126のpn接合面の広い範囲を等電位線が横切るようにする。即ち、周辺領域Nに空乏層を広げ、広く広がった空乏層で耐圧を確保するとともに、局所的な電界集中が生じないようにするために形成されている。
また、半導体スイッチング素子のオン時に、例えばサージ電圧等の高い電圧が半導体装置に印加された場合、図13中の矢印に示すように、ドリフト層126に存在する余剰の正孔が、ガードリング138a、138b、138cとドリフト層126の間のpn接合面の近傍に形成される空乏層をブレークダウンしてガードリング138a、138b、138cに流れ込み、最内周ガードリング138aからボディ領域134とボディコンタクト領域132を経由して、エミッタ電極144に排出する。余剰の正孔は、相隣接するガードリングを亘って流れる。
正孔がスムーズに排出されるように、最内周に形成されるp型のガードリング138aは、最外周に形成されている半導体スイッチング素子のp型ボディ層134と重なり合う位置に形成される。ゲート配線148は、絶縁層146を介して、最外周の半導体スイッチング素子のp型ボディ層134と最内周のp型のガードリング138aの重複部分に対向している。
この種の半導体装置では、サージ電圧等の高い電圧が半導体装置に印加された場合、周辺領域Nで半導体装置が発熱し、半導体装置が熱破壊されることがあった。
本発明の目的は、周辺領域Nで発熱する原因を突きとめ、周辺領域で熱破壊されない半導体装置を提供することを目的とする。
本発明者らは、中心領域にMOS構造やIGBT構造等の半導体スイッチング素子群を造り込み、周辺領域ガードリング群を造り込んだ半導体装置の周辺領域で発熱する現象を詳しく研究したところ、もっとも激しく発熱する部分は、最外周の半導体スイッチング素子のボディ領域と最内周のガードリングの重複領域であることを見出した。なかでも、絶縁層を介してゲート配線に対向する重複領域もっとも激しく発熱することを見出した。
そこでその原因を追求したところ、最外周のボディ領域と最内周のガードリングの重複領域を断面視すると、局所的に深さが浅くなる領域が存在し、正孔が通過できる断面積が減少することが一つの要因であることを見出した。さらに、ゲート配線に電圧が印加されていると、ゲート配線に対向する領域の上部に反転層が形成され、正孔が通過できる断面積がさらに減少することがもう一つの要因であることを見出した。現実の半導体装置では、最外周のボディ領域と最内周のガードリングの重複領域を横切るようにゲート配線が伸びていることから、ゲート配線に対向する重複領域では2つの要因が重なって生じ、これが激しい発熱をもたらすことを確認した。
本発明者らは、上記の新たな知見を得たことで、半導体装置が周辺領域で発熱して破壊されることを防止することに成功した。
本発明で創作された半導体装置は、半導体スイッチング素子群が形成されている中心領域と、その中心領域を取囲むガードリング群が形成されている周辺領域を有する。最外周に形成されている半導体スイッチング素子のボディ領域と、最内周に形成されているガードリングは重なって形成されており、半導体スイッチング素子群のゲート電極に接続されているゲート配線が、絶縁層を介して、ボディ領域とガードリングの重複領域に対向している構造を備えている。
本発明で創作された一つの半導体装置は、ボディ領域とガードリングの重複領域の幅(正確にいえば、半導体領域の表面に露出している重複領域を、中心領域から周辺領域に向けて測定した幅をいう)が、ガードリングの深さの1/3以上であるとともにボディ領域の深さの2/3以上であり、重複領域の最小深さが、ボディ領域の深さの1/2以上であることを特徴とする。
従来の半導体装置でも、最外周のボディ領域と最内周のガードリングは重複している。しかしながら、従来の半導体装置では、最外周のボディ領域と最内周のガードリングは接触しておればよく、あえて大きく重複させる必要が認識されていなかったことから、マスクあわせのずれがあっても接触する程度において重複させているに過ぎない。
少なくとも、ゲート配線に対向する部分に反転層が形成され、キャリアの通過断面積が減少することを見越して重複させるものではなかった。
従って、従来の半導体装置では重複が不充分であり、ボディ領域とガードリングの重複領域の幅は、ガードリングの深さの1/3に遠く及ばなかった。このために、ゲート配線に対向する重複領域では、前記した2つの要因によって激しい発熱が発生していた。
本発明者らの研究によって、ボディ領域とガードリングの重複領域の幅を、ガードリングの深さの1/3以上とするとともにボディ領域の深さの2/3以上にし、重複領域の最小深さを、ボディ領域の深さの1/2以上とすると、第1の要因に対して有効に対策することができ、ゲート配線に対向する領域に反転層が形成されてキャリアの通過断面積が狭められてもボディ領域とガードリングの間に充分なキャリアの通過断面積を確保することができ、激しい発熱を抑制できることが確認された。
ここでいう深さは拡散深さをいい、半導体領域の表面から、導電型が反転する深さまでの距離をいう。
本発明によって、ゲート配線にゲートオン電圧が印加されたときの、ゲート配線直下の重複領域における比抵抗が20Ω・cm以下であることが重要であることが見出された。
ゲート配線にゲートオン電圧が印加されると、ボディ領域とガードリングの重複領域の上部(ゲート配線に対向する領域)に反転層が形成され、重複領域の抵抗が増大する。抵抗が増大した状態でも、ボディ領域とガードリングの重複領域の比抵抗が20Ω・cm以下に抑えられている条件を満たしていると、キャリアの導通経路を十分に確保でき、激しい発熱を抑制することができる。
本発明では、ゲート配線直下の重複領域においてキャリアの導通経路を確保する他の様々な手法をも提供する。
本発明で創作された一つの半導体装置は、ゲート配線に対向するボディ領域とガードリングの重複領域を含む領域の上部に、ボディ領域とガードリングと同一導電型の不純物を高濃度に含む層が形成されていることを特徴とする。
この高濃度層は、ボディ領域とガードリングの表面近傍(ゲート配線に対向する部分)が反転することを禁止する層として働く。ゲート配線の電圧がボディ領域とガードリングの表面近傍に反転層を形成するために、キャリアの導通経路が狭められる事象の発生を抑制することができる。この高濃度層は、ゲート配線に対向し、しかも、ボディ領域とガードリングの重複する領域を含む領域に形成されておればよい。
高濃度層を利用すると、ボディ領域とガードリングの表面近傍が反転することが禁止されるために、ボディ領域とガードリングの重複範囲の制約が緩和され、重複領域の幅がボディ領域とガードリングの深い方の深さの1/3未満であってもキャリアの導通経路を十分に確保し、激しい発熱を抑制することができる。
本発明で創作された他の一つの半導体装置は、ゲート配線に対向するボディ領域とガードリングの重複領域を含む領域の上部に、ボディ領域とガードリングと異なる導電型の不純物を含む層が形成されていることを特徴とする。
この反対導電型の不純物層は、もともと反転した層であり、ゲート配線に電圧が印加されても、その下方にまで反転層が伸びることを規制する。従って、反対導電型の不純物層を形成しておけば、ゲート配線の電圧がボディ領域とガードリングの表面近傍に反転層を形成するために、キャリアの導通経路が狭められる事象の発生を抑制することができる。この反対導電型の不純物層は、ゲート配線に対向し、しかも、ボディ領域とガードリングの重複する領域を含む領域に形成されておればよい。
反対導電型の不純物層を利用すると、ボディ領域とガードリングの表面近傍が反転することが禁止されるために、ボディ領域とガードリングの重複範囲の制約が緩和され、重複領域の幅がボディ領域とガードリングの深い方の深さの1/3未満あってもキャリアの導通経路を十分に確保し、激しい発熱を抑制することができる。
本発明は、多量のキャリアが排出されるIGBT構造の半導体スイッチング素子を造り込んだ半導体装置に適用したときに、特に有用な結果を実現する。この半導体装置は、造り込まれている半導体スイッチング素子が、コレクタ電極と、そのコレクタ電極に接する第1導電型の半導体基板と、その半導体基板上に積層された第2導電型のバッファ層と、そのバッファ層上に積層された第2導電型のドリフト層と、そのドリフト層内に形成された第1導電型のボディ領域と、そのボディ領域内に形成された第2導電型のエミッタ領域と、そのエミッタ領域とドリフト層の間に介在するボディ領域に絶縁層を介して対向するゲート電極と、エミッタ領域に接するエミッタ電極を有している。ドリフト層は周辺領域に向けて伸びており、そのドリフト層内に第1導電型のガードリング群が形成されていることを特徴とする。
上記の半導体装置は、IGBT構造の半導体スイッチング素子を利用しており、高い電圧が印加されると多量の正孔をガードリング群から最外周のボディ領域に排出する。上記したいずれかの構造を採用していると、最内周のガードリングと最外周のボディ領域の間に正孔の排出経路は広く確保されるため、半導体装置が周辺領域で発熱して破壊することを抑制することができる。
本発明はまた、耐圧の高い半導体装置を製造する新たな方法をも生み出した。1つの方法では、ボディ領域とガードリングが重複するとともにゲート配線に対向する領域を含む半導体領域の上部に、ボディ領域とガードリングを形成するときの注入深さよりも浅く、ボディ領域とガードリングと同一導電型の不純物イオンを注入して拡散する工程を実施する。また、他の1つの方法では、ボディ領域とガードリングが重複するとともにゲート配線に対向する領域を含む半導体領域の上部に、ボディ領域とガードリングを形成するときの注入深さよりも浅く、ボディ領域とガードリングと異なる導電型の不純物イオンを注入して拡散する工程を実施する。
上記工程を実施すると、ボディ領域とガードリングの表面近傍が反転するのを禁止ないし規制する反転防止層又は反転規制層が形成され、周辺領域で発熱して破壊することのない半導体装置が製造できる。
本発明の半導体装置によれば、半導体装置が周辺領域で発熱して熱破壊することを抑制することができ、半導体装置の耐圧を向上させることができる。
以下に記す実施例の主要な特徴を列記する。
(形態1)半導体スイッチング素子群が形成されている中心領域と、その中心領域を取囲むガードリング群が形成されている周辺領域を有する半導体装置であり、
個々の半導体スイッチング素子が、コレクタ電極と、そのコレクタ電極に接する第1導電型の半導体基板と、その半導体基板上に積層された第2導電型のバッファ層と、そのバッファ層上に積層された第2導電型のドリフト層と、そのドリフト層内に形成された第1導電型のボディ領域と、そのボディ領域内に形成された第2導電型のエミッタ領域と、そのボディ領域内に形成された第1導電型のボディコンタクト領域と、そのエミッタ領域とドリフト層の間に介在するボディ領域に絶縁層を介して対向するゲート電極と、エミッタ領域とボディコンタクト領域に接するエミッタ電極を有しており、
前記ドリフト層は周辺領域に向けて伸びており、
第1導電型のガードリング群が、そのドリフト層内に形成されており、
最外周に形成されている半導体スイッチング素子のボディ領域と、最内周に形成されているガードリングが重なって形成されており、
半導体スイッチング素子群のゲート電極に接続されているゲート配線が、絶縁層を介して、ボディ領域とガードリングの重複領域に対向している半導体装置。
(形態2) 形態1の半導体装置であって、ボディ領域とガードリングの重複領域の幅がボディ領域とガードリングの深い方の深さの1/3以上であることを特徴とする。
(形態3) 形態1の半導体装置であって、ボディ領域とガードリングの重複領域の最小深さが、ボディ領域の深さの1/2以上であることを特徴とする。
(形態4) 形態1の半導体装置であって、ボディ領域とガードリングの重複領域の幅がボディ領域の深さの2/3以上であることを特徴とする。
(形態5) 形態1の半導体装置であって、ゲート配線にゲートオン電圧が印加されたときの、ゲート配線直下のボディ領域とガードリングの重複領域における比抵抗が20Ω・cm以下であることを特徴とする。
(形態6) 形態1の半導体装置であって、ゲート配線に対向するボディ領域とガードリングの重複領域を含む領域の上部に、ボディ領域とガードリングと同一導電型の不純物を高濃度に含む層が形成されていることを特徴とする。
(形態7) 形態1の半導体装置であって、ゲート配線に対向するボディ領域とガードリングの重複領域を含む領域の上部に、ボディ領域とガードリングと異なる導電型の不純物を含む層が形成されていることを特徴とする。
本発明を具体化した実施例を、図1〜図11を参照して以下に詳細に説明する。
(第1実施例)第1実施例の半導体装置は、IGBT構造の半導体スイッチング素子群が形成されている中心領域と、その中心領域を取囲むガードリング群が形成されている周辺領域を有する。
図1は、中心領域Mの最外周に位置するIGBT33と、周辺領域Nに形成されている最内周ガードリング38が重なっている領域の近傍を斜視して模式的に示している。
単位となるIGBT33は、裏面に形成されているアルミ製のコレクタ電極20と、そのコレクタ電極20に接する第1導電型(p型)の半導体基板22と、その半導体基板22上に積層された第2導電型(n型)のバッファ層22と、そのバッファ層22上に積層された第2導電型(n型)のドリフト層26と、そのドリフト層26内に形成された第1導電型(p型)のボディ領域34と、そのボディ領域34内に形成された第2導電型(p型)のエミッタ領域30と、そのボディ領域34内に形成された第1導電型(p型)のボディコンタクト領域32と、そのエミッタ領域30とドリフト層26の間に介在するボディ領域34aに絶縁層36を介して対向するゲート電極35と、エミッタ領域30とボディコンタクト領域32に接するエミッタ電極を有している。エミッタ電極は図示されていない。
ドリフト層26は周辺領域Nに向けて伸びており、その周辺領域Nに伸びたドリフト層26内に第1導電型(p型)のガードリング38が形成されている。中心領域M内の最外周に形成されているIGBT33のボディ領域34と、周辺領域Nの最内周に形成されているガードリング38は重なって形成されている。
IGBT33のゲート電極35に接続されているゲート配線48は、絶縁層46を介して、最外周のボディ領域34と最内周のガードリング38の重複領域39に対向している。
ボディ領域34はボロンがドープされており、その不純物濃度は典型的には1×1015〜1×1018cm−3であり、その深さ方向の厚さは典型的には3〜6μmである。なお、第1実施例の不純物濃度は1×1018cm−3であり、その深さは6μmで設定されている。
図1はプレーナーゲート電極35でスイッチングするタイプを例示しているが、トレンチゲート型であってもよい。ゲート電極35は、金属またはポリシリコンで形成する。
周辺領域Nには、半導体装置を平面視したときに、周辺領域N内で一巡する複数個のガードリングが形成されており、図1にはそのうちの最内周のp型のガードリング38が示されている。ガードリング38は、ボロンがドープされており、その不純物濃度は典型的には1×1016〜1×1020cm−3であり、その深さ方向の厚さは4〜8μmである。なお、第1実施例の不純物濃度は4×1018cm−3であり、その深さは8μmで設定されている。ガードリング38上には、絶縁層46を介してゲート配線48が配設されており、ゲート配線48はゲート電極35に接続されている。第1実施例ではゲート電極35とゲート配線48の間に区切りが表示されていない。平面視したときに、ゲート電極35とゲート配線48は明確に区分できる。
図1に示されるように、最外周のボディ領域34と最内周のガードリング38は、重なり合っており、各々の領域の輪郭線が、重複領域39では、仮想線で示されている。重複領域とは、ボディ領域34を形成する不純物と、ガードリング38を形成する不純物がともに存在する領域を言い、二つの仮想線の間に位置する領域を言う。本発明者らの研究によって、半導体装置の耐圧を高くするためには、重複領域39を最適に設計することが重要であることが判明した。
重複領域39の幅という場合、半導体領域の表面41に露出する重複領域39の幅Vをいう。図1に示す二つの仮想線が半導体領域の表面41に露出する間隔をいう。幅の方向は、中心領域Mから周辺領域Nへ向かっている。また重複領域の最小深さWという場合、半導体領域の表面41からボディ領域34の輪郭線とガードリング38の輪郭線が交差する位置までの距離のことをいう。
第1実施例の半導体装置では、ボディ領域34よりもガードリング38の方が深く、ガードリング38の深さが、図1ではXとして示されている。
第1実施例の半導体装置では、重複領域39の半導体領域の表面41における幅vが、ガードリングの深さXの1/3以上で形成されている。
図2には、実施例1の半導体装置において、ボディ領域34とガードリング38の重複領域39の幅Vを様々に変えた場合の、ゲート配線48直下の重複領域39の比抵抗の測定結果を示す。ここでは、ゲート配線48にゲートオン電圧が印加した状態で比抵抗を測定した。図2の横軸は、重複領域39の幅Vをガードリングの深さXで除した値(オーバーラップ比)を示している。重複領域39の比抵抗は、図1に示したボディコンタクト領域32とガードリング38の外周側端部に電極を形成し、その電極間に所定の電圧を印加して測定した。この場合、電極間では重複領域39の比抵抗が最も高いことから、実質的には重複領域39の比抵抗を測定することができる。
図2に示すように、オーバーラップ比が大きいほど、重複領域39の比抵抗が小さくなることが分かる。なお、図2に示す点線は、半導体装置に熱破壊が生じる臨界点である。重複領域39の比抵抗が点線よりも高い場合には、半導体装置は熱破壊が生じる。ゲート配線48にゲートオン電圧が印加した状態で測定した重複領域39の比抵抗が20Ω・cm以下であると、半導体装置に熱破壊が生じることがない。図2から、1/3以上のオーバーラップ比を確保することが重要であることが分かる。
半導体装置に重複領域39を作成する方法を、図3〜図5を用いて説明する。図3は、製造過程のある時点における断面を示し、n型のドリフト層26の上部にp型のガードリング38が形成されており、ガードリング38とドリフト層26の表面に酸化膜50が形成された状態を示している。図示されているガードリング38は、最内周のガードリング38である。なお、ここまでの製造工程は特に限定されず、一般的なエピタキシャル成長方法やイオン注入方法等によって形成すればよい。
次に図4に示すように、ボディ領域34を形成する位置に開口を有するレジスト膜52を塗布形成し、その開口からボロンをイオン注入する。イオン注入されたボロンは、その後の熱処理して拡散させるため、その拡散特性に合わして、イオン注入する深さを決定する。具体的には、ボロンは縦方向への拡散距離に比して横方向への拡散距離が約0.8倍であることを考慮してイオン注入を実施する。重複領域39は、主として、注入されたボロンが横方向に拡散することによって形成される。
次に図5に示すように、熱処理することによって、イオン注入されたボロンを拡散させる。拡散したボロンはボディ領域34内に浸入し、重複領域39を作る。
なお、この種の半導体装置では、一般的に、ボディ領域34よりもガードリング38の方が深い。したがって、重複領域39の表面における幅Vがガードリング38の深さXの1/3以上となるように、ボディ領域34を形成する。重複領域39の表面における幅vがガードリング38の深さXの1/3以上となるようにボディ領域34を形成すると、重複領域39の最小深さWは、ボディ領域34の深さYの1/2以上となる。また、重複領域39の表面における幅vがボディ領域34の深さの2/3以上となる。この場合、重複領域39の比抵抗は20Ω・cm以下となり、半導体装置に熱破壊が生じることがない
(第2実施例)図6には、第2実施例の半導体装置の要部斜視図が模式的に示されている。第2実施例の特徴は、中心領域Mの最外周の半導体スイッチング素子に形成されるボディ領域34と、周辺領域Nの最内周のガードリング38との重複領域39を含む領域の上部に、ボディ領域34とガードリング38と同一導電型の不純物を含む高濃度の層60を配置していることである。
従来のこの種の半導体装置における課題の原因の一つは、ゲート電極35に印加されるゲートオン電圧に対応し、ゲート電極35と共通電位であるゲート配線48にもゲートオン電圧が印加され、ゲート配線35に対向するボディ領域34とガードリング38に反転層が形成されることであった。また、その反転層がゲート電極35に印加されるゲートオン電圧に対してその幅が変化することが問題であった。とくに高いゲートオン電圧が印加される場合は、ドレイン層22より供給され、ボディコンタクト領域32に排出される正孔が増える一方で、反転層の幅も広くなり、正孔の導通経路が狭くなり正孔の過度の集中による素子破壊が顕著になるという問題があった。
第2実施例の半導体装置のように、ゲート配線48直下の反転層が形成される領域に対応して、ボディ領域34とガードリング38と同一導電型の不純物濃度の高い層60を形成することで、反転層の形成を禁止することができる。反転層が形成されないと正孔の導通経路が確保されるため、正孔の過度の集中による素子破壊を低減することができる。
なお、高濃度の層60の構成位置や形状は特に限定されるものではなく、少なくとも重複領域39の上部を含む位置に形成されていれば、熱破壊の原因となる反転層の形成を抑制できる。
また、このときのボディ領域35やガードリング38の構成や形状もとくに制約されなくとも同様の効果を有する半導体装置を具現化し得る。
第2実施例の半導体装置の製造方法を図7〜図9を用いて説明する。
図7は、製造過程のある時点における断面を示し、n型のドリフト層26上にp型のボディ領域34とp型のガードリング38が形成され、その表面に酸化膜50が形成され、さらにその酸化膜50上に多結晶シリコン膜47が積層された状態が示されている。なお、ガードリング38は周辺領域Nの最内周のガードリング38である。ここまでの製造工程は特に限定されず、一般的なエピタキシャル成長方法やイオン注入方法、またその他の製法によって形成すればよい。
まず、図7に示す多結晶シリコン膜47に不純物をドープして低抵抗化することでゲート配線を形成する。このとき用いる不純物は、典型的にはリンが用いられる。リンは拡散係数が高く、外方拡散しにくい特徴を有するため、多結晶シリコン内部を均一に拡散することできる。したがって、中心領域のゲート電極がトレンチタイプである場合など、深い領域まで不純物を拡散したい場合にとくに有効である。通常のイオン注入法によって形成され、図8に示すように多結晶シリコン47はゲート配線48となる。
次に、図9に示すように、ボディ領域34とガードリング38と同一導電型の不純物濃度の高い層60を形成したい領域に対応する箇所に、開口部を有するようにレジスト膜54をパターニングし、その開口部に対してボロンをイオン注入する。
ボロンをイオン注入後に熱処理を施すと、図10に示すように高濃度の層60が形成される。
第2実施例の半導体装置が、ゲート配線48直下の反転層が形成されるのを禁止するのに特に有効である理由を、製造の観点からも説明できる。図7に示すように、多結晶シリコン47の低抵抗化する工程において、リンを多結晶シリコンにイオン注入すると、注入されたリンの一部は多結晶シリコン47のみならず、その下方のボディ領域34やガードリング38にも拡散し易い。このため、リンが拡散したボディ領域34やガードリング38では、ゲート配線48にゲートオン電圧が印加された場合に、ゲート配線48直下に反転層が形成され易くなっており、その結果、正孔の導通経路を狭くしていた。
しかしながら、本発明の製造方法によれば、ボディ領域34やガードリング38に拡散したリンを、ボロンをイオン注入することで実質的にカウンタードーピングし、p型の不純物濃度の高い層60を形成する。したがって、高濃度の層60に対応する領域では反転層が形成され難くなり、正孔の導通経路を確保できるため、高耐圧化を実現する。
(第3実施例)図11には、第3実施例の半導体装置の要部斜視図が模式的に示されている。第3実施例の特徴は、中心領域Mの最外周に形成されるボディ領域34と周辺領域Nの最内周のガードリング38との重複領域を含む位置の上部に、ボディ領域34とガードリング38と異なる導電型の高濃度の層62を配置していることである。
第3実施例の半導体装置のように、ゲート配線48直下の反転層が形成される領域に対応して、ボディ領域34とガードリング38と異なる導電型の不純物濃度の高い層62をあらかじめ形成することで、n型のキャリアの導通経路が形成される。n型キャリアの導通経路を予め規定することで、ゲート配線48に高いゲートオン電圧が印加される場合でも、反転層が高濃度の層62よりも伸びることを規制でき、この結果、正孔の導通経路が狭くなることがない。正孔の導通経路が確保されるため、正孔の過度の集中による素子破壊を低減することができる。
なお、高濃度の層62の構成位置や形状は特に限定されるものではなく、少なくとも重複領域39の上部を含む位置に形成されていれば、熱破壊の原因となる反転層の形成を抑制できる。
また、このときのボディ領域35やガードリング38の構成や形状もとくに制約されなくとも同様の効果を有する半導体装置を具現化し得る。
上記の実施例の他に、本発明を具現化できる態様としては、重複領域を含む領域の不純物濃度を選択的に高くしてゲート配線直下の重複領域における比抵抗を下げる態様としてもよい。
また、重複領域を含む位置の上方の絶縁膜の深さを厚くすることで、反転層の形成を抑制する態様としてもよい。
以上の実施例には、IGBT半導体素子について記述しているが、他の素子(サイリスタ、バイポーラトランジスタ、パワーMOS)等にも同様の効果を得ることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
本発明の第1実施例の要部斜視図を示す。 オーバーラップ比と寄生MOSの比抵抗の関係を示す。 本発明の第1実施例の製造工程を示す(1)。 本発明の第1実施例の製造工程を示す(2)。 本発明の第1実施例の製造工程を示す(3)。 本発明の第2実施例の要部斜視図を示す。 本発明の第2実施例の製造工程を示す(1)。 本発明の第2実施例の製造工程を示す(2)。 本発明の第2実施例の製造工程を示す(3)。 本発明の第2実施例の製造工程を示す(4)。 本発明の第3実施例の要部斜視図を示す。 従来の半導体装置の平面図を示す。 従来の半導体装置の要部断面図を示す。
符号の説明
20:コレクタ電極
22:半導体基板
24:バッファ層
26:ドリフト層
30:エミッタ領域
32:ボディコンタクト領域
34:ボディ領域
35:ゲート電極
36:ゲート絶縁膜
38:ガードリング
39:重複領域
44:エミッタ電極
46:絶縁層
48:ゲート配線

Claims (7)

  1. 半導体スイッチング素子群が形成されている中心領域と、その中心領域を取囲むガードリング群が形成されている周辺領域を有する半導体装置であり、
    最外周に形成されている半導体スイッチング素子のボディ領域と、最内周に形成されているガードリングが重なって形成されており、
    半導体スイッチング素子群のゲート電極に接続されているゲート配線が、絶縁層を介して、ボディ領域とガードリングの重複領域に対向しており、
    前記重複領域の幅が、ガードリングの深さの1/3以上であるとともに、ボディ領域の深さの2/3以上であり、
    前記重複領域の最小深さが、ボディ領域の深さの1/2以上であることを特徴とする半導体装置。
  2. 半導体スイッチング素子群が形成されている中心領域と、その中心領域を取囲むガードリング群が形成されている周辺領域を有する半導体装置であり、
    最外周に形成されている半導体スイッチング素子のボディ領域と、最内周に形成されているガードリングが重なって形成されており、
    半導体スイッチング素子群のゲート電極に接続されているゲート配線が、絶縁層を介して、ボディ領域とガードリングの重複領域に対向しており、
    ゲート配線にゲートオン電圧が印加されたときの、ゲート配線直下の重複領域における比抵抗が20Ω・cm以下であることを特徴とする半導体装置。
  3. 半導体スイッチング素子群が形成されている中心領域と、その中心領域を取囲むガードリング群が形成されている周辺領域を有する半導体装置であり、
    最外周に形成されている半導体スイッチング素子のボディ領域と、最内周に形成されているガードリングが重なって形成されており、
    半導体スイッチング素子群のゲート電極に接続されているゲート配線が、絶縁層を介して、ボディ領域とガードリングの重複領域に対向しており、
    ゲート配線に対向する前記重複領域を含む領域の上部に、ボディ領域とガードリングと同一導電型の不純物を高濃度に含む層が形成されていることを特徴とする半導体装置。
  4. 半導体スイッチング素子群が形成されている中心領域と、その中心領域を取囲むガードリング群が形成されている周辺領域を有する半導体装置であり、
    最外周に形成されている半導体スイッチング素子のボディ領域と、最内周に形成されているガードリングが重なって形成されており、
    半導体スイッチング素子群のゲート電極に接続されているゲート配線が、絶縁層を介して、ボディ領域とガードリングの重複領域に対向しており、
    ゲート配線に対向する前記重複領域を含む領域の上部に、ボディ領域とガードリングと異なる導電型の不純物を含む層が形成されていることを特徴とする半導体装置。
  5. 半導体スイッチング素子が、コレクタ電極と、そのコレクタ電極に接する第1導電型の半導体基板と、その半導体基板上に積層された第2導電型のバッファ層と、そのバッファ層上に積層された第2導電型のドリフト層と、そのドリフト層内に形成された第1導電型のボディ領域と、そのボディ領域内に形成された第2導電型のエミッタ領域と、そのエミッタ領域とドリフト層の間に介在するボディ領域に絶縁層を介して対向するゲート電極と、エミッタ領域に接するエミッタ電極を有し、
    前記ドリフト層は周辺領域に向けて伸びており、
    第1導電型のガードリング群が、そのドリフト層内に形成されていることを特徴とする請求項1〜4のいずれかの半導体装置。
  6. 請求項3に記載の半導体装置を製造する方法であって、
    ボディ領域とガードリングが重複するとともにゲート配線に対向する領域を含む半導体領域の上部に、ボディ領域とガードリングを形成するときの注入深さよりも浅く、ボディ領域とガードリングと同一導電型の不純物イオンを注入して拡散する工程を含む半導体装置の製造方法。
  7. 請求項4に記載の半導体装置を製造する方法であって、
    ボディ領域とガードリングが重複するとともにゲート配線に対向する領域を含む半導体領域の上部に、ボディ領域とガードリングを形成するときの注入深さよりも浅く、ボディ領域とガードリングと異なる導電型の不純物イオンを注入して拡散する工程を含む半導体装置の製造方法。
JP2003308320A 2003-09-01 2003-09-01 半導体装置とその製造方法 Expired - Fee Related JP4264316B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003308320A JP4264316B2 (ja) 2003-09-01 2003-09-01 半導体装置とその製造方法
CN 200610165662 CN1967869B (zh) 2003-09-01 2004-09-01 半导体器件
CNB2004100741965A CN1316628C (zh) 2003-09-01 2004-09-01 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003308320A JP4264316B2 (ja) 2003-09-01 2003-09-01 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2005079359A JP2005079359A (ja) 2005-03-24
JP4264316B2 true JP4264316B2 (ja) 2009-05-13

Family

ID=34410824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003308320A Expired - Fee Related JP4264316B2 (ja) 2003-09-01 2003-09-01 半導体装置とその製造方法

Country Status (2)

Country Link
JP (1) JP4264316B2 (ja)
CN (2) CN1316628C (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5286706B2 (ja) * 2007-07-10 2013-09-11 三菱電機株式会社 電力用半導体装置とその製造方法
KR100976646B1 (ko) 2008-03-06 2010-08-18 주식회사 케이이씨 전력용 반도체 소자 및 그 제조 방법
CN103094079B (zh) * 2011-11-07 2015-08-19 上海华虹宏力半导体制造有限公司 提高PowerMOS器件UIS性能的方法
DE112013006681B4 (de) * 2013-02-15 2022-01-20 Denso Corporation Halbleitervorrichtung
JP2014241367A (ja) 2013-06-12 2014-12-25 三菱電機株式会社 半導体素子、半導体素子の製造方法
CN112786683B (zh) * 2020-12-29 2022-07-15 浙江清华长三角研究院 一种功率器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4031371B2 (ja) * 1995-03-15 2008-01-09 株式会社東芝 高耐圧半導体素子
JP4416288B2 (ja) * 2000-07-27 2010-02-17 三菱電機株式会社 逆導通サイリスタ
JP4750933B2 (ja) * 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
JP2002343967A (ja) * 2001-05-14 2002-11-29 Toyota Central Res & Dev Lab Inc 半導体装置
JP2003197898A (ja) * 2001-12-25 2003-07-11 Shindengen Electric Mfg Co Ltd プレーナ型半導体装置

Also Published As

Publication number Publication date
CN1967869B (zh) 2010-05-26
CN1316628C (zh) 2007-05-16
CN1967869A (zh) 2007-05-23
JP2005079359A (ja) 2005-03-24
CN1591897A (zh) 2005-03-09

Similar Documents

Publication Publication Date Title
JP7114873B2 (ja) 半導体装置
US10109725B2 (en) Reverse-conducting semiconductor device
JP6277814B2 (ja) 半導体装置
US5723890A (en) MOS type semiconductor device
JP6226786B2 (ja) 半導体装置およびその製造方法
JP7230969B2 (ja) 半導体装置
JP2013258327A (ja) 半導体装置及びその製造方法
JP2002134748A (ja) 超接合半導体素子
JP4764974B2 (ja) 半導体装置
EP1341238B1 (en) Diode device and transistor device
JP7486373B2 (ja) 半導体装置
JP2004363327A (ja) 半導体装置
JP2018503268A (ja) 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法
JP4108762B2 (ja) 電界効果により制御可能の半導体デバイス
JP2003174169A (ja) 半導体装置
JP4264316B2 (ja) 半導体装置とその製造方法
JP2014222710A (ja) 半導体装置およびその製造方法
JP2019096732A (ja) 半導体装置
JP3914852B2 (ja) ダイオード素子とトランジスタ素子
JP2018006648A (ja) 半導体装置
JP4177229B2 (ja) 半導体装置とその製造方法
JP2017183346A (ja) 半導体装置および半導体装置の製造方法
JP2808871B2 (ja) Mos型半導体素子の製造方法
JP7486399B2 (ja) 半導体装置および半導体装置の製造方法
JP2002141505A (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4264316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees