JP5286706B2 - 電力用半導体装置とその製造方法 - Google Patents

電力用半導体装置とその製造方法 Download PDF

Info

Publication number
JP5286706B2
JP5286706B2 JP2007180931A JP2007180931A JP5286706B2 JP 5286706 B2 JP5286706 B2 JP 5286706B2 JP 2007180931 A JP2007180931 A JP 2007180931A JP 2007180931 A JP2007180931 A JP 2007180931A JP 5286706 B2 JP5286706 B2 JP 5286706B2
Authority
JP
Japan
Prior art keywords
region
collector
igbt
electric field
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007180931A
Other languages
English (en)
Other versions
JP2009021285A (ja
Inventor
好明 久本
敦司 楢崎
仁 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007180931A priority Critical patent/JP5286706B2/ja
Priority to US11/937,725 priority patent/US8742474B2/en
Priority to KR1020080008409A priority patent/KR100962524B1/ko
Priority to DE102008008152.3A priority patent/DE102008008152B4/de
Priority to CN200810074210XA priority patent/CN101345255B/zh
Publication of JP2009021285A publication Critical patent/JP2009021285A/ja
Application granted granted Critical
Publication of JP5286706B2 publication Critical patent/JP5286706B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821Collector regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates

Description

本発明は電力用半導体装置とその製造方法に係り、レーザアニール技術によりコレクタ領域とバッファ領域の両方又はいずれか一方の所定位置を選択的に活性化し電力用半導体装置の短絡耐量などの特性を改善した電力用半導体装置とその製造方法に関するものである。
電力用半導体装置はインバータなどの産業用分野や電子レンジなどの民生機器分野などに広く応用されている。特にパワーエレクトロニクスの分野では、低オン電圧で高耐圧化に有効なIGBT(Insulated Gate Bipolar Transistor)が主流となってきている。IGBTは第一導電型のエミッタ領域を備える。そしてエミッタ領域と接して第二導電型のベース領域が配置される。ベース領域はMOS構造の一部を担うように形成される。ベース領域は、前述のMOS構造のゲートに電圧を印加すると導電型が反転する領域を有する。さらにベース領域と接して第一導電型の耐圧維持領域が配置される。耐圧維持領域とは、伝導度変調により抵抗値を低下させ、IGBTのオン電圧を低減する領域である。さらに、耐圧維持領域と接して第二導電型のコレクタが配置される。そして、耐圧維持領域の外周にはループを形成するように第二導電型のガードリング構造が配置される。ガードリングは耐圧維持領域の電界緩和に寄与する。
前述のようなIGBTのターンオフ時に、耐圧維持領域に第二導電型のキャリアが過剰に存在していると、ターンオフ時のスイッチング特性悪化や、エミッタ領域−ベース領域−耐圧維持領域−コレクタ領域とで構成される寄生サイリスタが動作して電流の制御性を損なう事が考えられる。
特許文献1に開示されるIGBT及びその製造方法は、コレクタ領域をガードリングが形成されていない部分である能動領域の直下にのみ形成する。すなわちガードリング直下にはコレクタ領域は形成されていない。これにより、前述のような問題を引き起こすコレクタ領域から耐圧維持領域への第二導電型のキャリアの基準値以上の打ち込みを防止する。
特開2003−133556号公報 特開2005−333055号公報 特開2006−059876号公報
特許文献1に開示されるIGBT及びその製造方法により前述のスイッチング特性の悪化や寄生サイリスタの動作開始が抑制できる。しかしながら、特許文献1に開示されるIGBTはコレクタ領域を能動領域に対応する部分にのみ形成している。すなわちガードリング直下にコレクタ領域を形成していない。そのため、コレクタ領域とコレクタ電極との間のオーミック性が不十分であるという問題があった。
本発明は、上述のような課題を解決するためになされたもので、スイッチング特性の悪化や寄生サイリスタの動作開始を抑制し、かつコレクタとコレクタ電極との接触が良好なオーミック性を有する電力用半導体装置とその製造方法を提供する事を目的とする。
本発明に係る電力用半導体装置は、第一導電型のエミッタ領域と、該エミッタ領域と接する第二導電型のベース領域と、該ベース領域と接する第一導電型の耐圧維持領域と、能動領域と電界緩和領域において該耐圧維持領域の下に形成された第二導電型であるコレクタ領域と、該耐圧維持領域と該コレクタ領域の中間に配置される、第一導電型であり、かつ該耐圧維持領域よりは第一導電型のキャリアのキャリア密度が高いバッファ領域と、該コレクタ領域と接して配置される電極であるコレクタ電極とを備え、該能動領域における該バッファ領域には、該電界緩和領域における該バッファ領域よりも第一導電型のキャリア密度が低い領域が複数配置された事を特徴とする。
本発明により、電力用半導体装置の諸特性を損なうこと無く良好なスイッチング特性を得ることができる。
実施の形態1
図1は本実施形態の電力用半導体装置であるIGBTチップの正面図である。そして、図2は図1のIGBTの平面図である。本実施形態のIGBTはn型で比抵抗が250〜300Ω/cmのシリコン基板16を備える。シリコン基板16の厚みは本実施形態のIGBTが耐圧特性を維持するために必要な厚み以上でなければならない。例えば、3300V用IGBTの場合シリコン基板の厚みは400μm程度である。図1でシリコン基板16の表面側には後述するMOS領域を含む能動領域12が形成される。能動領域12とはIGBTのキャリアの輸送が行われる領域である。
さらに、図1において図示されるように能動領域12の左右には能動領域12を挟みこむように電界緩和領域14が形成される。電界緩和領域14は図2から分かるように能動領域12を囲むように形成されている。電界緩和領域14はIGBTチップ端面での電界の集中を回避するために設けられる領域である。換言すれば、電界緩和領域14はIGBTの耐圧確保に寄与する。従って一般にIGBTの動作電圧が高いほど電界緩和領域14の幅を広げ電界緩和を行う必要がある。本実施形態のIGBTでは電界緩和領域の幅dは2mm程度である。
また、本実施形態のIGBTは電界緩和領域14の一部と能動領域12とに重なるようにアルミ電極10が形成されている。アルミ電極10はAl−Si電極材料などで形成される。そして、アルミ電極10は前述したMOS領域のゲート電極である。一方、シリコン基板16の裏面側には裏面構造部18が形成されている。裏面構造部18は後述するバッファ領域とコレクタ領域を備える。上述の裏面構造部18と接して裏面電極20が形成される。裏面電極20はIGBTチップ裏面に形成されるコレクタ電極である。
図3は図2のA−A’断面図であり、能動領域12と電界緩和領域14との境界周辺を拡大したものである。以下図3を中心に本発明の説明を行う。まず、能動領域12について詳細に説明する。能動領域12はMOS領域22を含む。MOS領域22については図4に詳細な構成を示す。図4は図3のMOS領域22とその周辺をより詳細に説明するために図3のMOS領域22とその周辺を拡大した図である。MOS領域はアルミ電極10と接する場所に絶縁膜90を備える。さらに、絶縁膜90と接するようにエミッタ領域92が配置される。エミッタ領域92はn型の導電型である。エミッタ領域92と一定間隔離隔し、かつ絶縁膜90と接する場所であって、MOS領域22の端にはNウェル94が配置される。Nウェル94はN型の導電型である。そしてMOS領域22のエミッタ領域92、絶縁膜90、Nウェル94と接するようにベース領域96が形成されている。ベース領域96はp型の導電型である。そして、アルミ電極10とMOS領域22の絶縁膜90とエミッタ領域92、ベース領域96、Nウェル94によりMOS構造を形成している。なお、MOSのユニットセル構造としては、トレンチゲート型と平面ゲート型DMOS構造などがある。
図3に示すMOS領域22は上述の構成を備える。そして能動領域12は前述のMOS領域22の下層であって裏面側に耐圧維持領域28を備える。耐圧維持領域28はn型の導電型である。そしてIGBTターンオフ時においては通常、耐圧維持領域28のキャリア密度はエミッタ領域92のキャリア密度より低い。耐圧維持領域28はIGBTのターンオフ時にはキャリア密度が低いが、ターンオン時には裏面構造部18からキャリアの注入を受け低抵抗となる。このように、耐圧維持領域28は伝導度変調が行われる領域である。
さらに、耐圧維持領域28と接してバッファ領域36が形成されている。バッファ領域36は裏面構造部18の一部である。バッファ領域36はn型の導電型である。バッファ領域36のキャリア密度は耐圧維持領域28のキャリア密度より高い。バッファ領域36と接して、バッファ領域36の下層で裏面側にコレクタ活性領域38が形成される。コレクタ活性領域38はp型の導電型である。コレクタ活性領域38はIGBTのターンオン状態に耐圧維持領域28に正孔(ホール)を供給する。ここで、前述のバッファ領域36は耐圧維持領域28とコレクタ活性領域38とに挟まれて配置される。このためバッファ領域36はコレクタ活性領域38から耐圧維持領域28への正孔の注入を抑制する。また、バッファ領域36は、耐圧維持領域28に発生する空乏層がコレクタ活性領域38まで伸びてパンチスルーを起こす事も抑制する。
ここまでで能動領域12について説明したが、以後、図3の電界緩和領域14について説明する。前述の耐圧維持領域28は能動領域12だけでなく電界緩和領域14にも形成されている。電界緩和領域14の耐圧維持領域28と能動領域12の耐圧維持領域28とは連続的に接続されている。そして電界緩和領域14の耐圧維持領域28は層間絶縁膜30によってアルミ電極10と隔てられている。層間絶縁膜30は熱酸化膜、PSG(リンガラス)、Al-Si、ガラスコート膜(SinSIN)などの多層構造である。層間絶縁膜30はチップ主表面部分を保護する。層間絶縁膜30によりIGBTチップ表面からの水分・傷・磁場等の影響を受けてIGBTの特性が変動する事を防止できる。
さらに、電界緩和領域14においては、耐圧維持領域28と層間絶縁膜30とに接する場所にガードリング32が形成されている。ガードリング32はp型の導電型である。ガードリング32は、能動領域12を覆うように形成されている。すなわち、図2に示されるとおり、電界緩和領域14は能動領域12を覆うように周状に形成されている。そして、ガードリング32も電界緩和領域14に沿って能動領域12を囲むように配置されている。本実施ではガードリング32を3箇所備えているから、能動領域12はガードリング32によって3重に囲まれていることになる。
ここで、ガードリング32はコレクタ−エミッタ間電圧を維持するために形成されるものである。より具体的に説明すると、ガードリング32によりIGBTチップ端面における電界集中が抑制されるからコレクタ−エミッタ間電圧を維持する事ができる。IGBTチップに形成されるガードリング32の数や形状は、IGBTに印加される電圧やIGBTチップが必要とする耐圧を考慮して定められる。そしてガードリング32を多数形成すれば、その分広い面積の電界緩和領域14を要することになる。
ガードリング構造32よりさらにIGBTチップ端面側にはチャネルストッパー24が配置される。チャネルストッパー24はアルミ電極11及び耐圧維持領域28に接する。チャネルストッパー24はn型の導電型である。そしてチャネルストッパー24のキャリア密度は耐圧維持領域28のキャリア密度より高い。チャネルストッパー24はIGBTチップ端面に向かって伸びる空乏層の伸びを止めるために形成されている。ゆえにチャネルストッパー24はMOS構造22から伸びる空乏層がIGBTチップ端面に到達してしまう事を防ぐことができる。また、チャネルストッパー24の形状・大きさなどの構造は、IGBTチップが有する耐圧クラスによって適宜定められるものである。
電界緩和領域14における耐圧維持領域28の裏面側には、耐圧維持領域28と接してバッファ領域37が配置されている。本実施形態において、電界緩和領域14におけるバッファ領域37は能動領域12におけるバッファ領域36と同様の導電型、キャリア密度である。そして、バッファ領域36とバッファ領域37は連続的に接して配置されており一体のバッファ領域を形成している。
さらに、電界緩和領域14は、バッファ領域37の裏面側と接するコレクタ不活性領域34を備える。コレクタ不活性領域34はボロンなどのp型のドーパントが含まれる領域である。しかし前述のドーパントが熱処理などにより活性化されていない又は十分活性化されていないため、コレクタ不活性領域34はコレクタ活性領域38より正孔密度が低い。なお、コレクタ不活性領域34とコレクタ活性領域38とは、能動領域12と電界緩和領域14との境界で接触しておりコレクタ領域を形成している。コレクタ不活性領域34とコレクタ活性領域38の裏面側には裏面電極20が形成されている。電界緩和領域14は上述の構成を備える。
本実施形態の電力用半導体装置であるIGBTは図1、2、3、4を用いて説明した構成を備える。以後、本実施形態のIGBTの製造方法について説明する。図5は本実施形態のIGBTの製造プロセスフローの概要を説明するための図である。図5において◎が付された工程はマスク合わせが行われる工程である。最初の工程であるロット形成から、pウェル工程、ゲート(1)工程、ゲート(2)工程、チャネルドープ工程、P+拡散工程、ソース工程、コンタクト工程、アルミ配線工程、ガラスコート工程までの各工程により、裏面構造部18と裏面電極20を除く領域が形成される。前述の各工程は本発明の説明上必須ではないから説明を省略する。
次いで、図3で説明した裏面構造部18などが形成される。裏面構造部18形成のために、ステップ11、ステップ12が行われる。ステップ11は以下のように行われる。まず、ウェーハ表面にウェーハの表面保護及びウェーハ裏面を薄く仕上げてもウェーハが割れないように補強用テープを貼る。
次いで裏面研削機で所定厚みまで研削する。その後、前述の研削によりダメージを受けた層である破砕層をエッチング液で10〜20μmエッチングする。このようにして形成された裏面にPイオン注入機でイオン注入する。このイオン注入はウェーハ裏面全面に行われるものである。さらにレーザアニール装置で前述のイオン注入で注入されたイオンの活性化を行う。本実施形態ではレーザアニールのためにYAGレーザーが用いられる。そしてレーザアニール装置がウェーハを走査する事により所定位置のレーザアニールが行われる。
そして、本実施形態のステップ11においてはレーザパワーを一定としてレーザアニールが行われるからIGBTチップ裏面のバッファ領域36、37の活性化率すなわち、キャリア密度は同等である。
ステップ11の後にはステップ12が行われる。ステップ12はコレクタ活性領域38およびコレクタ不活性領域34を形成するための工程である。ステップ12ではまずBイオン注入機により裏面全面にイオン注入が行われる。次いで以下のようにレーザアニールが行われる。すなわち、まず最初にレーザアニール装置にウェーハ(IGBTチップ)主表面のパターンを認識させる。そして、認識した主表面のパターンに基づき、電界緩和領域14はレーザパワーを下げ、能動領域12ではレーザパワーを上げてレーザアニールを行う。ここで、レーザパワーを上げてレーザアニールが行われるとその位置はウェーハ深さ方向に10μm程度まで、1000℃程度の温度でアニールされる。上述した通りレーザアニール装置により所定位置のイオンのみ選択的に活性化させることができる。本実施形態のコレクタ活性領域38とコレクタ不活性領域34との活性化率の違いすなわち、キャリア密度の違いは上述のように処理される事により実現されるものである。
ステップ12の後にはステップ13が行われる。ステップ13は裏面電極20を形成するための工程である。ステップ13では、まず、電極形成前処理としてHFと水を1:100程度で混合した混合液で裏面に形成された酸化膜を除去する。次いで、Al/Mo/Ni/Au、Al/Ti/Ni/Auの4層構造の電極材を用いて裏面電極20を形成する。
ステップ13の後にはステップ14へ処理が進められる。ステップ14はシンタ−熱処理を行う工程である。シンタ−熱処理とは裏面電極20を400℃前後で30分間程度熱処理する工程である。シンタ−熱処理により裏面電極20とウェーハとの密着性が確保できる。また裏面電極20とウェーハとのオーミック接触が可能となる。
ここで、本実施形態の特徴を理解するための比較例1を説明する。比較例1のIGBTは図6のプロセスフローで作成される。比較例1のプロセスフローにおけるステップ2の裏面nバッファ拡散工程とステップ3の裏面pコレクタ拡散工程とにおいては、注入したイオンの活性化のためにアニールが必要である。比較例1では熱拡散方式でバッファ領域とコレクタの形成を行う。故に、例えば、バッファ領域を形成すべきイオンをウェーハ裏面全面に形成した場合、バッファ領域は裏面全面に渡って活性化される事になる。コレクタについても同様である。
図6のプロセスフローで製作された比較例1のIGBT断面図を図7に示す。図7は能動領域100と電界緩和領域102の境界とその近傍の拡大図である。比較例1ではバッファ領域106とコンタクト領域104がウェーハ裏面全体に渡って形成されている。そして前述した通り熱拡散方式でバッファ領域106とコレクタ領域104とが形成されるので、ウェーハ裏面全面に渡って活性化されたバッファ領域とコレクタ領域が形成される。すなわちバッファ領域におけるキャリア濃度はウェーハ裏面全面に渡って一様であるし、コレクタ領域も同様である。比較例1は上述の特徴を備える。
比較例1の構成における課題を、IGBT断面図である図8を用いて説明する。図8のIGBTは比較例1と同様の裏面構造部を有する。ここで、ゲート電極40への電圧の印加を停止し、IGBTをターンオフしようとする場合を考える。IGBTのターンオフ時にはテイル電流を抑制するためにも耐圧維持領域50の正孔が速やかにコレクタ58などへ抜ける事が望ましい。しかしながら、比較例1のようにコレクタ領域104の活性な領域がウェーハ裏面全面に渡って形成されている場合には、正孔が耐圧維持領域に過剰に供給される。IGBTの抵抗の大部分を占めるのは耐圧維持領域であるから、耐圧維持領域に正孔が多量に供給されて伝導度変調を起こす事は動作電圧の観点からは望ましい。ところが、IGBTターンオフ時に耐圧維持領域に大量の正孔が存在していると以下の問題が起こり得る。すなわち、エミッタ42−ベース46−耐圧維持領域50−コレクタ58とはn−p−n−pの寄生サイリスタを構成しており、この寄生サイリスタが動作してしまう事がある。前述の寄生サイリスタが動作してしまうと、IGBTの電流制御性を損なう事が考えられる。
続いて比較例2について、図9を用いて説明する。比較例2の構成は比較例1と以下の相違点を有する。すなわち、比較例2においては電界緩和領域102に活性なコレクタ領域が形成されていない。比較例2の活性なコレクタ領域は能動領域100の直下にのみ形成されているコレクタ活性領域38である。ここで、活性とは、IGBT動作時に耐圧維持領域28の伝導度変調を引き起こす正孔の注入を行う事ができる状態を指す。比較例2のIGBTは活性なコレクタ領域が能動領域100にのみ形成されているから、IGBT動作時に、コレクタ活性領域38から耐圧維持領域28へ過剰に正孔が供給される事はない。故に比較例1と比較して前述の寄生サイリスタが動作しずらい。
ところで、比較例2のIGBTはマスクを利用して能動領域100の直下にのみイオン注入を行う。従って、電界緩和領域102の直下にはコレクタ領域を形成すべきイオンが注入されていない。このようなウェーハ裏面に裏面電極20を形成すると、電界緩和領域102における裏面電極20が、ウェーハとオーミック性の接触をすることができない事がある。その結果、比較例2のような構成では素子抵抗の低減が困難であるという問題があった。
このように、比較例1、2の構成はそれぞれ、ターンオフ時における寄生サイリスタの動作開始、裏面電極のウェーハとのオーミック性の接触が得られないなどの問題があった。
本実施形態のIGBTはターンオフ時における寄生サイリスタの動作開始を抑制し、かつ、裏面電極の、ウェーハとのオーミック性接触が電界緩和領域においても得られる。図3に示される本実施形態の構成によれば、コレクタ不活性領域34が電界緩和領域14に形成されているからIGBT動作時の耐圧維持領域28へのホールの過剰供給を回避する事ができる。よって、寄生サイリスタの動作を抑制できる。ここで、本実施形態ではコレクタ不活性領域34があるからIGBTチップ全面にコレクタ活性領域が形成されている場合と比べてIGBT動作時に耐圧維持領域28に供給される正孔の量は減る。しかしながら、IGBTの動作時において耐圧維持領域28の実効的な抵抗を低減させるのは専ら能動領域12直下から注入される正孔である。従って電界緩和領域における正孔密度はIGBTの素子抵抗低減にとってさほど重要ではない。よって、本実施形態のように電界緩和領域14の直下にコレクタ活性領域を形成しなくても、耐圧維持領域28の抵抗への影響は軽微である。
本実施形態の構成によれば、耐圧維持領域28の実効的な抵抗を上げる事なく、短絡耐量などの弊害を抑制できる。
また、本実施形態ではコレクタ領域を形成すべきドーパントの注入をBイオン注入機によりIGBTチップ全面に渡って行っている。ここで、活性不活性とを問わずBドーパントが注入された表面と裏面電極20とは前述のシンタ−熱処理により良好なオーミック性を有する接触が得られる。従って本実施形態のコレクタ領域と裏面電極20とは良好なオーミック接触を構成している。一方、比較例2の構成では、電界緩和領域102の直下にはバッファ領域はあるがコレクタ領域形成のためのイオン注入が行われていない。ゆえに前述のシンタ−熱処理を行っても電界緩和領域102において、裏面電極とウェーハとのオーミック性の接触は得られづらい。このように、コレクタ領域となるべきイオンの注入をウェーハ全面に行う事によりIGBTチップ全面に渡って良好なオーミック接触が得られる。
本実施形態においては能動領域12直下のコレクタはコレクタ活性領域38としたが本発明はこれに限定されない。すなわち、図10に示す能動領域12におけるコレクタをコレクタ活性領域110、コレクタ不活性領域112とを交互に配置する構成としても良い。このように配置することで耐圧維持領域へ注入される正孔の量を制御できるから本発明の効果を得られる。
本実施形態においては、キャリアの導電型はエミッタ−ベース−耐圧維持領域−コレクタの順にn型−p型−n型−p型としたが本発明はこれに限定されない。すなわち、これを逆転してエミッタ−ベース−耐圧維持領域−コレクタの順にp型−n型−p型−n型としても本発明の効果を得られる。
本実施形態においては、電界緩和領域にはガードリング32を配置して電界の集中を防止したが本発明はこれに限定されない。すなわち、ガードリングに替えてフィールドプレート構造などを用いて電界緩和を行っても本発明と同様に電界緩和領域を形成できるから本発明の効果は得られる。
本実施形態ではコレクタ活性領域38とコレクタ不活性領域34との境界は能動領域12と電界緩和領域14との境界と一致させたが本発明はこれに限定されない。すなわち、コレクタ活性領域38とコレクタ不活性領域34との境界は、短絡耐量その他必要な特性を考慮して決めれば良いから能動領域12中に位置していても良いし、電界緩和領域14中に位置していても良い。
実施の形態2
本実施形態はバッファ領域の活性化率の制御を行う事によりIGBTの特性を最適化できる電力用半導体装置とその製造方法に関する。本実施形態の構成については、図3で表される実施の形態1の構成との相違点のみ説明する。
本実施形態の構成を図11で説明する。本実施形態の電力用半導体装置であるIGBTは能動領域128と電界緩和領域130とを備える。能動領域128のバッファ領域120と電界緩和領域130のバッファ領域122とは接している。そして、バッファ領域122とバッファ領域120ともに第一導電型である。また、バッファ領域122とバッファ領域120とは接している。そして、バッファ領域122のキャリア密度はバッファ領域120のキャリア密度より高い。これはレーザアニールを行う際に、バッファ領域122をバッファ領域120より高いレーザパワーでアニールする事により行われる。
また、本実施形態のコレクタは、能動領域128直下にコレクタ活性領域124、電界緩和領域130直下にコレクタ不活性領域126を備える。コレクタ活性領域124はコレクタ不活性領域126と比較してキャリア密度が高い。これはコレクタをレーザアニール処理する際にコレクタ活性領域124をコレクタ不活性領域126より高いレーザパワーでアニールする事により行われる。
本実施形態のIGBTは上述のように、電界緩和領域130の直下に配置されるバッファ領域122のキャリア密度が能動領域128直下のバッファ領域120のキャリア密度より高い事が特徴である。バッファ領域122により、電界緩和領域からの耐圧維持領域28への正孔の注入を抑制する効果が高まる。従って本実施形態の構成によれば、電界緩和領域130における正孔の注入を抑制できるから寄生サイリスタの動作開始を抑制し、短絡耐量の向上ができる。
本実施形態では、バッファ領域のうちキャリア密度が高い領域は電界緩和領域130に配置したが本発明はこれに限定されない。すなわち、図12又は図13に示すようにバッファ領域のキャリア密度の高い領域156を能動領域128に適宜配置すれば、耐圧維持領域28へ注入される正孔の量を制御する事ができるから本発明の効果を失わない。なお、図12、13において、バッファ領域156はバッファ領域154、122よりキャリア密度が低い領域である。また図12において、コレクタ領域152はコレクタ活性領域150よりキャリア密度が低い領域である。また図13において、コレクタ活性領域124はコレクタ不活性領域126よりキャリア密度が高い。
また、図14に示すように、バッファ領域120と比較してキャリア密度の高いバッファ領域122は電界緩和領域に配置し、コレクタ不活性領域170を能動領域に適宜配置する事としても耐圧維持領域28への正孔の注入を制御できるから本発明の効果を得られる。ここで、コレクタ活性領域172はコレクタ不活性領域170よりキャリア密度の高い領域である。
実施の形態1の電力用半導体装置であるIGBTチップの正面図を説明する図である。 図1の平面図である。 図2A−A’断面図である。 MOS領域を説明する断面図である。 実施の形態1におけるIGBTの製造プロセスフローの概要である。 比較例1におけるIGBTの製造プロセスフローの概要である。 図6のプロセスフローで製作された比較例1のIGBT断面図である。 比較例1の構成における課題を説明するためのIGBT断面図である。 比較例2の構成を説明するためのIGBT断面図である。 実施の形態1の変形例を説明するための図である。 実施の形態2の電力用半導体装置であるIGBTチップの断面図である。 実施の形態2の変形例を説明するためのIGBT断面図である。 実施の形態2の変形例を説明するためのIGBT断面図である。 実施の形態2の変形例を説明するためのIGBT断面図である。
符号の説明
20 裏面電極
28 耐圧維持領域
34 コレクタ不活性領域
38 コレクタ活性領域
92 エミッタ領域
96 ベース領域

Claims (1)

  1. 第一導電型のエミッタ領域と、
    前記エミッタ領域と接する第二導電型のベース領域と、
    前記ベース領域と接する第一導電型の耐圧維持領域と、
    能動領域と電界緩和領域において前記耐圧維持領域の下に形成された第二導電型であるコレクタ領域と、
    前記耐圧維持領域と前記コレクタ領域の中間に配置される、第一導電型であり、かつ前
    記耐圧維持領域よりは第一導電型のキャリアのキャリア密度が高いバッファ領域と、
    前記コレクタ領域と接して配置される電極であるコレクタ電極とを備え、
    前記能動領域における前記バッファ領域には、前記電界緩和領域における前記バッファ領域よりも第一導電型のキャリア密度が低い領域が複数配置された事を特徴とする電力用半導体装置。
JP2007180931A 2007-07-10 2007-07-10 電力用半導体装置とその製造方法 Active JP5286706B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007180931A JP5286706B2 (ja) 2007-07-10 2007-07-10 電力用半導体装置とその製造方法
US11/937,725 US8742474B2 (en) 2007-07-10 2007-11-09 Power semiconductor device having an active region and an electric field reduction region
KR1020080008409A KR100962524B1 (ko) 2007-07-10 2008-01-28 전력용 반도체장치와 그 제조 방법
DE102008008152.3A DE102008008152B4 (de) 2007-07-10 2008-02-08 Leistungshalbleitervorrichtung
CN200810074210XA CN101345255B (zh) 2007-07-10 2008-02-13 功率用半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007180931A JP5286706B2 (ja) 2007-07-10 2007-07-10 電力用半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2009021285A JP2009021285A (ja) 2009-01-29
JP5286706B2 true JP5286706B2 (ja) 2013-09-11

Family

ID=40121628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007180931A Active JP5286706B2 (ja) 2007-07-10 2007-07-10 電力用半導体装置とその製造方法

Country Status (5)

Country Link
US (1) US8742474B2 (ja)
JP (1) JP5286706B2 (ja)
KR (1) KR100962524B1 (ja)
CN (1) CN101345255B (ja)
DE (1) DE102008008152B4 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007062305B3 (de) * 2007-12-21 2009-05-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit grabenförmiger Feldringstruktur und Herstellungsverfahren hierzu
CN102473723B (zh) * 2009-07-15 2014-12-03 三菱电机株式会社 功率用半导体装置及其制造方法
JP2011204711A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置およびその製造方法
CN102208436B (zh) * 2010-03-31 2013-10-02 比亚迪股份有限公司 功率半导体器件的终端结构及功率半导体器件
JP5606240B2 (ja) * 2010-09-22 2014-10-15 三菱電機株式会社 半導体装置
DE112011105411B4 (de) 2011-07-05 2017-12-14 Mitsubishi Electric Corp. Halbleitervorrichtung
CN103946984B (zh) * 2011-11-22 2016-09-21 丰田自动车株式会社 半导体装置
JP5811829B2 (ja) * 2011-12-22 2015-11-11 住友電気工業株式会社 半導体装置の製造方法
CN102543728A (zh) * 2012-01-05 2012-07-04 深圳市鹏微科技有限公司 功率三极管芯片薄片制造方法
CN103681816A (zh) * 2012-09-09 2014-03-26 苏州英能电子科技有限公司 一种具有浮置环结构的双极型晶体管
CN103681809B (zh) * 2012-09-09 2016-08-17 苏州英能电子科技有限公司 具有复合结构的横向双极型晶体管
KR102045730B1 (ko) * 2012-12-28 2019-12-03 엘지디스플레이 주식회사 인버터와 이를 이용한 구동회로 및 표시장치
CN104979283B (zh) * 2014-04-03 2020-06-19 中国科学院微电子研究所 Ti-igbt的制作方法
JP6624101B2 (ja) 2017-02-03 2019-12-25 株式会社デンソー 半導体装置
WO2019216085A1 (ja) * 2018-05-10 2019-11-14 富士電機株式会社 半導体装置の製造方法
CN109671771B (zh) * 2018-11-19 2022-04-01 全球能源互联网研究院有限公司 Igbt芯片的背面结构、igbt芯片结构及制备方法
CN109860283A (zh) * 2019-01-16 2019-06-07 全球能源互联网研究院有限公司 一种igbt、igbt背面的制作方法和装置
CN111682062A (zh) * 2020-06-24 2020-09-18 全球能源互联网研究院有限公司 一种igbt器件的背面结构及其制备方法、igbt器件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430476A (ja) * 1990-05-25 1992-02-03 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
JPH0661495A (ja) * 1992-08-07 1994-03-04 Hitachi Ltd 半導体装置及びその製法
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Mis型半導体装置の作製方法
DE4313170A1 (de) 1993-04-22 1994-10-27 Abb Management Ag Leistungshalbleiterbauelement
JP3325752B2 (ja) 1995-12-11 2002-09-17 三菱電機株式会社 半導体装置およびその製造方法
JP3488772B2 (ja) * 1996-01-16 2004-01-19 三菱電機株式会社 半導体装置
JP3372176B2 (ja) * 1996-12-06 2003-01-27 株式会社東芝 半導体装置とその製造方法
JP3684962B2 (ja) * 1999-12-01 2005-08-17 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP3977676B2 (ja) * 2001-03-29 2007-09-19 株式会社東芝 半導体装置及びその製造方法
JP4566470B2 (ja) * 2001-07-17 2010-10-20 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
KR100854078B1 (ko) * 2001-09-12 2008-08-25 페어차일드코리아반도체 주식회사 모스 게이트형 전력용 반도체소자 및 그 제조방법
JP4097416B2 (ja) 2001-10-26 2008-06-11 新電元工業株式会社 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP3919591B2 (ja) * 2002-04-23 2007-05-30 株式会社豊田中央研究所 半導体装置の製造方法
JP2003347547A (ja) 2002-05-27 2003-12-05 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
DE10330571B8 (de) 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
JP4264316B2 (ja) * 2003-09-01 2009-05-13 株式会社豊田中央研究所 半導体装置とその製造方法
JP4177229B2 (ja) * 2003-10-29 2008-11-05 本田技研工業株式会社 半導体装置とその製造方法
JP4231387B2 (ja) 2003-11-05 2009-02-25 本田技研工業株式会社 半導体装置とその製造方法
JP2005333055A (ja) 2004-05-21 2005-12-02 Toyota Central Res & Dev Lab Inc 半導体装置
JP4770140B2 (ja) 2004-08-17 2011-09-14 富士電機株式会社 半導体素子の製造方法
DE102005053487B4 (de) * 2005-11-09 2011-06-09 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit

Also Published As

Publication number Publication date
CN101345255A (zh) 2009-01-14
JP2009021285A (ja) 2009-01-29
DE102008008152A1 (de) 2009-01-15
US20090014753A1 (en) 2009-01-15
KR100962524B1 (ko) 2010-06-14
DE102008008152B4 (de) 2014-11-20
CN101345255B (zh) 2010-08-11
US8742474B2 (en) 2014-06-03
KR20090005947A (ko) 2009-01-14

Similar Documents

Publication Publication Date Title
JP5286706B2 (ja) 電力用半導体装置とその製造方法
JP6078961B2 (ja) 半導体装置の製造方法
JP5605073B2 (ja) 半導体装置
JP6676988B2 (ja) 半導体装置
JP6365165B2 (ja) 半導体装置の製造方法
US9941395B2 (en) Insulated gate semiconductor device and method for manufacturing the same
JP6988175B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2016147264A1 (ja) 半導体装置及びその製造方法
JP2013197122A (ja) 半導体装置
JP5606240B2 (ja) 半導体装置
US8587025B1 (en) Method for forming laterally varying doping concentrations and a semiconductor device
JP6139312B2 (ja) 半導体装置
JP6784148B2 (ja) 半導体装置、絶縁ゲート型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタの製造方法
JP2014175517A (ja) 半導体装置およびその製造方法
US9543405B2 (en) Method of manufacturing a reduced free-charge carrier lifetime semiconductor structure
JPWO2014087543A1 (ja) 半導体装置の製造方法
JP4910894B2 (ja) 半導体装置の製造方法および半導体装置
JP2008147318A (ja) 高耐圧半導体装置及びその製造方法
CN109564939B (zh) 半导体装置
US20110006339A1 (en) Semiconductor device and method of manufacturing the same
JP7410478B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2009194330A (ja) 半導体装置およびその製造方法
JP6020317B2 (ja) 半導体素子
JP2008053610A (ja) 絶縁ゲート型バイポーラトランジスタ
JP7396000B2 (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R150 Certificate of patent or registration of utility model

Ref document number: 5286706

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250