CN101345255B - 功率用半导体装置及其制造方法 - Google Patents

功率用半导体装置及其制造方法 Download PDF

Info

Publication number
CN101345255B
CN101345255B CN200810074210XA CN200810074210A CN101345255B CN 101345255 B CN101345255 B CN 101345255B CN 200810074210X A CN200810074210X A CN 200810074210XA CN 200810074210 A CN200810074210 A CN 200810074210A CN 101345255 B CN101345255 B CN 101345255B
Authority
CN
China
Prior art keywords
region
zone
conductivity type
collector
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810074210XA
Other languages
English (en)
Other versions
CN101345255A (zh
Inventor
久本好明
楢崎敦司
上村仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101345255A publication Critical patent/CN101345255A/zh
Application granted granted Critical
Publication of CN101345255B publication Critical patent/CN101345255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及抑制开光特性的恶化或者寄生可控硅的动作开始并且具有集电极和集电极的接触良好的欧姆特性的功率用半导体装置以及制造方法，其目的在于提供一种改善了短路容量等的特性的功率用半导体装置以及制造方法。具有：第一导电型的发射极区域；与所述发射极区域接触的第二导电型的基极区域；与所述基极区域基础的第一导电型的耐压维持区域；与所述耐压维持区域接触的第二导电型的集电极区域；与所述集电极区域接触地配置的作为电极的集电极。并且，该集电极区域的与电场缓和区域重叠的区域和与有源区域重叠的区域都具有第二导电型的掺杂剂，在与该电场缓和区域重叠的区域具有第二导电型载流子的载流子密度比与该有源区域重叠的区域低的区域。

Description

功率用半导体装置及其制造方法
技术领域
本发明涉及功率用半导体装置及其制造方法，特别涉及利用激光退火技术选择性地对集电极区域和缓冲区域这二者或者任意一个的预定位置进行活性化来改善功率用半导体装置的短路容量等特性后的功率半导体装置及其制造方法。
背景技术
功率用半导体装置被广泛应用于反相器等产业用领域或者电子领域等民用设备领域等。特别是在功率电子学的领域中，以低导通电压对高耐压化是有效的IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)成为主流。IGBT具有第一导电型的发射极区域。并且，与发射极区域接触地配置第二导电型的基极区域。基极区域以承担MOS结构的一部分的方式形成。基极区域具有若对所述MOS结构的栅极施加电压则导电型反转的区域。并且，与基极区域接触地配置第一导电型的耐压维持区域。耐压维持区域是利用传导率调制使电阻值降低来减小IGBT的导通电压的区域。并且，与耐压维持区域接触地配置第二导电型的集电极。并且，在耐压维持区域的外周以形成环的方式配置第二导电型的保护环结构。保护环有助于耐压维持区域的电场缓和。
在所述的IGBT切断时，若在耐压维持区域过剩地存在第二导电型的载流子，则切断时的开关特性恶化或者发射极区域-基极区域-耐压维持区域构成的寄生可控硅工作，损失电流的控制性。
对于专利文献1公开的IGBT及其制造方法来说，只在没有形成保护环的部分即有源区域的正下方形成集电极区域。即，在保护环的正下方没有形成集电极区域。由此，防止从引起所述的问题的集电极区域向耐压维持区域的第二导电型的载流子的基准值以上的进入。
专利文献1  特开2003-133556号公报
专利文献2  特开2005-333055号公报
专利文献3  特开2006-059876号公报
利用专利文献1公开的IGBT及其制造方法，能够抑制所述的开关特性的恶化或者寄生可控硅的工作开始。但是，专利文献1公开的IGBT只在对应于有源区域的部分形成集电极区域。即，没有在保护环正下方形成集电极区域。因此，存在集电极区域和集电极之间的欧姆性不充分的问题。
发明内容
本发明是为解决所述问题而进行的，其目的在于提供一种抑制开关特性的恶化或者寄生可控硅的工作开始并且具有集电极区域和集电极的接触良好的功率用半导体装置及其制造方法。
本发明的功率用半导体装置具有：第一导电型的发射极区域；与该发射极区域接触的第二导电型的基极区域；与该基极区域接触的第一导电型的耐压维持区域；与该耐压维持区域接触的第二导电型的集电极区域；与该集电极区域接触地配置的作为电极的集电极。并且，该集电极区域的与电场缓和区域重叠的区域和与有源区域重叠的区域都具有第二导电型的掺杂剂，在与该电场缓和区域重叠的区域具有第二导电型载流子的载流子密度比与该有源区域重叠的区域低的区域。
本发明的功率用半导体装置具有：第一导电型的发射极区域；与该发射极区域接触的第二导电型的基极区域；与该基极区域接触的第一导电型的耐压维持区域；与该耐压维持区域接触的第二导电型的集电极区域；配置在该耐压维持区域和该集电极区域的中间、且第一导电型载流子的载流子密度比该耐压维持区域高的第一导电型的缓冲区域；与该集电极区域接触地配置的作为电极的集电极。并且，在该缓冲区域的与电场缓和区域重叠的区域，存在第一导电型载流子的载流子密度比与有源区域重叠的区域高的区域。
本发明的功率用半导体装置的制造方法具有如下步骤：背面研磨步骤，以背面研磨机对晶片背面进行研磨；集电极形成步骤，从该晶片背面进行离子注入，形成集电极区域；集电极活性化步骤，利用激光退火处理，使在该集电极形成步骤中注入的离子活性化；电极形成步骤，在该晶片背面形成电极；电极加热步骤，对在该电极形成步骤中所形成的电极进行加热。并且，在该集电极活性化步骤中，该集电极区域的与电场缓和区域重叠的区域具有以比与有源区域重叠的区域低的激光功率进行该激光退火的区域。
根据本发明，能够不损失功率用半导体装置的各个特性地得到良好的开关特性。
附图说明
图1是说明作为实施方式1的功率半导体装置的IGBT芯片的正面图的图。
图2是图1的平面图。
图3是图2的A-A’剖面图。
图4是说明MOS区域的剖面图。
图5是实施方式1的IGBT的制造工艺流程的概要。
图6是比较例1的IGBT的制造工艺流程的概要。
图7是以图6的工艺流程所制作的比较例1的IGBT剖面图。
图8是用于说明比较例1的结构中的课题的IGBT剖面图。
图9是用于说明比较例2的结构的IGBT剖面图。
图10是用于说明实施方式1的变形例的图。
图11是作为实施方式2的功率用半导体装置的IGBT芯片的剖面图。
图12是用于说明实施方式2的变形例的IBGT剖面图。
图13是用于说明实施方式2的变形例的IBGT剖面图。
图14是用于说明实施方式2的变形例的IBGT剖面图。
具体实施方式
实施方式1
图1是作为本实施方式的功率用半导体装置的IGBT芯片的正面图。并且，图2是图1的IGBT的平面图。本实施方式的IGBT为n型，具有电阻率为250～300Ω/cm的硅衬底16。硅衬底16的厚度必须是本实施方式的IGBT为了维持耐压特性所需的厚度以上。例如，在3300V用IGBT的情况下，硅衬底的厚度为400μm左右。在图1中，在硅衬底16的表面侧形成包括后述的MOS区域的有源区域12。有源区域12是进行IGBT的载流子的输送的区域。
并且，如在图1中所示的那样，在有源区域12的左右以夹持有源区域12的方式形成电场缓和区域14。由图2可知，电场缓和区域14以包围有源区域12的方式形成。电场缓和区域14是为了避免IGBT芯片的端面的电场的集中而设置的区域。换言之，电场缓和区域14有助于确保IGBT的耐压。因此，一般地IGBT的工作电压越高需要使电场缓和区域14的宽度越宽，进行电场缓和。在本实施方式的IGBT中，电场缓和区域的宽度d为2mm左右。
此外，本实施方式的IGBT以与电场缓和区域14的一部分和有源区域12重叠的方式形成铝电极10。铝电极10由Al-Si电极材料等形成。并且，铝电极10是如上所述的MOS区域的栅电极。另一方面，在硅衬底16的背面侧形成背面结构部18。背面结构部18具有后述的缓冲区域和集电极区域。与上述的背面结构部18接触地形成背面电极20。背面电极20是形成在IGBT芯片背面的集电极。
图3是图2的A-A’剖面图，是放大有源区域12和电场缓和区域14的边界周边的图。以下，以图3为中心对本发明进行说明。首先，详细地对有源区域12进行说明。有源区域12包括MOS区域22。对于MOS区域22，图4中示出详细的结构。图4是为了更加详细地说明图3的MOS区域22和其周边而对图3的MOS区域22和其周边进行放大后的图。在MOS区域与铝电极10接触的地方具有绝缘膜90。并且，以与绝缘膜90接触的方式配置发射极区域92。发射极区域92为n型的导电型。在与发射极区域92隔离固定间隔并且与绝缘膜90接触的地方，在MOS区域22的端部配置N阱94。N阱94是N型的导电型。并且，以与MOS区域22的发射极区域92、绝缘膜90、N阱94接触的方式形成基极区域96。基极区域96是p型的导电型。并且，由铝电极10、MOS区域22的绝缘膜90和发射极区域92、基极区域96、N阱94形成MOS结构。并且，作为MOS单元结构，存在沟槽栅极型和平面栅极型DMOS结构等。
图3所示的MOS区域22具有所述的结构。并且，对于有源区域12来说，在所述的MOS区域22的下层，在背面侧具有耐压维持区域28。耐压维持区域28是n型的导电型。并且，在IGBT切断时，通常，耐压维持区域28的载流子密度比发射极区域92的载流子密度低。耐压维持区域28在IGBT切断时载流子密度较低，但是，在接通时，从背面结构部18接受载流子的注入，成为低电阻。这样，耐压维持区域28是进行传导率调制的区域。
并且，与耐压维持区域28接触地形成缓冲区域36。缓冲区域36是背面结构部18的一部分。缓冲区域36是n型的导电型。缓冲区域36的载流子密度比耐压维持区域28的载流子密度高。与缓冲区域36接触地在缓冲区域36的下层在背面侧形成集电极活性区域38。集电极活性区域38是p型的导电型。集电极活性区域38在IGBT的接通状态下对耐压维持区域28供给空穴。此处，所述的缓冲区域36被耐压维持区域28和集电极活性区域38夹持地配置。因此，缓冲区域36抑制从集电极活性区域38向耐压维持区域28的空穴的注入。此外，缓冲区域36也能够抑制在耐压维持区域28上所产生的耗尽层延伸到集电极活性区域38而引起击穿现象。
此前对有源区域12进行了说明，此后对图3的电场缓和区域14进行说明。所述的耐压维持区域28不仅形成在有源区域12，也形成在电场缓和区域14。电场缓和区域14的耐压维持区域28和有源区域12的耐压维持区域28连续地连接。并且，电场缓和区域14的耐压维持区域28利用层间绝缘膜30与铝电极10隔开。层间绝缘膜30是热氧化膜、PSG(磷玻璃)、Al-Si、玻璃镀(glass-coated)膜(SinSIN)等的多层结构。层间绝缘膜30保护芯片主表面部分。可利用层间绝缘膜30防止受到来自IGBT芯片表面的水分、损伤、磁场等的影响而使IGBT的特性变动。
并且，在电场缓和区域14，在与耐压维持区域28和层间绝缘膜30接触的地方形成保护环32。保护环32是p型的导电型。保护环32以覆盖有源区域12的方式形成。即，如图2所示，电场缓和区域14以覆盖有源区域12的方式以一周状形成。并且，保护环32也沿着电场缓和区域14以包围有源区域12的方式配置。在本实施方式中，在三处具有保护环32，所以，有源区域12被保护环32三重地包围。
此处，保护环32是为了维持集电极-发射极间电压而形成的。若更具体地说明，因为利用保护环32抑制IGBT芯片端面的电场集中，所以，能够维持集电极-发射极间电压。考虑到施加到IGBT上的电压或者IGBT芯片所需的耐压来决定形成在IGBT芯片上的保护环32的数目或者形状。并且，若形成多个保护环32，需要相应较宽面积的电场缓和区域14。
沟道截断环24与保护环结构32相比，配置在IGBT芯片端面侧。沟道截断环24与铝电极11以及耐压维持区域28接触。沟道截断环24是n型的导电型。并且，沟道截断环24的载流子密度比耐压维持区域28的载流子密度高。沟道截断环24是为了使朝向IGBT芯片端面延伸的耗尽层的延伸停止而形成的。所以，沟道截断环24能够防止从MOS结构22延伸的耗尽层到达IGBT芯片端面。此外，沟道截断环24的形状、大小等结构根据IGBT芯片所具有的耐压等级适当地决定。
在电场缓和区域14的耐压维持区域28的背面侧，与耐压维持区域28接触地配置缓冲区域37。在本实施方式中，电场缓和区域14的缓冲区域37是与有源区域12的缓冲区域36相同的导电型、载流子密度。并且，缓冲区域36和缓冲区域37连续地接触地配置，形成一体的缓冲区域。
并且，电场缓和区域14具有与缓冲区域37的背面侧接触的集电极非活性区域34。集电极非活性区域34是含有硼等的p型的掺杂剂的区域。但是，所述的掺杂剂没有由于热处理等而活性化或者未充分活性化，所以，集电极非活性区域34的空穴密度比集电极活性区域38低。并且，集电极非活性区域34和集电极活性区域38在有源区域12与电场缓和区域14的边界处接触，形成集电极区域。在集电极非活性区域34和集电极活性区域38的背面侧形成背面电极20。电场缓和层14具有所述的结构。
作为本实施方式的功率用半导体装置的IGBT具有使用图1、2、3、4所说明的结构。以后，对本实施方式的IGBT的制造方法进行说明。图5是用于说明本实施方式的IGBT的制造工艺流程的概要的图。在图5中，带有◎的步骤是进行掩模组合的步骤。由从作为最初的步骤的批量形成到p阱步骤、栅极(1)步骤、栅极(2)步骤、沟道掺杂步骤、p+扩散步骤、源极步骤、接触步骤、铝布线步骤、玻璃涂敷步骤的各步骤形成除了背面结构部18和背面电极20之外的区域。所述的步骤在本发明的说明上不是必须的，所以省略说明。
然后，形成图3中所说明的背面结构18部等。为了形成背面结构部18，进行步骤11、步骤12。步骤11以如下的方式进行。首先，在晶片表面贴上加强带，以便即使将晶片的表面保护以及晶片背面加工得较薄，晶片也不会破裂。
然后，以背面研磨机研磨到预定厚度。然后，以刻蚀液对由于所述研磨受到损伤后的层即破碎层进行10～20μm的刻蚀。在这样形成的背面以P离子注入机进行离子注入。该离子注入是在晶片背面整个面进行的。并且，在激光退火装置中对以所述的离子注入进行注入后的离子的活性化。在本实施方式中，为了进行激光退火，使用YAG激光器。并且，激光退火装置通过对晶片进行扫描，进行预定位置的激光退火。
并且，在本实施方式的步骤11中，使激光功率固定，进行激光退火，所以，IGBT芯片背面的缓冲区域36、37的活性化率即载流子密度相同。
在步骤11之后进行步骤12。步骤12是用于形成集电极活性区域38以及集电极非活性区域34的步骤。在步骤12中，首先，利用B离子注入机在背面整个面上进行离子注入。然后，如以下方式，进行激光退火。即，首先，最初在激光退火装置中，识别晶片(IGBT芯片)主表面的图形。并且，根据所识别的主表面的图形，对于电场缓和区域14来说，使激光功率降低，在有源区域12，使激光功率提高，进行激光退火。此处，使激光功率提高进行激光退火时，其位置在晶片深度方向到10μm左右，在1000℃左右的温度下进行退火。如上所述，能够利用激光退火装置选择性地仅使预定位置的离子活性化。本实施方式的集电极活性区38和集电极非活性区34的活性化率的不同即载流子密度的不同利用如上所述的处理来实现。
在步骤12之后进行步骤13。步骤13是用于形成背面电极20的步骤。在步骤13中，首先，作为电极形成前处理，用以1∶100左右对FH和水进行混合后的混合液除去形成在背面的氧化膜。然后，使用Al/Mo/Ni/Au、Al/Ti/Ni/Au的四层结构的电极材料形成背面电极20。
在步骤13之后进行步骤14的处理。步骤14是进行烧结热处理的步骤。烧结热处理是在400℃左右对背面电极20进行30分钟左右热处理的步骤。利用烧结热处理能够确保背面电极20和晶片的粘接性。此外，能够进行背面电极20和晶片的欧姆接触。
此处，对用于理解本实施方式的特征的比较例1进行说明。比较例1的IGBT由图6的工艺流程制作。在比较例1的工艺流程的步骤2的背面n缓冲扩散步骤和步骤3的背面p集电极扩散步骤中，为了所注入的离子的活性化，需要退火。在比较例1中，以热扩散方式形成缓冲区域和集电极。因此，例如，在背面整个面上形成应该形成缓冲区域的离子的情况下，缓冲区域跨过背面整个面被活性化。集电极也是同样的。
图7示出以图6的工艺流程所制作的比较例1的IBGT剖面图。图7是有源区域100与电场缓和区域102的边界和其附近的放大图。在比较例1中，缓冲区域106和集电极区域104跨过晶片背面整体而形成。并且，如上所述，以热扩散方式形成缓冲区域106和集电极区域104，所以，跨过晶片背面整个面形成被活性化后的缓冲区域和集电极区域。即，缓冲区域的载流子浓度在晶片背面整个面上是一样的，集电极区域也是一样的。比较例1具有所述的特征。
使用作为IGBT剖面图的图8对比较例1的结构的课题进行说明。图8的IGBT具有与比较例1相同的背面结构部。此处，考虑停止对栅电极40施加电压、使IGBT切断的情况。在IGBT切断时，为了抑制尾电流，优选耐压维持区域50的空穴快速向集电极区域58等移动。但是，如比较例1所示，集电极区域104的活性的区域跨过晶片背面整个面形成的情况下，空穴被过剩地供给到耐压维持区域。占有IGBT的电阻的大部分的是耐压维持区域，所以，大量地向耐压维持区域供给空穴，引起传导率调制，这从工作电压的观点看是优选的。但是，IGBT切断时，若在耐压维持区域存在大量的空穴，则引起以下的问题。即，发射极42-基极46-耐压维持区域50-集电极58构成n-p-n-p的寄生可控硅，有时该可控硅工作。若所述可控硅工作，则认为损害IGBT的电流控制性。
然后，使用图9对比较例2进行说明。比较例2的结构与比较例1具有以下的不同点。即，在比较例2中，没有在电场缓和区域102上形成活性的集电极区域。比较例2的活性的集电极区域是只形成在有源区域100的正下方的集电极活性区域38。此处，所谓活性是指在IGBT工作时进行引起耐压维持区域28的传导率调制的空穴的注入的状态。比较例2的IGBT的活性的集电极区域只形成在有源区域100的正下方，所以，IGBT工作时，不会从集电极活性区域38向耐压维持区域28过剩地供给空穴。因此，与比较例1相比较，所述的寄生可控硅难以工作。
但是，比较例2的IGBT利用掩模只对有源区域100的正下方进行离子注入。因此，不对电场缓和区域102的正下方注入应该形成集电极区域的离子。若在这样的晶片背面形成背面电极20，则电场缓和区域102的背面电极20有时不能够进行与晶片的欧姆性接触。其结果是，在比较例2的结构中，存在元件电阻的降低困难的问题。
这样，比较例1、2的结构分别存在切断时的寄生可控硅的工作开始、不能够得到背面电极的与晶片的欧姆性接触等问题。
本实施方式的IGBT抑制切断时的寄生可控硅的工作开始，并且，在电场缓和区域也可得到背面电极的与晶片的欧姆性接触。根据图3所示的本实施方式的结构，集电极非活性区域34形成在电场缓和区域14上，所以，能够避免IGBT工作时的针对耐压维持区域28的空穴的过剩供给。因此，能够抑制寄生可控硅的工作。此处，在本实施方式中，因为存在集电极非活性区域34，所以，与在IGBT芯片整个面上形成集电极活性区域的情况相比，IGBT工作时，供给到耐压维持区域28的空穴的量减少。但是，IGBT工作时，使耐压维持区域28的有效的电阻降低的是专门从有源区域12正下方注入的空穴。因此，电场缓和区域的空穴密度对于IGBT的元件电阻降低并不是非常重要。因此，如本实施方式那样，即使不在电场缓和区域14的正下方形成集电极活性区域，对耐压维持区域28的电阻的影响也是轻微的。
根据本实施方式的结构，能够抑制短路容量等弊病，而不使耐压维持区域28的有效电阻提高。
此外，在本实施方式中，利用B离子注入机跨过IGBT芯片整个面进行应该形成集电极区域的掺杂剂的注入。此处，无论活性非活性，注入B掺杂剂的表面和背面电极20利用所述的烧结热处理得到具有良好欧姆性的接触。因此，本实施方式的集电极区域和背面电极20构成良好的欧姆接触。另一方面，在比较例2的结构中，在电场缓和区域102的正下方具有缓冲区域，但是，不进行电极区域形成用的离子注入。因此，即使进行所述的烧结热处理，在电场缓和区域102，难以得到背面电极和晶片的欧姆性接触。这样，在晶片整个面上进行应该成为集电极区域的离子的注入，由此，可在IGBT芯片整个面上得到良好的欧姆接触。
在本实施方式中，有源区域12正下方的集电极作成集电极活性区域38，但是，本发明并不限于此。即，可以作成在图10所示的有源区域12的集电极与集电极活性区域110、集电极非活性区域112交替地配置的结构。这样进行配置，由此，能够抑制对耐压维持区域进行注入的空穴的量，所以，可得到本发明的效果。
在本实施方式中，载流子的导电型以发射极-基极-耐压维持区域-集电极的顺序作成n型-p型-n型-p型，但是，本发明并不限于此。即，使其反转，发射极-基极-耐压维持区域-集电极的顺序作成p型-n型-p型-n型，也能够得到本发明的效果。
在本实施方式中，在电场缓和区域配置保护环32，防止电场的集中，但是，本发明不限于此。即，代替保护环，使用场电极(field plate)结构等进行电场缓和，与本发明相同地，能够形成电场缓和区域，所以，可得到本发明的效果。
在本实施方式中，集电极活性区域38和集电极非活性区域34的边界与有源区域12和电场缓和区域14的边界一致，但是，本发明并不限于此。即，对于集电极活性区域38和集电极非活性区域34的边界来说，考虑到短路容量其他所需的特性决定即可，也可以位于有源区域12中，也可以位于电场缓和区域14中。
实施方式2
本实施方式涉及能够通过控制缓冲区域的活性化率来使IGBT的特性最优化的功率用半导体装置以及制造方法。关于本实施方式的结构，只说明与以图3表示的实施方式1的结构的不同点。
使用图11说明本实施方式的结构。作为本实施方式的功率用半导体装置的IGBT具有有源区域128和电场缓和区域130。有源区域128的缓冲区域120和电场缓和区域130的缓冲区域122接触。并且，缓冲区域122和缓冲区域120都是第一导电型。此外，缓冲区域122和缓冲区域120接触。并且，缓冲区域122的载流子密度比缓冲区域120的载流子密度高。这是在进行激光退火时利用以比缓冲区域120高的激光功率对缓冲区域122进行退火来进行的。
此外，本实施方式的集电极在有源区域128的正下方具有集电极活性区域124、在电场缓和区域130正下方具有集电极非活性区域126。集电极活性区域124的载流子浓度比集电极非活性区域126高。这是利用在对集电极进行激光退火时以比集电极活非性区域126高的激光功率对集电极活性区域124来进行的。
本实施方式的IGBT如上所述，特征在于配置在电场缓和区域130的正下方的缓冲区域122的载流子浓度比有源区域128正下方的缓冲区域120的载流子密度高。利用缓冲区域122抑制来自电场缓和区域的针对耐压维持区域28的空穴的注入的效果提高。因此，根据本实施方式的结构，能够抑制电场缓和区域130的空穴的注入，所以，能够抑制寄生可控硅的工作开始，能够提高短路容量。
在本实施方式中，缓冲区域中的载流子密度较高的区域配置在电场缓和区域130，但是，本发明不限于此。即，如图12或图13所示，若将缓冲区域的载流子密度较高的区域156适当配置在有源区域128，则能够抑制对耐压维持区域28注入的空穴的量，所以，不会失去本发明的效果。并且，在图12、13中，缓冲区域156是载流子密度比缓冲区域154、122低的区域。此外，在图12中，集电极区域152是载流子密度比集电极活性区域150低的区域。此外，在图13中，集电极区域124的流子密度比集电极非活性区域126高。
此外，如图14所示，载流子密度比缓冲区域120高的缓冲区域122配置在电场缓和区域，即使将集电极非活性区域170适当配置在有源区域，也能够抑制针对耐压维持区域28的空穴的注入，所以，可得到本发明的效果。此处，集电极活性区域172是载流子密度比集电极非活性区域170高的区域。

Claims (6)

1.一种功率用半导体装置，其特征在于，
具有：第一导电型的发射极区域；与所述发射极区域接触的第二导电型的基极区域；与所述基极区域接触的第一导电型的耐压维持区域；在有源区域和电场缓和区域以与所述耐压维持区域接触的方式形成的第二导电型的集电极区域；与所述集电极区域接触地配置的作为电极的集电极，
在所述有源区域的所述集电极区域配置有多个第二导电型的载流子密度比所述电场缓和区域的所述集电极区域高的区域。
2.如权利要求1的功率用半导体装置，其特征在于，
在所述耐压维持区域和所述集电极区域的中间，形成第一导电型载流子的载流子密度比所述耐压维持区域高的第一导电型的缓冲区域。
3.一种功率用半导体装置，其特征在于，
具有：第一导电型的发射极区域；与所述发射极区域接触的第二导电型的基极区域；与所述基极区域接触的第一导电型的耐压维持区域；在有源区域和电场缓和区域以与所述耐压维持区域接触的方式形成的第二导电型的集电极区域；配置在所述耐压维持区域和所述集电极区域的中间、且第一导电型载流子的载流子密度比所述耐压维持区域高的第一导电型的缓冲区域；与所述集电极区域接触地配置的作为电极的集电极，
在所述有源区域的所述缓冲区域配置有多个第一导电型的载流子密度比所述电场缓和区域的所述缓冲区域低的区域。
4.如权利要求1～3的任意一项的功率用半导体装置，其特征在于，
在所述耐压维持区域的与所述电场缓和区域重叠的区域具有：作为第二导电型的区域的保护环；作为第一导电型区域的沟道顶部区域，在比形成有所述保护环的区域进一步离开所述有源区域的区域，第一导电型载流子的载流子密度比所述耐压维持区域高。
5.一种功率用半导体装置的制造方法，其特征在于，
具有如下步骤：背面研磨步骤，以背面研磨机对晶片背面进行研磨；集电极形成步骤，从所述晶片背面进行离子注入，在有源区域和电场缓和区域形成集电极区域；集电极活性化步骤，利用激光退火处理，使在所述集电极形成步骤中注入的离子活性化；电极形成步骤，在所述晶片背面形成电极；电极加热步骤，对在所述电极形成步骤中所形成的电极进行加热，
在所述集电极活性化步骤中，对所述有源区域的所述集电极区域的多处，以比所述电场缓和区域的所述集电极区域高的激光功率进行所述激光退火处理。
6.如权利要求5的功率用半导体装置的制造方法，其特征在于，
具有如下步骤：缓冲区形成步骤，利用离子注入，从所述晶片背面在比所述集电极区域深的地方形成导电型与所述集电极区域不同的缓冲区域；缓冲区活性化步骤，利用激光退火处理，使在所述缓冲区形成步骤中所注入的离子活性化，
所述缓冲区域形成在所述有源区域和所述电场缓和区域，
在所述缓冲区活性化步骤中，对所述有源区域的所述缓冲区域的多处，以比所述电场缓和区域的所述缓冲区域低的激光功率进行所述激光退火处理。
CN200810074210XA 2007-07-10 2008-02-13 功率用半导体装置及其制造方法 Active CN101345255B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007180931A JP5286706B2 (ja) 2007-07-10 2007-07-10 電力用半導体装置とその製造方法
JP2007180931 2007-07-10
JP2007-180931 2007-07-10

Publications (2)

Publication Number Publication Date
CN101345255A CN101345255A (zh) 2009-01-14
CN101345255B true CN101345255B (zh) 2010-08-11

Family

ID=40121628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810074210XA Active CN101345255B (zh) 2007-07-10 2008-02-13 功率用半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US8742474B2 (zh)
JP (1) JP5286706B2 (zh)
KR (1) KR100962524B1 (zh)
CN (1) CN101345255B (zh)
DE (1) DE102008008152B4 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007062305B3 (de) * 2007-12-21 2009-05-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit grabenförmiger Feldringstruktur und Herstellungsverfahren hierzu
CN102473723B (zh) * 2009-07-15 2014-12-03 三菱电机株式会社 功率用半导体装置及其制造方法
JP2011204711A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置およびその製造方法
CN102208436B (zh) * 2010-03-31 2013-10-02 比亚迪股份有限公司 功率半导体器件的终端结构及功率半导体器件
JP5606240B2 (ja) * 2010-09-22 2014-10-15 三菱電機株式会社 半導体装置
CN103650147B (zh) * 2011-07-05 2016-07-06 三菱电机株式会社 半导体装置
EP2784824B1 (en) * 2011-11-22 2018-03-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP5811829B2 (ja) * 2011-12-22 2015-11-11 住友電気工業株式会社 半導体装置の製造方法
CN102543728A (zh) * 2012-01-05 2012-07-04 深圳市鹏微科技有限公司 功率三极管芯片薄片制造方法
CN103681816A (zh) * 2012-09-09 2014-03-26 苏州英能电子科技有限公司 一种具有浮置环结构的双极型晶体管
CN103681809B (zh) * 2012-09-09 2016-08-17 苏州英能电子科技有限公司 具有复合结构的横向双极型晶体管
KR102045730B1 (ko) * 2012-12-28 2019-12-03 엘지디스플레이 주식회사 인버터와 이를 이용한 구동회로 및 표시장치
CN104979283B (zh) * 2014-04-03 2020-06-19 中国科学院微电子研究所 Ti-igbt的制作方法
JP6624101B2 (ja) 2017-02-03 2019-12-25 株式会社デンソー 半導体装置
CN111247628B (zh) * 2018-05-10 2024-04-30 富士电机株式会社 半导体装置的制造方法
CN109671771B (zh) * 2018-11-19 2022-04-01 全球能源互联网研究院有限公司 Igbt芯片的背面结构、igbt芯片结构及制备方法
CN109860283A (zh) * 2019-01-16 2019-06-07 全球能源互联网研究院有限公司 一种igbt、igbt背面的制作方法和装置
CN111682062A (zh) * 2020-06-24 2020-09-18 全球能源互联网研究院有限公司 一种igbt器件的背面结构及其制备方法、igbt器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1156016C (zh) * 1993-01-18 2004-06-30 株式会社半导体能源研究所 金属绝缘体半导体类型的半导体器件及其制造方法
CN1591897A (zh) * 2003-09-01 2005-03-09 丰田自动车株式会社 半导体器件及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430476A (ja) * 1990-05-25 1992-02-03 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
JPH0661495A (ja) * 1992-08-07 1994-03-04 Hitachi Ltd 半導体装置及びその製法
DE4313170A1 (de) * 1993-04-22 1994-10-27 Abb Management Ag Leistungshalbleiterbauelement
JP3325752B2 (ja) 1995-12-11 2002-09-17 三菱電機株式会社 半導体装置およびその製造方法
JP3488772B2 (ja) * 1996-01-16 2004-01-19 三菱電機株式会社 半導体装置
JP3372176B2 (ja) * 1996-12-06 2003-01-27 株式会社東芝 半導体装置とその製造方法
JP3684962B2 (ja) * 1999-12-01 2005-08-17 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP3977676B2 (ja) * 2001-03-29 2007-09-19 株式会社東芝 半導体装置及びその製造方法
JP4566470B2 (ja) * 2001-07-17 2010-10-20 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
KR100854078B1 (ko) * 2001-09-12 2008-08-25 페어차일드코리아반도체 주식회사 모스 게이트형 전력용 반도체소자 및 그 제조방법
JP4097416B2 (ja) 2001-10-26 2008-06-11 新電元工業株式会社 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP3919591B2 (ja) * 2002-04-23 2007-05-30 株式会社豊田中央研究所 半導体装置の製造方法
JP2003347547A (ja) 2002-05-27 2003-12-05 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
DE10330571B8 (de) 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
JP4177229B2 (ja) * 2003-10-29 2008-11-05 本田技研工業株式会社 半導体装置とその製造方法
JP4231387B2 (ja) 2003-11-05 2009-02-25 本田技研工業株式会社 半導体装置とその製造方法
JP2005333055A (ja) 2004-05-21 2005-12-02 Toyota Central Res & Dev Lab Inc 半導体装置
JP4770140B2 (ja) 2004-08-17 2011-09-14 富士電機株式会社 半導体素子の製造方法
DE102005053487B4 (de) 2005-11-09 2011-06-09 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1156016C (zh) * 1993-01-18 2004-06-30 株式会社半导体能源研究所 金属绝缘体半导体类型的半导体器件及其制造方法
CN1591897A (zh) * 2003-09-01 2005-03-09 丰田自动车株式会社 半导体器件及其制造方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP特开2003-133556A 2003.05.09
JP特开2005-136092A 2005.05.26
JP特开2005-333055A 2005.12.02
JP特开2006-59876A 2006.03.02

Also Published As

Publication number Publication date
KR100962524B1 (ko) 2010-06-14
DE102008008152B4 (de) 2014-11-20
JP5286706B2 (ja) 2013-09-11
DE102008008152A1 (de) 2009-01-15
KR20090005947A (ko) 2009-01-14
US8742474B2 (en) 2014-06-03
US20090014753A1 (en) 2009-01-15
JP2009021285A (ja) 2009-01-29
CN101345255A (zh) 2009-01-14

Similar Documents

Publication Publication Date Title
CN101345255B (zh) 功率用半导体装置及其制造方法
US5904510A (en) Power transistor device having ultra deep increased concentration region
US5702961A (en) Methods of forming insulated gate bipolar transistors having built-in freewheeling diodes and transistors formed thereby
EP2711986B1 (en) Semiconductor device and method for manufacturing semiconductor device
JP3971327B2 (ja) 絶縁ゲート型半導体装置
EP2787534B1 (en) Insulated gate semiconductor device and method for manufacturing same
CN109585529B (zh) 半导体装置及其制造方法
US5766966A (en) Power transistor device having ultra deep increased concentration region
JP2012069634A (ja) 半導体装置
US5644148A (en) Power transistor device having ultra deep increased concentration region
US20220238698A1 (en) Mos-gated trench device using low mask count and simplified processing
US11233141B2 (en) Self-aligned and robust IGBT devices
JP3919591B2 (ja) 半導体装置の製造方法
US11699744B2 (en) Semiconductor device and semiconductor apparatus
JPH03194974A (ja) Ｍｏｓ型半導体装置
JP3424579B2 (ja) 半導体装置
JP2004247593A (ja) 半導体装置及びその製造方法
EP1685599B1 (en) Igbt cathode design with improved safe operating area capability
US20230261073A1 (en) Semiconductor power devices having multiple gate trenches and methods of forming such devices
CN113892189A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP2008147318A (ja) 高耐圧半導体装置及びその製造方法
KR20070084612A (ko) 전계 효과 트랜지스터 및 그 제조 방법
US6078065A (en) Bilaterally controllable thyristor
JPH07226511A (ja) 半導体装置
CN216250740U (zh) 功率半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant