CN111247628B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN111247628B
CN111247628B CN201980005229.5A CN201980005229A CN111247628B CN 111247628 B CN111247628 B CN 111247628B CN 201980005229 A CN201980005229 A CN 201980005229A CN 111247628 B CN111247628 B CN 111247628B
Authority
CN
China
Prior art keywords
protective film
region
semiconductor wafer
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980005229.5A
Other languages
English (en)
Other versions
CN111247628A (zh
Inventor
儿玉奈绪子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN111247628A publication Critical patent/CN111247628A/zh
Application granted granted Critical
Publication of CN111247628B publication Critical patent/CN111247628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

半导体装置的制造方法是首先，在第一导电型的半导体基板(10)的一侧的主表面(10a)侧形成半导体元件的正面元件结构。接着，在半导体基板(10)的另一侧的主表面(10b)侧形成第一保护膜(17)。接着，从形成了第一保护膜(17)的另一侧的主表面(10b)侧向半导体基板(10)注入离子。接着，去除第一保护膜(17)。在形成第一保护膜(17)后，可以在半导体基板(10)的一侧的主表面(10a)侧形成第二保护膜(16)。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法。
背景技术
以往，开发有通过以高加速能量进行的离子注入而导入成为寿命控制体的杂质缺陷，从而实现了特性提高以及特性改善的功率元件。例如，公知在将IGBT(Insulated GateBipolar Transistor：绝缘栅双极型晶体管)以及与该IGBT反向并联连接的FWD(FreeWheeling Diode：续流二极管)内置于同一半导体芯片而一体化的结构的反向导通型IGBT(RC-IGBT)中，照射氦(He)而在n-型漂移区形成成为寿命控制体的缺陷。
图8、图9是示出现有的RC-IGBT的结构的截面图。在图8所示的现有的RC-IGBT中，在n-型漂移区101与p型基区102之间的界面附近形成有基于氦照射而产生的缺陷115。该缺陷115不仅形成在FWD区122，也形成在IGBT区121。IGBT区121是配置有IGBT的区域。FWD区122是配置有FWD的区域。另外，如图9所示，提出了为了在IGBT区121中实现漏电流减少和/或损耗减少而仅在FWD区122形成了缺陷115的RC-IGBT。
在制作(制造)这样的RC-IGBT时，缺陷115通过以高加速能量进行深射程的离子注入，例如进行氦(He照射)照射而形成。在如图8那样在IGBT区121也导入缺陷115的情况下，是通过从半导体晶片110的背面(p+型集电区113、n+型阴极区114侧)整面地导入缺陷115而形成。在如图9那样地仅在FWD区122导入缺陷115的情况下，如图10所示地形成。
图10是示意地示出使用金属掩模作为掩模的离子注入工序的状态的截面图。在使用金属掩模131作为杂质的离子注入的遮蔽膜的情况下，以在半导体晶片110预先形成的对准标记(位置对准用标记)为基准而进行半导体晶片110与金属掩模131的位置对准，并且利用例如固定夹或螺钉(未图示)等以使两者对置的主表面之间不接触的方式固定。然后，在半导体晶片110与金属掩模131被固定的状态下，如图10所示，从金属掩模131侧以高加速能量照射132杂质(例如，He离子)，从而仅在预定区域导入预定离子种类的杂质和/或缺陷。
图11是示出现有的RC-IGBT的制造方法中的对准标记的俯视图。在半导体晶片110的背面整面地涂覆抗蚀剂119，并以使对准标记118的位置变得明确的方式而仅在对准标记118的周围留有抗蚀剂119。
另外，作为抑制附着在金属掩模的污染物质被照射到半导体晶片的技术，公知如下技术：在金属掩模与半导体晶片之间配置进行离子照射的深度的调整的吸收体(例如，参照下述专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2017-157795号公报
发明内容
技术问题
以往，为了避免形成有半导体元件的正面(非照射面)出现划痕，而形成保护膜进行保护。例如，保护膜使用抗蚀剂膜、胶带等。然而，在半导体晶片110的背面没有设置保护膜。
在此，在半导体晶片110的背面安装金属掩模131的工序有时在没有达到半导体洁净室等级的环境下实施，例如，在虽然是洁净室但是等级低(灰尘量多)的环境下实施。在该情况下，异物有时会附着在金属掩模131与半导体晶片110的背面之间。即使在附着了异物的情况下，在进行氦照射后，拆下金属掩模131后，通过进行基于半导体晶片110的单晶片处理的双面清洗，并在之后进行基于批量式清洗槽的双面清洗从而能够去除异物的情况也很多。
然而，有时附着在半导体晶片110上的异物通过清洗工序无法去除。例如，容易与半导体晶片110的材料即硅附着的异物难以去除。在该情况下，通过清洗工序无法完全去除的异物在之后的退火工序(利用立式炉实施)中，产生如下的问题。图12是示意地示出现有的RC-IGBT的制造方法中的退火炉的截面图。若有通过清洗工序无法完全去除的异物，则会产生如下问题：在含有异物的状态下被烤制而成为不良的原因，或如图12的A所示，异物140下落到正下方的半导体晶片110，而在正下方的半导体晶片110的表面上产生不良。另外，会产生因异物140而导致退火炉被污染，并引起对其他半导体晶片110的污染这样的问题。
另外，在金属掩模与半导体晶片之间配置吸收体的现有技术中，若将吸收体、金属掩模安装于半导体晶片的工序没有在半导体洁净室等级的环境下实施，则也有吸收体成为污染源，异物附着在吸收体与半导体晶片的背面之间的情况。因此，若有通过清洗工序无法完全去除的异物，则产生与没有吸收体时同样的问题。
本发明为了消除上述现有技术的问题，其目的在于，提供一种在以高加速能量实施深射程的离子注入时，能够抑制异物附着到半导体晶片的半导体装置的制造方法。
技术方案
此外，为了解决上述的课题，实现本发明的目的，本发明的半导体装置的制造方法具有如下特征。首先，进行在第一导电型的半导体基板的一侧的主表面侧形成半导体元件的正面元件结构的第一工序。接着，进行在所述半导体基板的另一侧的主表面侧形成第一保护膜的第二工序。接着，进行从形成了所述第一保护膜的主表面侧向所述半导体基板注入离子的第三工序。接着，进行去除所述第一保护膜的第四工序。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，在所述第一工序之后，且所述第三工序之前，包括在所述半导体基板的一侧的主表面侧形成第二保护膜的第五工序。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，所述第一保护膜与所述第二保护膜由同样的材料形成。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，在所述第二工序中，在所述半导体基板的端部不形成所述第一保护膜。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，在所述第二工序中，在所述第一保护膜形成对准标记。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，在所述第五工序中，在所述第二保护膜形成对准标记。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，在所述第一工序中，在所述半导体基板的所述一侧的主表面侧形成对准标记。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，在所述第一工序与所述第二工序之间还包括研磨所述半导体基板的另一侧的主表面的工序。
根据上述发明，在半导体晶片(第一导电型的半导体基板)的背面(照射面)形成有保护膜(第一保护膜)。由此，在去除保护膜时，能够利用去除时的剥离效果来去除附着于半导体晶片的背面的异物，能够抑制异物附着于半导体晶片。因此，在退火工序中，能够防止在含有异物的状态下被烤制而成为不良的原因，或异物下落到正下方的半导体晶片，并且也能够防止因异物而导致退火炉被污染。
技术效果
根据本发明的半导体装置的制造方法，起到如下效果：在以高加速能量实施深射程的离子注入时，能够抑制异物附着到半导体晶片。
附图说明
图1是示出实施方式的半导体装置的制造方法的一部分工序的概要的流程图。
图2是示意地示出实施方式的半导体装置的制造方法的一部分工序中的半导体装置的制造过程中的状态的截面图(其一)。
图3是示意地示出实施方式的半导体装置的制造方法的一部分工序中的半导体装置的制造过程中的状态的截面图(其二)。
图4是示意地示出实施方式的半导体装置的制造方法的一部分工序中的半导体装置的制造过程中的状态的截面图(其三)。
图5是示出实施方式的半导体装置的制造方法中的对准标记的俯视图。
图6是示出实施方式的半导体装置的制造方法中的金属掩模的设置的立体图。
图7是示出实施方式的半导体装置的制造方法中的半导体晶片的端部的截面图。
图8是示出现有的RC-IGBT的结构的截面图。
图9是示出现有的RC-IGBT的结构的截面图。
图10是示意地示出使用金属掩模作为掩模的离子注入工序的状态的截面图。
图11是示出现有的RC-IGBT的制造方法中的对准标记的俯视图。
图12是示意地示出现有的RC-IGBT的制造方法中的退火炉的截面图。
符号说明
1、101 n-型漂移区
2、102 p型基区
3、103 n+型发射区
4、104 p+型接触区
5、105 n型蓄积层
6、106 沟槽
7、107 栅极绝缘膜
8、108 栅电极
9、109 层间绝缘膜
10、110 半导体晶片
10a 半导体晶片的正面
10b 半导体晶片的背面
11、111 正面电极
12、112 n型场截止层
13、113 p+型集电区
14、114 n+型阴极区
15、115 缺陷
16 保护膜
17 保护膜
18、118 对准标记
21、121 IGBT区
22、122 FWD区
23 器件区
24 晶片端部
25 器件区外周端
26 剥离面
31、131 金属掩模
32、132 He照射
33 开口部
34 对准孔
35 板
36 保持片
37 保持部
140 异物
具体实施方式
以下，参照附图，对本发明的半导体装置的制造方法的优选实施方式进行详细地说明。在本说明书和附图中，前缀有n或p的层或区域分别表示电子或空穴为多数载流子。另外，标记于n或p的+和-分别表示杂质浓度比未标记+和-的层或区域的杂质浓度高和低。应予说明，在以下实施方式的说明和附图中，对同样的结构标记相同的符号，并省略重复的说明。在本说明书中，在密勒指数的标记中，“-”表示跟随其后的指数的横杠，且通过在指数前标记“-”来表示负的指数。
(实施方式)
针对实施方式的半导体装置的制造方法，以通过氦(He)照射向FWD区导入了氦的缺陷的、耐压1200V等级的RC-IGBT为例进行说明。耐压是指不引起元件误动作和/或破坏的极限的电压。图1是示出实施方式的半导体装置的制造方法的一部分工序的概要的流程图。图2～图4是示意地示出实施方式的半导体装置的制造方法的一部分工序中的半导体装置的制造过程中的状态的截面图。
RC-IGBT是例如将沟槽栅极结构的IGBT、以及与该IGBT反向并联连接的FWD一体化于同一半导体基板(半导体芯片)上而成。具体而言，在同一半导体基板上的有源区并列地设置有成为IGBT的动作区域的IGBT区21、以及成为FWD的动作区域的FWD区22(参照图2)。有源区是在导通状态时流通有电流的区域。在包围有源区的周围的边缘终端区(未图示)可以设置有保护环和/或场板等耐压结构。
首先，在半导体装置的正面形成元件结构(步骤S1：第一工序)。如图2所示，准备成为n-型漂移区1的n-型的半导体晶片(第一导电型的半导体基板)10。半导体晶片10的材料可以是硅(Si)，也可以是碳化硅(SiC)。以下，以半导体晶片10是硅晶片的情况为例进行说明。半导体晶片10的杂质浓度可以是例如比电阻成为20Ωcm以上且90Ωcm以下程度的范围。半导体晶片10的正面10a可以是例如(001)面。半导体晶片10的厚度(后述的背面研磨前的厚度)可以是例如725μm。
由此开始，形成正面元件结构。首先，将以光刻和离子注入为一组的工序在不同的条件下反复进行，并在半导体晶片10的正面10a侧形成IGBT的p型基区2、n+型发射区3以及p+型接触区4。p型基区2从IGBT区21遍及到FWD区22而形成在有源区整个面。在FWD区22中，p型基区2兼做p型阳极区。在IGBT区21中，n+型发射区3和p+型接触区4选择性地形成在p型基区2的内部。
半导体晶片10的、除p型基区2和后述的n型场截止(FS)层12、以及p+型集电区13和n+型阴极区14以外的部分是n-型漂移区1。在IGBT区21中，在n-型漂移区1与p型基区2之间可以形成n型蓄积层5。n型蓄积层5在IGBT导通时成为n-型漂移区1的少数载流子(空穴)的屏障，具有将少数载流子蓄积在n-型漂移区1的功能。
接着，将半导体晶片10的正面10a热氧化，在边缘终端区形成覆盖半导体晶片10的正面10a的场氧化膜。接着，通过光刻和蚀刻在IGBT区21中形成贯通n+型发射区3、p型基区2以及n型蓄积层5而到达n-型漂移区1的沟槽6。从半导体晶片10的正面10a侧观察，沟槽6配置为例如沿与IGBT区21和FWD区22并列的方向(图2的横向)正交的方向(图2的进深方向)延伸的条状的布局。
另外，沟槽6还以与IGBT区21同样的布局形成在FWD区22。在FWD区22中，沟槽6贯通p型基区2(p型阳极区)而到达n-型漂移区1。接着，例如通过热氧化而沿着沟槽6的内壁形成栅极绝缘膜7。接着，在半导体晶片10的正面10a上，以埋入沟槽6的内部的方式形成多晶硅(poly-Si)层。接着，对该多晶硅层进行例如回蚀，而将成为栅电极8的部分留在沟槽6的内部。
由这些p型基区2、n+型发射区3、p+型接触区4、沟槽6、栅极绝缘膜7以及栅电极8而构成沟槽栅极结构的MOS栅极。在形成栅电极8后，可以形成n+型发射区3、p+型接触区4以及n型蓄积层5。n+型发射区3只要配置在相邻的沟槽6之间(台面区)的至少一个台面区即可，也可以存在不配置n+型发射区3的台面区。另外，n+型发射区3也可以在沟槽6条状地延伸的方向上以预定的间隔选择性地配置。
接着，在半导体晶片10的正面10a上，以覆盖栅电极8的方式形成层间绝缘膜9。接着，将层间绝缘膜9图案化，而形成在深度方向上贯通层间绝缘膜9的多个接触孔。深度方向是指从半导体晶片10的正面10a朝向背面10b的方向。在IGBT区21的接触孔露出n+型发射区3和p+型接触区4。在FWD区22的接触孔露出p型基区2。
接着，在层间绝缘膜9上，以埋入接触孔的方式形成正面电极11。在IGBT区21中，正面电极11与p型基区2、n+型发射区3以及p+型接触区4电连接，作为发射极而发挥功能。另外，在FWD区22中，正面电极11与p型基区2电连接，作为阳极电极而发挥功能。正面电极11也可以在不配置n+型发射区3的台面区中与p型基区2电连接。接着，在边缘终端区形成聚酰亚胺等钝化膜(未图示)，正面元件结构完成。
接着，从背面10b侧对半导体晶片10进行研磨(背面研磨)(步骤S2)，并且研磨到作为半导体装置而使用的产品厚度(例如115μm左右)的位置为止。在耐压1200V的情况下，作为半导体装置而使用的产品厚度是例如110μm以上且150μm以下的程度。接着，在不同的条件下反复进行以光刻和离子注入为一组的工序，从而在半导体晶片10的背面10b侧形成n型场截止(FS：Field Stop)层12和n+型阴极区14。
n+型阴极区14遍及半导体晶片10的整个背面10b地形成在半导体晶片10的研磨后的背面10b的表面层。n型场截止层12形成在距半导体晶片10的研磨后的背面10b比n+型阴极区14更深的位置。n型场截止层12至少以从IGBT区21遍及到FWD区22的方式形成。n型场截止层12可以与n+型阴极区14接触。
接着，通过光刻和离子注入将n+型阴极区14的、与IGBT区21对应的部分变为p+型，从而形成p+型集电区13。即，p+型集电区13在IGBT区21与FWD区22并列的方向上与n+型阴极区14接触。p+型集电区13可以在深度方向上与n型场截止层12接触。到此为止的状态被示于图2。
接着，在半导体晶片10的正面10a(非照射面)侧形成保护膜(步骤S3：第五工序)。例如，如图3所示，在半导体晶片10的正面10a上形成保护膜(第二保护膜)16。例如，保护膜16形成为1μm以上且10μm以下的膜厚。这是因为若膜厚小于1μm，则导致在保护膜16的表面形成有阶梯，作为保护膜的功能下降，若膜厚大于10μm，则保护膜16难以剥离，因此后述的清洗工序的工时变长。
接着，在半导体晶片10的背面10b(照射面)侧形成保护膜(步骤S4：第二工序)。例如，如图3所示，在半导体晶片10的背面10b上形成保护膜(第一保护膜)17。例如，保护膜17形成为1μm以上且8μm以下的膜厚。这是因为若膜厚小于1μm，则导致在保护膜17的表面形成有阶梯，作为保护膜的功能下降，若膜厚大于8μm则由保护膜17进行的He的遮蔽变大，He的射程的偏差变大。
由于后述的He的照射是经由保护膜17而进行，所以保护膜17的材料是使He透过的材料。例如，可列举抗蚀剂膜、聚酰亚胺膜等的树脂材料、SOG(Spin On Glass：旋涂玻璃)膜、SiO2(二氧化硅)膜、SiN(氮化硅)膜。由于在形成正面电极11后形成保护膜17，所以优选在形成时不变成高温的膜。
另外，优选保护膜16与保护膜17由同样的材料形成。同样的材料是指相同材料或相同材料类型的材料。例如，优选将保护膜16、保护膜17都用抗蚀剂形成而统一成正型和负型中的任一种的光致抗蚀剂。通过这样做，从而能够使保护膜16、保护膜17的去除同时地进行。
另外，也可以在保护膜16之前形成保护膜17。在由相同材料类型形成的情况下，也可以同时地形成保护膜16、保护膜17。
接着，形成对准标记(步骤S5：第二工序)。图5是示出实施方式的半导体装置的制造方法中的对准标记的俯视图。图5是从背面10b侧观察半导体晶片10而得到的俯视图。如图5所示，在形成与金属掩模31位置对准所需的对准标记18时，除对准标记18以外的部分留有保护膜17，并作为保护膜而使用。图5的对准标记18的形状是一例，只要对比清晰则可以是十字、圆、矩形等任意形状。在本例中，虽然对准标记18形成在保护膜17，但是也可以形成在保护膜16。另外，也可以形成在正面10a的、正面电极11、钝化膜(未图示)、其他层。
接着，将金属掩模安装在半导体晶片(步骤S6)。图6是示出实施方式的半导体装置的制造方法中的金属掩模的设置的立体图。如图6所示，将半导体晶片10设置于板35，将金属掩模31相对于半导体晶片10相对地设置，进行对准。
板35是在进行He照射时，成为保持半导体晶片10的晶片支架的部件。例如，如图6所示，在板35具备保持大致圆形的半导体晶片10的圆环状的保持部37，以使半导体晶片10的一个表面从设置在该保持部37的开口部露出的方式配置半导体晶片10。另外，在板35具备保持片36，利用该保持片36来保持金属掩模31等。
在金属掩模31设置有将与FWD区22对应的部分进行了开口的开口部33、对准孔34。例如，通过透过对准孔34来确认在半导体晶片10形成的对准标记18，从而进行金属掩模31相对于半导体晶片10的对准。
接着，从半导体晶片的背面进行He照射(步骤S7：第三工序)。如图4所示，从半导体晶片10的背面10b，将金属掩模31作为掩模(遮蔽膜)，以高加速能量(例如是15MeV以下)进行深射程(例如是100μm以上)的氦照射32，在n-型漂移区1的内部导入(形成)成为寿命控制体的氦缺陷15。氦缺陷15被导入到n-型漂移区1的、与p型基区2(p型阳极区)的边界附近。氦的注入深度(射程)d2是从半导体晶片10的背面10b起算例如100μm左右，另外，从正面10a起算的深度d1是例如15μm左右。到此为止的状态被示于图4。
接着，将半导体晶片10一片一片地进行单晶片清洗(步骤S8)，其后，将多片半导体晶片10一起进行批量清洗(步骤S9：第四工序)。通过该批量清洗而去除保护膜16、保护膜17。此时，由于利用去除保护膜时的剥离效果来去除附着在半导体晶片的背面10b的异物，所以能够抑制异物附着在半导体晶片的背面10b。因此，在以后的He退火工序中，能够防止异物下落到正下方的半导体晶片10，并且也能够防止因异物而导致退火炉被污染。
另外，图7是示出实施方式的半导体装置的制造方法中的半导体晶片的端部的截面图。在图7中未图示元件结构。期望形成在半导体晶片10的背面的保护膜17的晶片端部24、特别是与晶片支架的保持部37接触的部分被去除。只要去除比器件区外周端25更靠外侧(图7的S1侧)的部分即可。在保护膜17是抗蚀剂膜的情况下，由于能够利用药剂来去除抗蚀剂膜，所以生产量变快。然而，为了使异物难以进入到半导体晶片10，而优选将形成在晶片端部24的部分也保留下来，并且优选仅去除晶片端部24的、比剥离面26更靠外侧的部分。剥离面26的外侧的部分是指半导体晶片10的侧壁和倒角部分。在保护膜17是抗蚀剂膜的情况下，能够通过旋涂机的边缘冲洗功能或利用周边曝光装置将晶片端部24曝光从而去除。使用周边曝光装置的控制性更高。形成在半导体晶片10的正面的保护膜16也同样，期望比器件区23更靠外侧的端部、特别是与晶片支架的保持部37接触的部分被去除。
接着，进行He退火(步骤S10)。使通过He照射而形成在n-型漂移区1内的氦晶格缺陷恢复而调整半导体晶片10中的晶格缺陷量。由此，能够调整载流子寿命。
接着，在半导体晶片10的整个背面10b形成背面电极(未图示)(步骤S11)。背面电极与p+型集电区13和n+型阴极区14接触。背面电极作为集电极而发挥功能，并且作为阴极电极而发挥功能。其后，通过将半导体晶片10切断(切割)为芯片状而使其单片化，从而完成RC-IGBT芯片(半导体芯片)。
应予说明，虽然对仅在FWD区22进行He照射的情况进行了说明，但是也可以不安装金属掩模31而整面地进行He照射。在该情况下，虽然不使用金属掩模31，但是为了进行He照射，存在将半导体晶片10取出到没有达到半导体洁净室等级的环境的情况，有时会使异物附着在背面10b。因此，通过在背面10b设置保护膜，从而能够抑制异物附着在半导体晶片10上。另外，在将半导体晶片10安装于板35时，存在来自板35的异物附着在半导体晶片10上的情况，该异物也能够在去除保护膜16、保护膜17时去除。
如上所述，根据实施方式，在半导体晶片的正面(非照射面)侧形成有保护膜。由此，在去除保护膜时，能够利用去除时的剥离效果来去除附着于半导体晶片的背面的异物，并能够抑制异物附着于半导体晶片。因此，在退火工序中，能够防止异物下落到正下方的半导体晶片，也能够防止因异物而导致退火炉被污染。
在以上的本发明中，不限于上述的实施方式，在不脱离本发明主旨的范围内能够进行各种变更。例如，在上述实施方式中，虽然以照射氦的情况为例进行了说明，但是不限于此，能够在以预定的杂质的离子注入进行的情况下应用本发明。另外，在上述的实施方式中，虽然以RC-IGBT为例进行了说明，但是不限于此，能够将本发明用于以上述条件进行高加速能量的氦照射和/或杂质的离子注入的各种元件结构的器件。例如，能够适用于将进行寿命控制体的导入的FWD与其他半导体元件进行组合而成的半导体装置。另外，各部分的尺寸或杂质浓度等根据所要求的规格等进行各种设定。另外，本发明即使将导电型(n型、p型)反转也同样成立。
产业上的可利用性
如上所述，本发明的半导体装置的制造方法，对于需要以高加速能量进行离子注入的半导体装置来说是有用的。

Claims (8)

1.一种半导体装置的制造方法，其特征在于，包括：
第一工序，在第一导电型的半导体基板的一侧的主表面侧形成半导体元件的正面元件结构；
第二工序，在所述半导体基板的另一侧的主表面侧形成第一保护膜；
第三工序，在所述第二工序之后，在所述半导体基板的另一侧的主表面侧安装金属掩模；
第四工序，从形成了所述第一保护膜的主表面侧向所述半导体基板注入离子；以及
第五工序，去除所述第一保护膜，
在所述第三工序中，将所述半导体晶片设置于板，将所述金属掩模相对于所述半导体晶片的形成有所述第一保护膜的主表面侧相对地设置，进行对准，利用设置于所述板的保持片来保持所述金属掩模，
在所述第二工序中，不在比所述半导体基板的晶片端部的剥离面更靠外侧的部分形成所述第一保护膜，
所述第一保护膜是1μm以上且8μm以下。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述第一工序之后，且所述第四工序之前，包括在所述半导体基板的一侧的主表面侧形成第二保护膜的第六工序。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于，
所述第一保护膜与所述第二保护膜由同样的材料形成。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述第二工序中，在所述第一保护膜形成对准标记。
5.根据权利要求2所述的半导体装置的制造方法，其特征在于，
在所述第六工序中，在所述第二保护膜形成对准标记。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述第一工序中，在所述半导体基板的所述一侧的主表面侧形成对准标记。
7.根据权利要求1至6中任一项所述的半导体装置的制造方法，其特征在于，
所述半导体装置的制造方法在所述第一工序与所述第二工序之间还包括研磨所述半导体基板的另一侧的主表面的工序。
8.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述第一工序之后，且所述第二工序之前，还包括在所述半导体基板的另一侧的主表面侧形成所述半导体元件的背面结构的第七工序。
CN201980005229.5A 2018-05-10 2019-04-08 半导体装置的制造方法 Active CN111247628B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018091777 2018-05-10
JP2018-091777 2018-05-10
PCT/JP2019/015367 WO2019216085A1 (ja) 2018-05-10 2019-04-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN111247628A CN111247628A (zh) 2020-06-05
CN111247628B true CN111247628B (zh) 2024-04-30

Family

ID=68467921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980005229.5A Active CN111247628B (zh) 2018-05-10 2019-04-08 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20200258998A1 (zh)
JP (1) JP6958732B2 (zh)
CN (1) CN111247628B (zh)
WO (1) WO2019216085A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015000206T5 (de) * 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP7389619B2 (ja) 2019-11-11 2023-11-30 住重アテックス株式会社 マスクホルダ、固定装置、イオン照射方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294556A (en) * 1990-07-20 1994-03-15 Fujitsu Limited Method for fabricating an SOI device in alignment with a device region formed in a semiconductor substrate
JP2011108986A (ja) * 2009-11-20 2011-06-02 Fuji Electric Systems Co Ltd 多段エピタキシャル方式による超接合半導体装置の製造方法
CN104810259A (zh) * 2014-01-28 2015-07-29 中芯国际集成电路制造(上海)有限公司 晶圆及其处理方法和半导体结构的形成方法
CN107251205A (zh) * 2015-06-17 2017-10-13 富士电机株式会社 半导体装置和半导体装置的制造方法
CN107604308A (zh) * 2017-10-30 2018-01-19 武汉华星光电半导体显示技术有限公司 金属掩膜板焊接方法及金属掩膜板
WO2018105299A1 (ja) * 2016-12-08 2018-06-14 富士電機株式会社 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257828A (ja) * 2002-03-01 2003-09-12 Nec Electronics Corp 半導体装置の製造方法
JP4942134B2 (ja) * 2005-05-20 2012-05-30 日産自動車株式会社 炭化珪素半導体装置の製造方法
JP5286706B2 (ja) * 2007-07-10 2013-09-11 三菱電機株式会社 電力用半導体装置とその製造方法
CN102822968B (zh) * 2010-04-02 2016-08-03 丰田自动车株式会社 具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置
CN102986011B (zh) * 2010-08-12 2016-05-11 富士电机株式会社 半导体器件的制造方法
US9646860B2 (en) * 2013-08-09 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment systems and wafer bonding systems and methods
JP6728638B2 (ja) * 2015-11-10 2020-07-22 富士電機株式会社 半導体デバイスの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294556A (en) * 1990-07-20 1994-03-15 Fujitsu Limited Method for fabricating an SOI device in alignment with a device region formed in a semiconductor substrate
JP2011108986A (ja) * 2009-11-20 2011-06-02 Fuji Electric Systems Co Ltd 多段エピタキシャル方式による超接合半導体装置の製造方法
CN104810259A (zh) * 2014-01-28 2015-07-29 中芯国际集成电路制造(上海)有限公司 晶圆及其处理方法和半导体结构的形成方法
CN107251205A (zh) * 2015-06-17 2017-10-13 富士电机株式会社 半导体装置和半导体装置的制造方法
WO2018105299A1 (ja) * 2016-12-08 2018-06-14 富士電機株式会社 半導体装置の製造方法
CN107604308A (zh) * 2017-10-30 2018-01-19 武汉华星光电半导体显示技术有限公司 金属掩膜板焊接方法及金属掩膜板

Also Published As

Publication number Publication date
US20200258998A1 (en) 2020-08-13
CN111247628A (zh) 2020-06-05
WO2019216085A1 (ja) 2019-11-14
JP6958732B2 (ja) 2021-11-02
JPWO2019216085A1 (ja) 2020-12-10

Similar Documents

Publication Publication Date Title
US10629441B2 (en) Method of manufacturing semiconductor device
US20130122663A1 (en) Method of manufacturing semiconductor device
KR100532732B1 (ko) 정전압 다이오드 및 그 제조방법
US8691635B2 (en) Fabrication method of semiconductor device
JP5509543B2 (ja) 半導体装置の製造方法
US20100244194A1 (en) Semiconductor device and manufacturing method thereof
CN111247628B (zh) 半导体装置的制造方法
JP2011100762A (ja) 半導体装置の製造方法
JP4231387B2 (ja) 半導体装置とその製造方法
US8309409B2 (en) Method for fabricating trench gate to prevent on voltage parasetic influences
US11081410B2 (en) Method of manufacturing semiconductor device
US9240456B2 (en) Method for manufacturing semiconductor device
US20160005843A1 (en) Semiconductor device and manufacturing method thereof
US10867798B2 (en) Method of manufacturing semiconductor device
JP4710724B2 (ja) 半導体装置の製造方法
JP3921764B2 (ja) 半導体装置の製造方法
US10937869B2 (en) Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices
JP6028325B2 (ja) 半導体装置の製造方法
JP6569564B2 (ja) 半導体装置の製造方法
JP6861914B1 (ja) 半導体装置及び半導体装置の製造方法
TWI759131B (zh) 反向傳導絕緣閘雙極電晶體的製造方法
CN117637494A (zh) 半导体装置及半导体装置的制造方法
CN117334620A (zh) 制造半导体器件的方法
CN112885888A (zh) 竖向功率半导体器件、半导体晶片或裸管芯布置、载体和制造竖向功率半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant