CN109671771B - Igbt芯片的背面结构、igbt芯片结构及制备方法 - Google Patents
Igbt芯片的背面结构、igbt芯片结构及制备方法 Download PDFInfo
- Publication number
- CN109671771B CN109671771B CN201811379016.2A CN201811379016A CN109671771B CN 109671771 B CN109671771 B CN 109671771B CN 201811379016 A CN201811379016 A CN 201811379016A CN 109671771 B CN109671771 B CN 109671771B
- Authority
- CN
- China
- Prior art keywords
- layer
- igbt chip
- buffer layer
- igbt
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 73
- 238000000137 annealing Methods 0.000 claims abstract description 72
- 150000002500 ions Chemical class 0.000 claims abstract description 65
- 230000007547 defect Effects 0.000 claims abstract description 60
- 230000007704 transition Effects 0.000 claims abstract description 45
- 230000008569 process Effects 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 23
- 238000005468 ion implantation Methods 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 26
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 22
- -1 argon ions Chemical class 0.000 claims description 22
- 229910052786 argon Inorganic materials 0.000 claims description 16
- 230000004913 activation Effects 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 5
- 230000003213 activating effect Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000002347 injection Methods 0.000 abstract description 22
- 239000007924 injection Substances 0.000 abstract description 22
- 238000001259 photo etching Methods 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 229910052796 boron Inorganic materials 0.000 description 14
- 238000005224 laser annealing Methods 0.000 description 12
- 238000002513 implantation Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000008439 repair process Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000004857 zone melting Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种IGBT芯片的背面结构、IGBT芯片结构及制备方法，背面结构包括：缓冲层和掺杂层，掺杂层为在缓冲层进行离子注入形成；终端区及过渡区的掺杂层通过一次高温退火处理；有源区的掺杂层通过两次高温退火处理，实现有源区与终端区的不同空穴注入效率，改善IGBT过渡区存在的电流集中问题，提高可靠性。与现有技术中采用光刻工艺在有源区和终端区背面分别注入不同剂量的掺杂离子来实现有源区与终端区背面集电极不同注入效率的处理方式相比，仅采用了退火工艺，省去了光刻工艺，节约了制造成本。另外在缓冲层注入惰性离子缺陷层，形成缺陷层，使IGBT背面集电极可以采用更高的掺杂浓度，IGBT背面与背面金属容易形成良好的欧姆接触，降低IGBT通态压降。
Description
技术领域
本发明涉及电力电子器件技术领域，具体涉及一种IGBT芯片的背面结构、IGBT芯片结构及制备方法。
背景技术
随着电力电子技术的不断发展，各种主开关器件的开关频率和性能要求不断提高，对IGBT性能及可靠性提出了更高的要求，一般IGBT芯片的过渡区存在关断过程中电流集中问题，即IGBT开通时由背面集电极注入到终端下面的空穴，在关断过程中主要从IGBT芯片的过渡区PN结处抽取，导致过渡区电流集中。为缓解过渡区电流集中问题，IGBT开通时需减小终端区背面集电极注入效率。现有技术的做法是通过在有源区和终端区背面分别注入不同剂量的硼离子来实现有源区与终端区背面集电极不同注入效率，在不影响IGBT导通压降的同时缓解了过渡区电流集中问题。但此方法需要增加一道光刻工艺，制造成本高。
发明内容
因此，本发明提供一种IGBT芯片的背面结构、IGBT芯片结构及制备方法，克服了现有技术中解决过渡区电流集中问题采用的工艺制造成本高的缺陷。
本发明第一方面，提供了一种IGBT芯片的背面结构，包括：缓冲层和掺杂层，其中，所述掺杂层为在缓冲层的第一预设深度进行离子注入所形成；其中，位于所述缓冲层的终端区及过渡区的所述掺杂层通过第一预设高温退火处理；位于所述缓冲层有源区的所述掺杂层通过第一预设高温退火处理及第二预设高温退火处理。
在其中一个实施例中，第一方面提供的IGBT芯片的背面结构，还包括：金属层，所述金属层位于所述缓冲层的表面。
在其中一个实施例中，第一方面提供的IGBT芯片的背面结构，其特征在于，还包括：缺陷层，所述缺陷层为在缓冲层的第二预设深度进行离子注入所形成，所述第二预设深度大于所述第一预设深度；所述缺陷层贯穿所述缓冲层的有源区、过渡区及终端区。
在其中一个实施例中，位于所述缓冲层的终端区及过渡区的所述缺陷层通过第一预设高温退火处理；位于所述缓冲层有源区的所述缺陷层通过第一预设高温退火处理及第二预设高温退火处理。
在其中一个实施例中，所述掺杂层为所述缓冲层注入的杂质离子，所述杂质离子为P型杂质离子或N型杂质离子。
在其中一个实施例中，所述缺陷层为缓冲层注入的惰性离子。
在其中一个实施例中，所述惰性离子为氩离子。
本发明第二方面，提供一种IGBT芯片结构，包括：IGBT芯片正面结构和如第一方面所述的IGBT芯片背面结构。
本发明第三方面，提供一种IGBT芯片的背面结构的制备方法，包括如下步骤：在衬底背面上形成缓冲层；在所述缓冲层上注入杂质离子形成掺杂层，所述掺杂层贯穿有源区、过渡区及终端区；对所述掺杂层进行第一预设高温退火处理，对所述杂质离子进行激活，形成第一激活掺杂层；对位于所述有源区的掺杂层进行第二预设高温退火处理，对所述杂质离子进行二次激活，在有源区形成第二激活掺杂层。
在其中一个实施例中，第三方面提供的IGBT芯片的背面结构的制备方法，还包括：在所述掺杂层表面进行金属化处理，形成金属层。
在其中一个实施例中，所述在掺杂层表面进行金属化处理，形成金属层的步骤之前或步骤之后，还包括：在所述缓冲层中注入惰性离子，形成缺陷层，所述缺陷层贯穿有源区、过渡区及终端区。
在其中一个实施例中，所述在衬底背面上形成缓冲层的步骤之后，在所述缓冲层上注入杂质离子形成掺杂层，所述掺杂层贯穿有源区、过渡区及终端区的步骤之前，还包括；在所述缓冲层中注入惰性离子，形成缺陷层，所述缺陷层贯穿有源区、过渡区及终端区。
在其中一个实施例中，包括：在所述缓冲层按第一预设能量注入第一预设剂量杂质离子形成掺杂层，所述第一预设能量为20-80KeV，所述第一预设剂量为5e12-1e16cm-2。
在其中一个实施例中，所述在所述缓冲层中注入惰性离子，形成缺陷层的步骤，包括：在所述缓冲层按第二预设能量注入第二预设剂量的惰性离子，形成缺陷层，所述第二预设能量为500KeV-10MeV，所述第二预设剂量为1e10-1e15cm-2。
在其中一个实施例中，所述对所述掺杂层进行第一预设高温退火处理的步骤，包括：对所述掺杂层进行炉管退火处理，所述第一预设高温为350-500℃，退火时间30-120min。
在其中一个实施例中，所述对所述缓冲层的有源区进行第二预设高温退火处理的步骤，包括：利用两束激光交替照射所述有源区，其中，激光波长为500-700nm，激光能量为0.8-4.0J，所述两束激光的延迟时间500-1000ns。
本发明第四方面，提供一种IGBT芯片结构的制备方法，包括如下步骤：在衬底的正面形成IGBT正面结构；使用如第三方面所述的IGBT芯片的背面结构的制备方法在所述衬底的背面上形成IGBT背面结构。
本发明技术方案，具有如下优点：
1、本发明实施例提供的IGBT芯片的背面结构、IGBT芯片结构及制备方法，其中，IGBT芯片的背面结构包括：缓冲层和掺杂层，位于所述缓冲层的终端区及过渡区的所述掺杂层通过第一预设高温退火处理；位于所述缓冲层有源区的所述掺杂层通过第一预设高温退火处理及第二预设高温退火处理，可以实现IGBT背面集电极有源区与终端区的不同空穴注入效率，改善IGBT过渡区存在的电流集中问题，避免IGBT过渡区局部过温或过流失效，提高IGBT可靠性。与现有技术中采用光刻工艺，在有源区和终端区背面分别注入不同剂量的掺杂离子来实现有源区与终端区背面集电极不同注入效率的处理方式相比，仅采用了退火工艺，省去了光刻工艺，因此，节约了制造成本。
2、本发明实施例提供的IGBT芯片的背面结构、IGBT芯片结构及制备方法，在缓冲层注入惰性离子形成缺陷层，使得IGBT背面集电极可以采用高于1e14cm-2的掺杂浓度，IGBT硅片背面与背面金属容易形成良好的欧姆接触，降低IGBT通态压降。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的IGBT芯片的背面结构一个具体示例的结构图；
图2为本发明实施例提供的IGBT芯片的背面结构另一个具体示例的结构图；
图3为本发明实施例提供的IGBT芯片的背面结构另一个具体示例的结构图；
图4为本发明实施例提供的IGBT芯片的背面结构另一个具体示例的结构图；
图5为本发明实施例提供的IGBT芯片的背面结构另一个具体示例的结构图；
图6为本发明实施例提供的IGBT芯片结构一个具体示例的结构图；
图7为本发明实施例提供的IGBT芯片的背面结构的制备方法一个具体示例的流程图；
图8为本发明实施例提供的IGBT芯片的背面结构的制备方法一个具体示例的流程图；
图9为本发明实施例提供的IGBT芯片的背面结构的制备方法另一个具体示例的流程图；
图10为本发明实施例提供的IGBT芯片的背面结构的制备方法另一个具体示例的流程图；
图11为本发明实施例提供的IGBT芯片的背面结构的制备方法另一个具体示例的流程图；
图12为本发明实施例提供的IGBT芯片结构的制备方法一个具体示例的流程图。
附图标记：
1、衬底；2、缓冲层；3、有源区轻掺杂P型；31、终端区耐压场环；
4、有源区重掺杂P型；41、截止环；5、N型发射极；6、栅氧化层；
7、多晶硅场板；8、有源区金属层；81金属场板；9、氧化层；
10、钝化层；11、缺陷层；111、经炉管退火修复后的氩离子注入缺陷层；
112、经炉管退火及激光退火修复后的氩离子注入缺陷层；12、掺杂层；
121、经炉管退火激活后的硼离子注入层；122、经炉管退火及激光退火激活后的硼离子注入层；13、背面金属层。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本发明实施例提供一种IGBT芯片的背面结构，包括：缓冲层2和掺杂层12，其中，掺杂层12为在缓冲层2的第一预设深度进行离子注入所形成；位于缓冲层2的终端区及过渡区的掺杂层通过第一预设高温退火处理；位于缓冲层2有源区的掺杂层通过第一预设高温退火处理及第二预设高温退火处理。第一预设高温退火处理是炉管退火处理，退火温度350-500℃，退火时间30-120min；第二预设高温退火处理是激光退火处理，激光波长500nm-700nm，激光能量0.8J-4.0J，以上仅作举例说明，并不以此为限。
在本发明实施例中，如图1所示，在衬底1上形成缓冲层2，例如是提供一片N型轻掺杂的FZ区熔硅材料衬底1，该硅材料的掺杂浓度和厚度取决于IGBT器件耐压要求，按照常规工艺形成背面N型缓冲层2，仅以此举例，不以此为限。
在本发明实施例中，掺杂层12是在缓冲层2的注入杂质离子所形成的，杂质离子为P型杂质离子或N型杂质离子(P型杂质离子例如：硼，铝，镓，N型杂质离子，例如：氮，磷，砷)，当在硅片衬底材料按照常规工艺形成背面N型缓冲层时，杂质离子为P型，当在硅片衬底材料按照常规工艺形成背面P型缓冲层时，杂质离子为N型，图1所示的是将杂质离子注入到缓冲层2远离衬底1的缓冲层2表面及以下的预设深度，该预设深度的确定与注入剂量和注入的能量相关，以上仅作举例说明，不以此为限，在其他实施例中可形成在远离衬底1的缓冲层2表面以下的预设深度。
在一具体实施例中，在缓冲层2进行硼离子注入，注入剂量5e12-1e16cm-2，注入能量20KeV-80KeV，随后进行炉管退火处理，对硼离子进行激活，退火温度350-500℃，退火时间30-120min，如图2所示，形成经炉管退火激活后的硼离子注入层121，然后利用激光对IGBT背面有源区进行激光照射，即激光退火处理，如图2所示，在有源区形成表示经炉管退火及激光退火激活后的硼离子注入层122。从而进一步对有源区注入硼离子进行激活，提高背面有源区空穴注入效率，具体地，可以是利用两束激光交替照射背面有源区，激光波长500nm-700nm，激光能量0.8J-4.0J，两束激光的延迟时间500-1000ns，仅以此作为举例，不以此为限。
在本发明实施例中，如图3所示，通过蒸发或溅射的方式形成背面金属层13，作为IGBT芯片的电极，例如是集电极。
本发明实施例提供的IGBT芯片的背面结构包括：缓冲层和掺杂层，掺杂层为在缓冲层的第一预设深度进行离子注入所形成，位于所述缓冲层的终端区及过渡区的所述掺杂层通过第一预设高温退火处理；位于所述缓冲层有源区的所述掺杂层通过第一预设高温退火处理及第二预设高温退火处理，可以实现IGBT背面集电极有源区与终端区的不同空穴注入效率，改善IGBT过渡区存在的电流集中问题，避免IGBT过渡区局部过温或过流失效，提高IGBT可靠性。与现有技术中采用光刻工艺，在有源区和终端区背面分别注入不同剂量的掺杂离子来实现有源区与终端区背面集电极不同注入效率的处理方式相比，仅采用了退火工艺，省去了光刻工艺，因此，节约了制造成本。
实施例2
本发明实施例提供的IGBT芯片的背面结构，如图4所示，该IGBT芯片的背面结构包括：缓冲层2、掺杂层3及缺陷层11，其中，该缓冲层2及掺杂层3的结构及制作工艺与实施例1中的IGBT芯片的背面结构的缓冲层2、掺杂层3相同，在此不再赘述。缺陷层11是为在缓冲层的第二预设深度进行离子注入所形成，第二预设深度大于上述的第一预设深度，缺陷层11贯穿缓冲层2的有源区、过渡区及终端区。在一实施例中，缺陷层11为在缓冲层注入惰性离子形成，具体地，惰性离子可以为氩离子，注入剂量为1e10-1e15cm-2，注入能量为500KeV-10MeV，如图4所示，形成的缺陷层11比掺杂层12更接近基板1侧，由于氩离子注入的缺陷层11存在，IGBT背面集电极可以采用高于1e14cm-2的掺杂浓度，IGBT硅片背面与背面金属容易形成良好的欧姆接触，降低IGBT通态压降。
在一较佳实施例中，如图5所示，缺陷层11的有源区、过渡区及终端区也进行上述实施例1中的炉管退火处理，形成经炉管退火修复后的氩离子注入缺陷层111，进一步地，对有源区也进行激光退火处理，形成经炉管退火及激光退火修复后的氩离子注入缺陷层112；经炉管退火后会修复部分缺陷，由于此时芯片正面有金属，退火温度一般低于500℃，此温度只能修复少量缺陷。再经过激光退火修复后，退火过程中IGBT背面最高温度可以＞1400℃(而正面＜100℃)，进而能修复更多的缺陷。激光退火只修复IGBT有源区背面，从而IGBT有源区背面缺陷少，阻挡的空穴少，最终体现为有源区背面空穴发射效率高，实现IGBT背面集电极有源区与终端区的不同空穴注入效率。
本发明实施例提供IGBT芯片的背面结构包括：缓冲层和掺杂层，掺杂层为在缓冲层的第一预设深度进行离子注入所形成，位于所述缓冲层的终端区及过渡区的所述掺杂层通过第一预设高温退火处理；位于所述缓冲层有源区的所述掺杂层通过第一预设高温退火处理及第二预设高温退火处理，不仅可以实现IGBT背面集电极有源区与终端区的不同空穴注入效率，改善IGBT过渡区存在的电流集中问题，避免IGBT过渡区局部过温或过流失效，提高IGBT可靠性，与现有技术中采用光刻工艺，在有源区和终端区背面分别注入不同剂量的掺杂离子来实现有源区与终端区背面集电极不同注入效率的处理方式相比，仅采用了退火工艺，省去了光刻工艺，因此，节约了制造成本。另外，在缓冲层注入惰性离子形成缺陷层，使得IGBT背面集电极可以采用高于1e14cm-2的掺杂浓度，IGBT硅片背面与背面金属容易形成良好的欧姆接触，降低IGBT通态压降。
实施例3
本发明实施例提供一种IGBT芯片结构，包括：IGBT芯片正面结构和实施例1或实施例2中所记载的IGBT芯片背面结构，IGBT芯片背面结构不再赘述，IGBT芯片的正面结构按照常规工艺对硅材料的衬底1上进行IGBT正面工艺的制作，正面结构包括：终端区耐压场环31、多晶硅场板7、金属场板81、截止环41和钝化层10，有源区轻掺杂P型3和重掺杂P型4、N型发射极5、栅氧化层6、多晶硅场板7、氧化层9和有源区金属层8，形成结构如图6所示，仅以此举例，不以此为限。
本发明实施例提供的IGBT芯片结构，不仅可以实现IGBT背面集电极有源区与终端区的不同空穴注入效率，改善IGBT过渡区存在的电流集中问题，避免IGBT过渡区局部过温或过流失效，提高IGBT可靠性，与现有技术中采用光刻工艺，在有源区和终端区背面分别注入不同剂量的掺杂离子来实现有源区与终端区背面集电极不同注入效率的处理方式相比，仅采用了退火工艺，省去了光刻工艺，因此，节约了制造成本。同时，由于氩离子注入的缺陷层存在，使得IGBT背面集电极可以采用高于1e14cm-2的掺杂浓度，IGBT硅片背面与背面金属容易形成良好的欧姆接触，降低IGBT通态压降。
实施例4
本发明实施例提供一种IGBT芯片的背面结构的制备方法，如图7所示，包括如下步骤：
步骤S1：在衬底背面上形成缓冲层。
在本发明实施例中，准备一片N型轻掺杂的FZ区熔硅片衬底材料，该材料的掺杂浓度和厚度取决于IGBT器件耐压要求，按照常规工艺可以形成如图1所示的背面N型缓冲层2。
步骤S2：在缓冲层上注入杂质离子形成掺杂层，掺杂层贯穿有源区、过渡区及终端区。
在本发明实施例中，在缓冲层按第一预设能量注入第一预设剂量杂质离子形成掺杂层，掺杂浓度和厚度取决于IGBT器件耐压要求，可以为如图1所示形成的掺杂层12。在一具体实施例中，第一预设能量为20-80KeV，所述第一预设剂量为5e12-1e16cm-2。其中，杂质离子为P型杂质离子或N型杂质离子(P型杂质离子例如：硼，铝，镓，N型杂质离子，例如：氮，磷，砷)，当在硅片衬底材料按照常规工艺形成背面N型缓冲层时，杂质离子为P型，当在硅片衬底材料按照常规工艺形成背面P型缓冲层时，杂质离子为N型。
步骤S3：对掺杂层进行第一预设高温退火处理，对杂质离子进行激活，形成第一激活掺杂层。
在本发明实施例中，使用炉管退火处理，对硼离子进行激活，退火温度350-500℃，退火时间30-120min，可以形成如图2所示的经炉管退火激活后的硼离子注入层121，可以仅以此举例，不以此为限。
步骤S4：对位于有源区的掺杂层进行第二预设高温退火处理，对杂质离子进行二次激活，在有源区形成第二激活掺杂层。
在本发明实施例中，利用激光对IGBT背面有源区进行激光照射，即激光退火处理，可以形成如图2所示的经炉管退火及激光退火激活后的硼离子注入层122，进一步对有源区注入硼离子进行激活，提高背面有源区空穴注入效率。具体地，可以是利用两束激光交替照射背面有源区，激光波长500nm-700nm，激光能量0.8J-4.0J，两束激光的延迟时间500-1000ns，仅以此举例，不以此为限。
在一较佳实施例中，如图8所示，在执行完步骤S4之后，还包括：
步骤S5：在掺杂层表面进行金属化处理，形成金属层。
在本发明实施例中，通过蒸发或溅射的方式在-IGBT芯片的背面可以形成如图3所示的背面金属层13作为IGBT芯片的集电极。
在一较佳实施例中，如图9所示，在执行完步骤S5之前，还包括：
步骤S41：在缓冲层中注入惰性离子，形成缺陷层，缺陷层贯穿有源区、过渡区及终端区。
在另一较佳实施例中，如图10所示，在执行完步骤S5之后，还包括：
步骤S6：在缓冲层中注入惰性离子，形成缺陷层，缺陷层贯穿有源区、过渡区及终端区。
在图9和图10中所述的实施例中，在缓冲层中注入氩离子可以形成如图4所示的缺陷层11，注入能量为500KeV-10MeV，注入剂量为1e10-1e15cm-2，仅以此为例，不以此为限。
在另一较佳实施例中，如图11所示，在执行完步骤S1之后，以及执行步骤S2之前，还包括；
步骤S11：在缓冲层中注入惰性离子，形成缺陷层，缺陷层贯穿有源区、过渡区及终端区。
在本发明实施例中，在缓冲层中注入氩离子形成缺陷层，注入能量为500KeV-10MeV，注入剂量为1e10-1e15cm-2，仅以此为例，不以此为限。
由于形成的缺陷层在退火处理步骤之前，因此，后续在进行退火处理的过程，对硼离子进行激活的同时也一并修复氩离子注入缺陷层，分别在有源区、过渡区及终端区形成如图5所示的经炉管退火修复后的氩离子注入缺陷层111，以及在有源区形成如图5所示的经炉管退火及激光退火修复后的氩离子注入缺陷层112。
本发明实施例提供的IGBT芯片的背面结构的制备方法，实现IGBT背面集电极有源区与终端区的不同空穴注入效率，改善IGBT过渡区存在的电流集中问题，避免IGBT过渡区局部过温或过流失效，提高IGBT可靠性，与现有技术中采用光刻工艺，在有源区和终端区背面分别注入不同剂量的掺杂离子来实现有源区与终端区背面集电极不同注入效率的处理方式相比，仅采用了退火工艺，省去了光刻工艺，因此，节约了制造成本。另外，由于氩离子注入的形成缺陷层，使得IGBT背面集电极可以采用高于1e14cm-2的掺杂浓度，IGBT硅片背面与背面金属容易形成良好的欧姆接触，降低IGBT通态压降。
实施例5
本发明实施例提供一种IGBT芯片结构的制备方法，如图12所示，包括：包括如下步骤：
步骤S20：在衬底的正面形成IGBT正面结构。
本发明实施例中，在衬底的正面形成IGBT正面结构的过程，按照常规工艺对硅材料的衬底1上进行IGBT正面工艺的制作，形成的正面结构如图6所示，包括：终端区耐压场环31、多晶硅场板7、金属场板81、截止环41和钝化层10，有源区轻掺杂P型3和重掺杂P型4、N型发射极5、栅氧化层6、多晶硅场板7、氧化层9和有源区金属层8，仅以此举例，不以此为限。
步骤S21：在衬底的背面上形成IGBT背面结构。
本发明实施例中，使用上述实施例3中IGBT芯片的背面结构的制备方法形成IGBT背面结构，在此不再赘述。
本发明实施例提供的IGBT芯片结构的制备方法，实现IGBT背面集电极有源区与终端区的不同空穴注入效率，改善IGBT过渡区存在的电流集中问题，避免IGBT过渡区局部过温或过流失效，提高IGBT可靠性，与现有技术中采用光刻工艺，在有源区和终端区背面分别注入不同剂量的掺杂离子来实现有源区与终端区背面集电极不同注入效率的处理方式相比，仅采用了退火工艺，省去了光刻工艺，因此，节约了制造成本。另外，由于氩离子注入的形成缺陷层，使得IGBT背面集电极可以采用高于1e14cm-2的掺杂浓度，IGBT硅片背面与背面金属容易形成良好的欧姆接触，降低IGBT通态压降。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (17)
1.一种IGBT芯片的背面结构，其特征在于，包括：
缓冲层、缺陷层和掺杂层；其中，所述缺陷层贯穿所述缓冲层的有源区、过渡区及终端区；
所述掺杂层为在缓冲层的第一预设深度进行离子注入所形成；
位于所述缓冲层的终端区及过渡区的所述掺杂层通过第一预设高温退火处理；
位于所述缓冲层的有源区的所述掺杂层通过第一预设高温退火处理及第二预设高温退火处理。
2.根据权利要求1所述的IGBT芯片的背面结构，其特征在于，还包括：金属层，所述金属层位于所述缓冲层的表面。
3.根据权利要求2所述的IGBT芯片的背面结构，其特征在于，所述缺陷层为在缓冲层的第二预设深度进行离子注入所形成，所述第二预设深度大于所述第一预设深度。
4.根据权利要求3所述的IGBT芯片的背面结构，其特征在于，
位于所述缓冲层的终端区及过渡区的所述缺陷层通过第一预设高温退火处理；
位于所述缓冲层有源区的所述缺陷层通过第一预设高温退火处理及第二预设高温退火处理。
5.根据权利要求1所述的IGBT芯片的背面结构，其特征在于，所述掺杂层为所述缓冲层注入的杂质离子，所述杂质离子为P型杂质离子或N型杂质离子。
6.根据权利要求3或4所述的IGBT芯片的背面结构，其特征在于，所述缺陷层为缓冲层注入的惰性离子。
7.根据权利要求6所述的IGBT芯片的背面结构，其特征在于，所述惰性离子为氩离子。
8.一种IGBT芯片结构，其特征在于，包括：IGBT芯片正面结构和如权利要求1-6中任一项所述的IGBT芯片的背面结构。
9.一种IGBT芯片的背面结构的制备方法，其特征在于，包括如下步骤：
在衬底背面上形成缓冲层；
在所述缓冲层上注入杂质离子形成掺杂层，所述掺杂层贯穿有源区、过渡区及终端区；
对所述掺杂层进行第一预设高温退火处理，对所述杂质离子进行激活，形成第一激活掺杂层；
对位于所述有源区的掺杂层进行第二预设高温退火处理，对所述杂质离子进行二次激活，在有源区形成第二激活掺杂层；
在所述缓冲层中注入惰性离子以形成缺陷层，所述缺陷层贯穿有源区、过渡区及终端区。
10.根据权利要求9所述的IGBT芯片的背面结构的制备方法，其特征在于，还包括：在所述掺杂层表面进行金属化处理，形成金属层。
11.根据权利要求10所述的IGBT芯片的背面结构的制备方法，其特征在于，所述在所述掺杂层表面进行金属化处理，形成金属层的步骤之前或步骤之后，形成所述缺陷层。
12.根据权利要求10所述的IGBT芯片的背面结构的制备方法，其特征在于，所述在衬底背面上形成缓冲层的步骤之后，在所述缓冲层上注入杂质离子形成掺杂层，所述掺杂层贯穿有源区、过渡区及终端区的步骤之前，还包括；
在所述缓冲层中注入惰性离子，形成缺陷层，所述缺陷层贯穿有源区、过渡区及终端区。
13.根据权利要求9所述的IGBT芯片的背面结构的制备方法，所述缓冲层上注入杂质离子形成掺杂层的步骤，包括：
在所述缓冲层按第一预设能量注入第一预设剂量杂质离子形成掺杂层，
所述第一预设能量为20-80KeV，所述第一预设剂量为5e12-1e16cm-2。
14.根据权利要求11或12所述的IGBT芯片的背面结构的制备方法，所述在所述缓冲层中注入惰性离子，形成缺陷层的步骤，包括：
在所述缓冲层按第二预设能量注入第二预设剂量的惰性离子，形成缺陷层，所述第二预设能量为500KeV-10MeV，所述第二预设剂量为1e10-1e15cm-2。
15.根据权利要求9-13任一所述的IGBT芯片的背面结构的制备方法，其特征在于，所述对所述掺杂层进行第一预设高温退火处理的步骤，包括：
对所述掺杂层进行炉管退火处理，所述第一预设高温为350-500℃，退火时间30-120min。
16.根据权利要求9-13任一所述的IGBT芯片的背面结构的制备方法，其特征在于，所述对所述缓冲层的有源区进行第二预设高温退火处理的步骤，包括：
利用两束激光交替照射所述有源区，其中，激光波长为500-700nm，激光能量为0.8-4.0J，所述两束激光的延迟时间500-1000ns。
17.一种IGBT芯片结构的制备方法，其特征在于，包括如下步骤：
在衬底的正面形成IGBT正面结构；
使用如权利要求9-16中任一项所述的IGBT芯片的背面结构的制备方法在所述衬底的背面上形成IGBT芯片的背面结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811379016.2A CN109671771B (zh) | 2018-11-19 | 2018-11-19 | Igbt芯片的背面结构、igbt芯片结构及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811379016.2A CN109671771B (zh) | 2018-11-19 | 2018-11-19 | Igbt芯片的背面结构、igbt芯片结构及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109671771A CN109671771A (zh) | 2019-04-23 |
| CN109671771B true CN109671771B (zh) | 2022-04-01 |
Family
ID=66142583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811379016.2A Active CN109671771B (zh) | 2018-11-19 | 2018-11-19 | Igbt芯片的背面结构、igbt芯片结构及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109671771B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111682062A (zh) * | 2020-06-24 | 2020-09-18 | 全球能源互联网研究院有限公司 | 一种igbt器件的背面结构及其制备方法、igbt器件 |
| CN113571415B (zh) * | 2021-09-22 | 2022-01-11 | 上海积塔半导体有限公司 | Igbt器件及其制作方法 |
| CN113851380B (zh) * | 2021-09-24 | 2023-06-13 | 上海积塔半导体有限公司 | Igbt器件及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005136092A (ja) * | 2003-10-29 | 2005-05-26 | Honda Motor Co Ltd | 半導体装置とその製造方法 |
| CN101345255A (zh) * | 2007-07-10 | 2009-01-14 | 三菱电机株式会社 | 功率用半导体装置及其制造方法 |
| CN108039366A (zh) * | 2017-10-24 | 2018-05-15 | 全球能源互联网研究院 | 一种绝缘栅双极型晶体管反型mos过渡区结构及其制作方法 |
| CN108074810A (zh) * | 2016-11-15 | 2018-05-25 | 丰田自动车株式会社 | 半导体装置的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10330571B8 (de) * | 2003-07-07 | 2007-03-08 | Infineon Technologies Ag | Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür |
-
2018
- 2018-11-19 CN CN201811379016.2A patent/CN109671771B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005136092A (ja) * | 2003-10-29 | 2005-05-26 | Honda Motor Co Ltd | 半導体装置とその製造方法 |
| CN101345255A (zh) * | 2007-07-10 | 2009-01-14 | 三菱电机株式会社 | 功率用半导体装置及其制造方法 |
| CN108074810A (zh) * | 2016-11-15 | 2018-05-25 | 丰田自动车株式会社 | 半导体装置的制造方法 |
| CN108039366A (zh) * | 2017-10-24 | 2018-05-15 | 全球能源互联网研究院 | 一种绝缘栅双极型晶体管反型mos过渡区结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109671771A (zh) | 2019-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102054876B (zh) | 快速恢复二极管 | |
| CN110061050B (zh) | 半导体器件和具有势垒区的绝缘栅双极型晶体管 | |
| CN109671771B (zh) | Igbt芯片的背面结构、igbt芯片结构及制备方法 | |
| WO2013141181A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN101789375B (zh) | 一种非穿通型绝缘栅双极晶体管薄片背面制作工艺 | |
| JP2002305305A (ja) | 半導体装置 | |
| CN103872144B (zh) | 一种软快恢复二极管及其制造方法 | |
| CN109103247B (zh) | 半导体装置及其制造方法 | |
| JP2018078216A (ja) | 半導体装置およびその製造方法 | |
| JP4123913B2 (ja) | 半導体装置の製造方法 | |
| JP4088011B2 (ja) | 半導体装置及びその製造方法 | |
| WO2022042481A1 (zh) | 逆导型igbt芯片 | |
| CN113345807B (zh) | 一种半导体器件制备方法 | |
| CN108155230B (zh) | 一种横向rc-igbt器件及其制备方法 | |
| CN111370479A (zh) | 沟槽栅功率器件及其制造方法 | |
| WO2024037274A1 (zh) | 一种具有反向导通特性的igbt器件及其制备方法 | |
| CN113097287A (zh) | 一种igbt芯片终端结构及igbt芯片终端结构制作方法 | |
| CN111415984B (zh) | 逆导型igbt器件的制造方法 | |
| CN103199107B (zh) | 半导体器件及制造方法 | |
| JP7361634B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN104716039A (zh) | 提高igbt性能的先进背面工艺制作方法 | |
| CN209896066U (zh) | 一种vdmos | |
| JP2017188569A (ja) | 半導体装置およびその製造方法 | |
| CN108598153B (zh) | 软恢复功率半导体二极管及其制备方法 | |
| CN107578998B (zh) | Igbt芯片制造方法及igbt芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200819 Address after: 102209 Beijing City, the future of science and Technology City Binhe Road, No. 18, No. Applicant after: GLOBAL ENERGY INTERCONNECTION RESEARCH INSTITUTE Co.,Ltd. Applicant after: STATE GRID HUBEI ELECTRIC POWER Co.,Ltd. Applicant after: STATE GRID CORPORATION OF CHINA Address before: 102209 Beijing City, the future of science and Technology City Binhe Road, No. 18, No. Applicant before: GLOBAL ENERGY INTERCONNECTION RESEARCH INSTITUTE Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |