CN113851380B - Igbt器件及其制作方法 - Google Patents

Igbt器件及其制作方法 Download PDF

Info

Publication number
CN113851380B
CN113851380B CN202111123433.2A CN202111123433A CN113851380B CN 113851380 B CN113851380 B CN 113851380B CN 202111123433 A CN202111123433 A CN 202111123433A CN 113851380 B CN113851380 B CN 113851380B
Authority
CN
China
Prior art keywords
region
main surface
substrate
igbt device
defect layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111123433.2A
Other languages
English (en)
Other versions
CN113851380A (zh
Inventor
曹功勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GTA Semiconductor Co Ltd
Original Assignee
GTA Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GTA Semiconductor Co Ltd filed Critical GTA Semiconductor Co Ltd
Priority to CN202111123433.2A priority Critical patent/CN113851380B/zh
Publication of CN113851380A publication Critical patent/CN113851380A/zh
Application granted granted Critical
Publication of CN113851380B publication Critical patent/CN113851380B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652Through-implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333Vertical insulated gate bipolar transistors
    • H01L29/66348Vertical insulated gate bipolar transistors with a recessed gate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种IGBT器件及其制作方法,IGBT器件包括:衬底,该衬底包括相对的第一主面及第二主面,第一主面形成有IGBT器件的正面结构;第一氦离子缺陷层及第二氦离子缺陷层,第一氦离子缺陷层形成于有源区的第二主面内,第二氦离子缺陷层形成于过渡区及终端区的第二主面内,第一氦离子缺陷层的缺陷密度小于第二氦离子缺陷层的缺陷密度;集电极区,形成于衬底的第二主面;缓冲区,形成于衬底的第二主面内。本发明通过控制过渡区和终端区背面的缺陷层中载流子寿命比有源区背面的缺陷层的载流子寿命更短,在保证较低的通态压降及较低关断损耗的同时也缓解IGBT关断时过渡区电流集中问题。

Description

IGBT器件及其制作方法
技术领域
本发明属于半导体集成电路设计及制造领域,特别是涉及一种IGBT器件及其制作方法。
背景技术
IGBT(绝缘栅双极型晶体管),是由BJT(双极型三极管)和MOSFET(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,因此它既具有MOSFET输入阻抗高、驱动电路功率小、驱动简单、开关速度快、开关损耗小的优点,又具有BJT电流密度大、电流处理能力强、导通饱和压降低的优点。自20世纪80年代末,IGBT广泛应用于新能源汽车、工业变频、光伏、智能电网和机车等多个领域。随着经济的飞速发展,我国能源需求量大幅上升,在节能减排政策的背景下,工业控制、变频白色家电等节能效果明显的产品近年来市场规模不断扩大,对IGBT需求量持续上升。如何在不影响通态功耗基础上降低关断功耗,或者同时降低通态功耗和关断功耗一直是各国研究人员研究热点,经过近40年的发展,IGBT已研发出多种先进结构,例如载流子存储沟槽IGBT(CSTBT)和微尺寸沟槽IGBT(MPT)等新结构。此外,随着科技进步,对IGBT的坚固性也提出更高的要求。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种IGBT器件及其制作方法,用于解决现有技术中IGBT关断时过渡区所承受的电流过大的问题。
为实现上述目的及其他相关目的,本发明提供一种IGBT器件的制作方法,所述制作方法包括步骤:提供一衬底,所述衬底包括相对的第一主面及第二主面,于所述第一主面完成IGBT器件的正面工艺,形成所述IGBT器件的有源区、过渡区及终端区;对所述衬底的第二主面进行第一导电离子注入,以在所述的第二主面内形成第一导电类型缓冲区;对所述衬底的第二主面进行第二导电离子注入,以在所述衬底的第二主面形成集电极区;通过图形掩膜对所述衬底的第二主面进行氦离子注入,通过控制所述图形掩膜在有源区的离子透过率小于所述过渡区及终端区的离子透过率,以在所述有源区的第二主面内形成第一氦离子缺陷层及在所述过渡区及终端区的第二主面内形成第二氦离子缺陷层,所述第一氦离子缺陷层的缺陷密度小于所述第二氦离子缺陷层的缺陷密度,以使得所述有源区第一氦离子缺陷层的载流子寿命大于所述过渡区和终端区第二氦离子缺陷层的的载流子寿命。
可选地,所述IGBT器件的有源区包括设置于所述衬底的第一主面的阱区、沟槽栅结构、发射极区、发射极金属层及载流子存储掺杂区,所述沟槽栅结构贯穿所述阱区至所述衬底中,所述发射极区设置于所述阱区内,且位于所述沟槽栅结构的侧面,所述载流子存储掺杂区设置于所述阱区下方,所述发射极金属层与所述发射极区和所述阱区连接。
可选地,所述过渡区包括设置于所述衬底的第一主面的阱区以及与所述阱区连接的连接孔,所述连接孔与所述发射极金属层相连,所述IGBT器件的终端区包括位于所述衬底的第一主面上的场氧层及位于所述终端区边缘的截止环,所述过渡区与所述终端区还包括横跨所述过渡区与所述终端区的横向变掺杂层。
可选地,氦离子注入剂量介于1e10cm-2~1e12cm-2之间,注入深度介于2μm~6μm之间,接着进行退火工艺,退火温度介于250℃~350℃之间,退火时间介于0.5h~2h之间。
可选地,对所述衬底的第二主面进行第一导电类型离子注入的注入离子包括磷离子,注入能量介于100KeV~2000KeV之间,注入剂量介于1e11cm-2~1e13cm-2之间。
可选地,对所述衬底的第二主面进行第二导电类型离子注入的注入离子包括硼离子,注入能量介于20KeV~60KeV之间,注入剂量为1e12cm-2~1e14cm-2之间,接着采用退火工艺将注入的磷离子与硼离子同时激活,以在所述衬底的第二主面内形成第一导电类型缓冲区,并在所述衬底的第二主面形成集电极区。
可选地,控制所述图形掩膜在有源区的离子透过率小于所述过渡区及终端区的离子透过率包括将位于所述有源区第二主面的掩膜厚度设置为大于所述过渡区及终端区第二主面的掩膜厚度,或者不设置掩膜在所述过渡区及终端区的第二主面且设置部分遮挡的掩膜在所述有源区的第二主面。
本发明还提供一种IGBT器件,所述IGBT器件包括:衬底,所述衬底包括相对的第一主面及第二主面,所述第一主面形成有IGBT器件的正面结构,所述IGBT器件包括有源区、过渡区及终端区;第一氦离子缺陷层及第二氦离子缺陷层,所述第一氦离子缺陷层形成于所述有源区的第二主面内,所述第二氦离子缺陷层形成于所述过渡区及终端区的第二主面内,所述第一氦离子缺陷层的缺陷密度小于所述第二氦离子缺陷层的缺陷密度;集电极区,形成于所述衬底的第二主面;缓冲区,形成于所述衬底的第二主面内,且所述第一氦离子缺陷层及第二氦离子缺陷层位于所述缓冲区内。
可选地,所述IGBT器件的有源区包括设置于所述衬底的第一主面的阱区、沟槽栅结构、发射极区及载流子存储掺杂区,所述沟槽栅结构贯穿所述阱区至所述衬底中,所述发射极区设置于所述阱区内,且位于所述沟槽栅结构的侧面,所述载流子存储掺杂区设置于所述阱区下方。
可选地,所述过渡区包括设置于所述衬底的第一主面的阱区以及与所述阱区连接的连接孔,所述连接孔与所述发射极金属层相连,所述IGBT器件的终端区包括位于所述衬底的第一主面上的场氧层及位于所述终端区边缘的截止环,所述过渡区与所述终端区还包括横跨所述过渡区与所述终端区的横向变掺杂层。
可选地,所述第一氦离子缺陷层与第二氦离子缺陷层的深度介于2μm~6μm之间。
可选地,所述集电极区的掺杂离子包括硼离子,所述集电极区包含的离子注入剂量介于1e12cm-2~1e14cm-2之间,离子注入能量介于20KeV~60KeV之间。
可选地,所述第一导电类型缓冲区的掺杂离子包括磷离子,所述第一导电类型缓冲区包含的离子注入剂量介于1e11cm-2~1e13cm-2之间,离子注入能量介于100KeV~2000KeV之间。
如上所述,本发明的IGBT器件及其制作方法,具有以下有益效果:
本发明通过在IGBT器件有源区背面增加氦离子缺陷层,实现在相同通态压降的基础下,有效降低IGBT器件的关断损耗,实现IGBT器件的通态压降与关断损耗的折中曲线往坐标原点靠近,可大大提升IGBT器件的性能。
本发明在IGBT器件过渡区和终端区背面设置氦离子缺陷层,降低了过渡区和终端区的空穴寿命,进而在IGBT器件导通时,降低了IGBT过渡区和终端区背面P型集电极的发射效率,在IGBT器件导通时,可以降低从IGBT器件过渡区和终端区背面P型集电极的注入的空穴量,在IGBT器件关断时会加快过渡区和终端区电子和空穴复合速度,减少了从过渡区开孔处抽出的空穴量,缓解电流集中问题。
进一步地,由于在IGBT器件背面引入缺陷层会提升IGBT器件有源区的通态压降,而影响IGBT器件的通态压降程度主要取决于有源区背面缺陷层的载流子寿命长短(通常由缺陷层的缺陷密度决定)及缺陷层深度,与过渡区和终端区的缺陷层载流子寿命长短及缺陷层深度关系较小,因此,有源区背面缺陷层的载流子寿命不能太短,而过渡区和终端区的缺陷层载流子寿命应尽量短,本发明通过控制图形掩模在有源区背面和过渡区及终端区的掩模透过率不同,且有源区的掩模透过率小于过渡区及终端区的掩模透过率,实现过渡区和终端区背面的缺陷层中载流子寿命比有源区背面的缺陷层的载流子寿命更短,在保证较低的通态压降及降低关断损耗的同时也缓解IGBT关断时过渡区电流集中问题。
附图说明
图1~图5显示为本发明实施例的IGBT器件的制作方法各步骤所呈现的结构示意图,其中,图5显示为本发明实施例的IGBT器件的结构示意图。
图6显示为传统的IGBT器件与本发明实施例的具有氦离子缺陷层的IGBT器件的关断仿真曲线图。
元件标号说明
101 衬底
102 横向变掺杂层
103 场氧层
104 截止环
105 栅介质层
106 多晶硅层
107 载流子存储掺杂区
108 阱区
109 发射极区
110 绝缘层
111 正面金属
112 集电极区
113’ 第一氦离子缺陷层
113 第二氦离子缺陷层
114 第一导电类型缓冲区
115 背面金属
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。
在本申请的上下文中,所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例1
IGBT器件可以分为三个区域,分别是有源区、过渡区和终端区。IGBT器件导通时,背面P型集电极开始往IGBT器件的漂移区注入空穴,在IGBT器件关断期间,需要将导通期间注入在漂移区的电子和空穴全部抽出,电子从IGBT器件的背面流出,空穴从IGBT器件的正面流出。有源区的空穴可以直接从有源区正面开孔处流出,但终端区的正面并没有电流通道,终端区的空穴主要从过渡区的开孔处流出,这会导致过渡区存在电流集中问题,局部电流的过渡集中,导致局部温度上升,降低了IGBT器件的坚固性。
为了解决上述问题,如图1~图5所示,本实施例提供一种IGBT器件的制作方法,所述制作方法包括以下步骤:
如图1所示,首先进行步骤1),提供一衬底101,所述衬底101包括相对的第一主面及第二主面,于所述第一主面完成IGBT器件的正面工艺,形成所述IGBT器件的有源区、过渡区及终端区。
所述衬底101可以是单晶硅衬底。在一些实施例中所述衬底101也可由其它材料制成,例如但不限于硅锗或锗。在其它实施例中,所述衬底101还可以为包括其他元素半导体或化合物半导体的衬底,例如砷化镓、磷化铟或碳化硅等。
于所述第一主面完成IGBT器件的正面工艺包括制备所述IGBT器件的有源区、过渡区及终端区的正面结构,具体地,所述IGBT器件的有源区包括设置于所述衬底101的第一主面的阱区108、沟槽栅结构、发射极区109及载流子存储掺杂区107,所述沟槽栅结构贯穿所述阱区108至所述衬底101中,所述沟槽栅结构包括延伸至所述阱区108下方的沟槽、位于所述沟槽侧壁的栅介质层105及填充于所述沟槽中的多晶硅层106,所述发射极区109设置于所述阱区108内,且位于所述沟槽栅结构的侧面,所述载流子存储掺杂区107设置于所述阱区108下方。所述过渡区包括设置于所述衬底101的第一主面的阱区108以及与所述阱区108连接的连接孔,所述连接孔与所述发射极金属层相连,所述IGBT器件的终端区包括位于所述衬底101的第一主面上的场氧层103及位于所述终端区边缘的截止环104,所述过渡区与所述终端区还包括横跨所述过渡区与所述终端区的横向变掺杂层102。所述IGBT器件的第一主面上还形成有绝缘层110,所述绝缘层110上形成有正面金属111,所述正面金属111包括发射极金属层及栅极金属层,所述发射极金属通过连接孔与所述有源区的发射极区109及阱区108连接,同时通过连接孔与所述过渡区的阱区108连接,所述栅极金属层与所述沟槽栅结构中的多晶硅层106连接,在本实施例中,所述栅极金属层设置于所述终端区的场氧层103上方,以节省有源区的面积,同时便于沟槽栅结构的电引出。
在本实施例中,所述IGBT器件基于N型衬底实现,所述衬底101为N型掺杂,所述阱区108为P型掺杂,所述发射极区109为N型掺杂,所述载流子存储掺杂区107为N型掺杂,所述截止环104为N型掺杂,所述横向变掺杂层102为P型掺杂。上述各掺杂区的离子掺杂浓度可依据器件的导通电阻、反向耐压性能等参数设定。
在一实施例中,如图2所示,在完成IGBT器件的正面工艺之后还包括对所述衬底101的第二主面进行减薄的步骤,所述减薄的工艺例如可以为研削工艺等,所述衬底101的减薄厚度可以依据器件的耐压等性能进行设定。
如图3所示,然后进行步骤2),对所述衬底101的第二主面进行第一导电离子注入,以在所述的第二主面内形成第一导电类型缓冲区114。
在本实施例中,对所述衬底101的第二主面进行第一导电类型离子注入的注入离子包括磷离子,注入次数可以为1-3次,注入能量介于100KeV~2000KeV之间,注入剂量介于1e11cm-2~1e13cm-2之间。
如图3所示,接着进行步骤3),对所述衬底101的第二主面进行第二导电离子注入,以在所述衬底101的第二主面形成集电极区112。
作为示例,所述第二导电离子例如可以为硼或硼的化合物,所述第二导电离子注入的离子注入剂量为1e12-1e14cm-2之间,离子注入能量介于20KeV~60KeV之间,接着采用退火工艺将步骤2)注入的磷离子与步骤3)硼离子同时激活,以在所述衬底的第二主面内形成第一导电类型缓冲区,并在所述衬底的第二主面形成集电极区,所述退火工艺例如可以为激光退火工艺。
如图4所示,接着进行步骤4),通过图形掩膜对所述过渡区及终端区的第二主面进行氦离子注入,通过控制所述图形掩膜在有源区的离子透过率小于所述过渡区及终端区的离子透过率,以在所述有源区的第二主面内形成第一氦离子缺陷层113’及在所述过渡区及终端区的第二主面内形成第二氦离子缺陷层113,所述第一氦离子缺陷层113’的缺陷密度小于所述第二氦离子缺陷层113的缺陷密度。
在一实施例中,控制所述图形掩膜在有源区的离子透过率小于所述过渡区及终端区的离子透过率为将位于所述有源区第二主面的掩膜厚度设置为大于所述过渡区及终端区第二主面的掩膜厚度,通过不同的掩膜厚度,使得进入有源区第二主面的离子量小于进入过渡区及终端区第二主面的离子量,使后续的所述第一氦离子缺陷层113’的缺陷密度小于所述第二氦离子缺陷层113的缺陷密度,最终使得所述有源区第一氦离子缺陷层113’的载流子寿命大于所述过渡区和终端区第二氦离子缺陷层113的的载流子寿命。
在另一实施例中,控制所述图形掩膜在有源区的离子透过率小于所述过渡区及终端区的离子透过率为不设置掩膜在所述过渡区及终端区的第二主面且设置部分遮挡的掩膜在所述有源区的第二主面,例如,可以使所述过渡区及终端区的第二氦离子缺陷层113为连续的层,而所述有源区的第一氦离子层为断续的层,即所述第一氦离子缺陷层113’的缺陷密度小于所述第二氦离子缺陷层113的缺陷密度,最终使得所述有源区第一氦离子缺陷层113’的载流子寿命大于所述过渡区和终端区第二氦离子缺陷层113的的载流子寿命。
作为示例,氦离子注入剂量介于1e10cm-2~1e12cm-2之间,注入深度介于2μm~6μm之间,接着进行退火工艺,退火温度介于250℃~350℃之间,退火时间介于0.5h~2h之间。例如,所述退火工艺可以为炉管退火工艺,所述退火工艺可以消除高温不稳定的氦离子缺陷,留下高温稳定的氦离子缺陷。在一具体的实施例中,所述氦离子注入的氦离子注入剂量为1e13cm-2,注入深度为2μm。在又一具体的实施例中,所述氦离子注入的氦离子注入剂量为1e14cm-2,注入深度为5μm。
本发明在所述有源区形成第一氦离子缺陷层113’,在所述过渡区及终端区形成第二氦离子缺陷层113,且所述第一氦离子缺陷层113’的缺陷密度小于所述第二氦离子缺陷层113的缺陷密度,一方面,通过在IGBT器件有源区背面增加氦离子缺陷层,实现在相同通态压降的基础下,有效降低IGBT器件的关断损耗,实现IGBT器件的通态压降与关断损耗的折中曲线往坐标原点靠近,可大大提升IGBT器件的性能。另一方面,在IGBT器件过渡区和终端区背面设置氦离子缺陷层,降低了过渡区和终端区的空穴寿命,进而在IGBT器件导通时,降低了IGBT过渡区和终端区背面P型集电极的发射效率,在IGBT器件导通时,可以降低从IGBT器件过渡区和终端区背面P型集电极的注入的空穴量,在IGBT器件关断时会加快过渡区和终端区电子和空穴复合速度,减少了从过渡区开孔处抽出的空穴量,缓解电流集中问题。进一步地,由于在IGBT器件背面引入缺陷层会提升IGBT器件有源区的通态压降,而影响IGBT器件的通态压降程度主要取决于有源区背面缺陷层的载流子寿命长短(通常由缺陷层的缺陷密度决定)及缺陷层深度,与过渡区和终端区的缺陷层载流子寿命长短及缺陷层深度关系较小,因此,有源区背面缺陷层的载流子寿命不能太短,而过渡区和终端区的缺陷层载流子寿命应尽量短,本发明通过控制图形掩模在有源区背面和过渡区及终端区的掩模透过率不同,且有源区的掩模透过率小于过渡区及终端区的掩模透过率,实现过渡区和终端区背面的缺陷层中载流子寿命比有源区背面的缺陷层的载流子寿命更短,在保证较低的通态压降及较低关断损耗的同时也缓解IGBT关断时过渡区电流集中问题。
通过调整背面注入的硼剂量,使得加入缺陷层的IGBT与常规IGBT器件具有相同通态压降,在相同通态压降下,本发明加入缺陷层的IGBT与常规IGBT器件关断仿真曲线如图6所示,常规IGBT器件电流曲线用“IC”表示,常规IGBT器件电压曲线用“VC”表示,加入缺陷层的IGBT器件电流曲线用“IC_New”表示,加入缺陷层的IGBT器件电压曲线用“VC_New”表示,从图中可以看出在相同的通态压降下,加入缺陷层的IGBT器件的关断损耗小于常规IGBT的关断损耗。同时,氢和氦注入形成的缺陷能级靠近硅的禁带中心,氢或氦注入常被用做降低硅本体寿命。由于氢原子比氦原子质量小,使得氢注入射程波动范围比氦注入射程波动范围大,而本发明增加的背面缺陷层位置存在最优值,该最优值的范围介于2-6μm的深度,更进一步地,该最优值的范围为介于3-5μm的深度,具体可以为5μm,不同的背面缺陷层位置,会导致不同的电学参数。如果缺陷层位置选取不合理,可能会导致在相同的压降下,关断时间增加,关断损耗增加。因此氦注入更适合作为本发明结构器件的寿命控制方式,可以有效降低器件的关断时间及关断损耗。
如图5所示,最后进行步骤5),于所述衬底101的第二主面形成背面金属115,以完成所述IGBT器件的制作。例如,所述背面金属115可以为Al/Ti/Ni/Ag金属叠层。
实施例2
如图5所示,本实施例提供一种IGBT器件,所述IGBT器件包括:衬底101,所述衬底101包括相对的第一主面及第二主面,所述第一主面形成有IGBT器件的正面结构,所述IGBT器件包括有源区、过渡区及终端区;第一氦离子缺陷层113’及第二氦离子缺陷层113,所述第一氦离子缺陷层113’形成于所述有源区的第二主面内,所述第二氦离子缺陷层113形成于所述过渡区及终端区的第二主面内,所述第一氦离子缺陷层113’的缺陷密度小于所述第二氦离子缺陷层113的缺陷密度;集电极区,形成于所述衬底的第二主面;集电极区112,形成于所述衬底101的第二主面;第一导电类型缓冲区114,形成于所述衬底101的第二主面内,所述第一氦离子缺陷层113’及第二氦离子缺陷层113位于所述第一导电类型缓冲区114内。
例如,所述衬底101可以是单晶硅衬底。在一些实施例中所述衬底也可由其它材料制成,例如但不限于硅锗或锗。在其它实施例中,所述衬底101还可以为包括其他元素半导体或化合物半导体的衬底,例如砷化镓、磷化铟或碳化硅等。
如图5所示,所述IGBT器件的有源区包括设置于所述衬底101的第一主面的阱区108、沟槽栅结构、发射极区109及载流子存储掺杂区107,所述沟槽栅结构贯穿所述阱区108至所述衬底101中,所述沟槽栅结构包括延伸至所述阱区108下方的沟槽、位于所述沟槽侧壁的栅介质层105及填充于所述沟槽中的多晶硅层106,所述第一导电类型的发射极设置于所述阱区108内,且位于所述沟槽栅结构的侧面,所述载流子存储掺杂区107设置于所述阱区108下方。所述过渡区包括设置于所述衬底101的第一主面的阱区108以及与所述阱区108连接的连接孔,所述连接孔与所述发射极金属层相连,所述IGBT器件的终端区包括位于所述衬底101的第一主面上的场氧层103及位于所述终端区边缘的截止环104,所述过渡区与所述终端区还包括横跨所述过渡区与所述终端区的横向变掺杂层102。所述IGBT器件的第一主面上还形成有绝缘层110,所述绝缘层110上形成有正面金属111,所述正面金属111包括发射极金属层及栅极金属层,所述发射极金属通过连接孔与所述有源区的发射极区109及阱区108连接,同时通过连接孔与所述过渡区的阱区108连接,所述栅极金属层与所述沟槽栅结构中的多晶硅层106连接,在本实施例中,所述栅极金属层设置于所述终端区的场氧层103上方,以节省有源区的面积,同时便于沟槽栅结构的电引出。
在本实施例中,所述IGBT器件基于N型衬底101实现,所述衬底101为N型掺杂,所述阱区108为P型掺杂,所述发射极区109为N型掺杂,所述载流子存储掺杂区107为N型掺杂,所述截止环104为N型掺杂,所述横向变掺杂层102为P型掺杂。上述各掺杂区的离子掺杂浓度可依据器件的导通电阻、反向耐压性能等参数设定。
作为示例,所述第一氦离子缺陷层113’与第二氦离子缺陷层113的深度介于2μm~6μm之间。在一具体的实施例中,所述氦离子注入的氦离子注入剂量为1e11cm-2,注入深度为2μm。在又一具体的实施例中,所述氦离子注入的氦离子注入剂量为1e12cm-2,注入深度为5μm。
所述集电极区112包含的导杂离子注入剂量为1e12-1e14cm-2之间,导电掺杂离子注入能量介于20KeV~60KeV之间。例如,所述导电掺杂离子例如可以为硼或硼的化合物。
所述第一导电类型缓冲区114的掺杂离子包括磷离子,所述第一导电类型缓冲区114包含的离子注入剂量介于1e11cm-2~1e13cm-2之间,离子注入能量介于100KeV~2000KeV之间。
如图5所示,所述衬底101的第二主面还形成有背面金属115。例如,所述背面金属115可以为Al/Ti/Ni/Ag金属叠层。
本发明在所述有源区形成第一氦离子缺陷层113’,在所述过渡区及终端区形成第二氦离子缺陷层113,且所述第一氦离子缺陷层113’的缺陷密度小于所述第二氦离子缺陷层113的缺陷密度,一方面,通过在IGBT器件有源区背面增加氦离子缺陷层,实现在相同通态压降的基础下,有效降低IGBT器件的关断损耗,实现IGBT器件的通态压降与关断损耗的折中曲线往坐标原点靠近,可大大提升IGBT器件的性能。另一方面,在IGBT器件过渡区和终端区背面设置氦离子缺陷层,降低了过渡区和终端区的空穴寿命,进而在IGBT器件导通时,降低了IGBT过渡区和终端区背面P型集电极的发射效率,在IGBT器件导通时,可以降低从IGBT器件过渡区和终端区背面P型集电极的注入的空穴量,在IGBT器件关断时会加快过渡区和终端区电子和空穴复合速度,减少了从过渡区开孔处抽出的空穴量,缓解电流集中问题。进一步地,由于在IGBT器件背面引入缺陷层会提升IGBT器件有源区的通态压降,而影响IGBT器件的通态压降程度主要取决于有源区背面缺陷层的载流子寿命长短(通常由缺陷层的缺陷密度决定)及缺陷层深度,与过渡区和终端区的缺陷层载流子寿命长短及缺陷层深度关系较小,因此,有源区背面缺陷层的载流子寿命不能太短,而过渡区和终端区的缺陷层载流子寿命应尽量短,本发明通过控制图形掩模在有源区背面和过渡区及终端区的掩模透过率不同,且有源区的掩模透过率小于过渡区及终端区的掩模透过率,实现过渡区和终端区背面的缺陷层中载流子寿命比有源区背面的缺陷层的载流子寿命更短,在保证较低的通态压降及较低关断损耗的同时也缓解IGBT关断时过渡区电流集中问题。
通过调整背面注入的硼剂量,使得加入缺陷层的IGBT与常规IGBT器件具有相同通态压降,在相同通态压降下,本发明加入缺陷层的IGBT与常规IGBT器件关断仿真曲线如图6所示,常规IGBT器件电流曲线用“IC”表示,常规IGBT器件电压曲线用“VC”表示,加入缺陷层的IGBT器件电流曲线用“IC_New”表示,加入缺陷层的IGBT器件电压曲线用“VC_New”表示,从图中可以看出在相同的通态压降下,加入缺陷层的IGBT器件的关断损耗小于常规IGBT的关断损耗。同时,氢和氦注入形成的缺陷能级靠近硅的禁带中心,氢或氦注入常被用做降低硅本体寿命。由于氢原子比氦原子质量小,使得氢注入射程波动范围比氦注入射程波动范围大,而本发明增加的背面缺陷层位置存在最优值,该最优值的范围介于2-6μm的深度,更进一步地,该最优值的范围为介于3-5μm的深度,具体可以为5μm,不同的背面缺陷层位置,会导致不同的电学参数。如果缺陷层位置选取不合理,可能会导致在相同的压降下,关断时间增加,关断损耗增加。因此氦注入更适合作为本发明结构器件的寿命控制方式,可以有效降低器件的关断时间及关断损耗。
如上所述,本发明的IGBT器件及其制作方法,具有以下有益效果:
本发明通过在IGBT器件有源区背面增加氦离子缺陷层,实现在相同通态压降的基础下,有效降低IGBT器件的关断损耗,实现IGBT器件的通态压降与关断损耗的折中曲线往坐标原点靠近,可大大提升IGBT器件的性能。
本发明在IGBT器件过渡区和终端区背面设置氦离子缺陷层,降低了过渡区和终端区的空穴寿命,进而在IGBT器件导通时,降低了IGBT过渡区和终端区背面P型集电极的发射效率,在IGBT器件导通时,可以降低从IGBT器件过渡区和终端区背面P型集电极的注入的空穴量,在IGBT器件关断时会加快过渡区和终端区电子和空穴复合速度,减少了从过渡区开孔处抽出的空穴量,缓解电流集中问题。
进一步地,由于在IGBT器件背面引入缺陷层会提升IGBT器件有源区的通态压降,而影响IGBT器件的通态压降程度主要取决于有源区背面缺陷层的载流子寿命长短(通常由缺陷层的缺陷密度决定)及缺陷层深度,与过渡区和终端区的缺陷层载流子寿命长短及缺陷层深度关系较小,因此,有源区背面缺陷层的载流子寿命不能太短,而过渡区和终端区的缺陷层载流子寿命应尽量短,本发明通过控制图形掩模在有源区背面和过渡区及终端区的掩模透过率不同,且有源区的掩模透过率小于过渡区及终端区的掩模透过率,实现过渡区和终端区背面的缺陷层中载流子寿命比有源区背面的缺陷层的载流子寿命更短,在保证较低的通态压降及较低关断损耗的同时也缓解IGBT关断时过渡区电流集中问题。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种IGBT器件的制作方法,其特征在于,所述制作方法包括步骤:
提供一衬底,所述衬底包括相对的第一主面及第二主面,于所述第一主面完成IGBT器件的正面工艺,形成所述IGBT器件的有源区、过渡区及终端区;
对所述衬底的第二主面进行第一导电离子注入,以在所述的第二主面内形成第一导电类型缓冲区;
对所述衬底的第二主面进行第二导电离子注入,以在所述衬底的第二主面形成集电极区;
通过图形掩膜对所述衬底的第二主面进行氦离子注入,通过控制所述图形掩膜在有源区的离子透过率小于所述过渡区及终端区的离子透过率,以在所述有源区的第二主面内形成第一氦离子缺陷层及在所述过渡区及终端区的第二主面内形成第二氦离子缺陷层,所述第一氦离子缺陷层的缺陷密度小于所述第二氦离子缺陷层的缺陷密度。
2.根据权利要求1所述的IGBT器件的制作方法,其特征在于:所述IGBT器件的有源区包括设置于所述衬底的第一主面的阱区、沟槽栅结构、发射极区、发射极金属层及载流子存储掺杂区,所述沟槽栅结构贯穿所述阱区至所述衬底中,所述发射极区设置于所述阱区内,且位于所述沟槽栅结构的侧面,所述载流子存储掺杂区设置于所述阱区下方,所述发射极金属层与所述发射极区和所述阱区连接;所述过渡区包括设置于所述衬底的第一主面的阱区以及与所述阱区连接的连接孔,所述连接孔与所述发射极金属层相连,所述IGBT器件的终端区包括位于所述衬底的第一主面上的场氧层及位于所述终端区边缘的截止环,所述过渡区与所述终端区还包括横跨所述过渡区与所述终端区的横向变掺杂层。
3.根据权利要求1所述的IGBT器件的制作方法,其特征在于:氦离子注入剂量介于1e10cm-2~1e12cm-2之间,注入深度介于2μm~6μm之间,接着进行退火工艺,退火温度介于250℃~350℃之间,退火时间介于0.5h~2h之间。
4.根据权利要求1所述的IGBT器件的制作方法,其特征在于:对所述衬底的第二主面进行第一导电类型离子注入的注入离子包括磷离子,注入能量介于100 KeV~2000KeV之间,注入剂量介于1e11cm-2~1e13cm-2之间。
5.根据权利要求4所述的IGBT器件的制作方法,其特征在于:对所述衬底的第二主面进行第二导电类型离子注入的注入离子包括硼离子,注入能量介于20KeV~60KeV之间,注入剂量为1e12cm-2~1e14cm-2之间,接着采用退火工艺将注入的磷离子与硼离子同时激活,以在所述衬底的第二主面内形成第一导电类型缓冲区,并在所述衬底的第二主面形成集电极区。
6.根据权利要求1所述的IGBT器件的制作方法,其特征在于:控制所述图形掩膜在有源区的离子透过率小于所述过渡区及终端区的离子透过率包括将位于所述有源区第二主面的掩膜厚度设置为大于所述过渡区及终端区第二主面的掩膜厚度,或者不设置掩膜在所述过渡区及终端区的第二主面且设置部分遮挡的掩膜在所述有源区的第二主面。
7.一种IGBT器件,其特征在于,所述IGBT器件包括:
衬底,所述衬底包括相对的第一主面及第二主面,所述第一主面形成有IGBT器件的正面结构,所述IGBT器件包括有源区、过渡区及终端区;
第一氦离子缺陷层及第二氦离子缺陷层,所述第一氦离子缺陷层形成于所述有源区的第二主面内,所述第二氦离子缺陷层形成于所述过渡区及终端区的第二主面内,所述第一氦离子缺陷层的缺陷密度小于所述第二氦离子缺陷层的缺陷密度;
集电极区,形成于所述衬底的第二主面;
缓冲区,形成于所述衬底的第二主面内,且所述第一氦离子缺陷层及第二氦离子缺陷层位于所述缓冲区内。
8.根据权利要求7所述的IGBT器件,其特征在于:所述IGBT器件的有源区包括设置于所述衬底的第一主面的阱区、沟槽栅结构、发射极区、发射极金属层及载流子存储掺杂区,所述沟槽栅结构贯穿所述阱区至所述衬底中,所述发射极区设置于所述阱区内,且位于所述沟槽栅结构的侧面,所述载流子存储掺杂区设置于所述阱区下方;所述过渡区包括设置于所述衬底的第一主面的阱区以及与所述阱区连接的连接孔,所述连接孔与所述发射极金属层相连,所述IGBT器件的终端区包括位于所述衬底的第一主面上的场氧层及位于所述终端区边缘的截止环,所述过渡区与所述终端区还包括横跨所述过渡区与所述终端区的横向变掺杂层。
9.根据权利要求7所述的IGBT器件,其特征在于:所述第一氦离子缺陷层与第二氦离子缺陷层的深度介于2μm~6μm之间。
10.根据权利要求7所述的IGBT器件,其特征在于:所述集电极区的掺杂离子包括硼离子,所述集电极区包含的离子注入剂量介于1e12cm-2~1e14cm-2之间,离子注入能量介于20KeV~60KeV之间;所述缓冲区的掺杂离子包括磷离子,所述缓冲区包含的离子注入剂量介于1e11cm-2~1e13cm-2之间,离子注入能量介于100 KeV~2000KeV之间。
CN202111123433.2A 2021-09-24 2021-09-24 Igbt器件及其制作方法 Active CN113851380B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111123433.2A CN113851380B (zh) 2021-09-24 2021-09-24 Igbt器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111123433.2A CN113851380B (zh) 2021-09-24 2021-09-24 Igbt器件及其制作方法

Publications (2)

Publication Number Publication Date
CN113851380A CN113851380A (zh) 2021-12-28
CN113851380B true CN113851380B (zh) 2023-06-13

Family

ID=78979365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111123433.2A Active CN113851380B (zh) 2021-09-24 2021-09-24 Igbt器件及其制作方法

Country Status (1)

Country Link
CN (1) CN113851380B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121052A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
CN103887331A (zh) * 2012-12-21 2014-06-25 微机电科技香港有限公司 高压igbt器件的vld终端及其制备方法
CN109671771A (zh) * 2018-11-19 2019-04-23 全球能源互联网研究院有限公司 Igbt芯片的背面结构、igbt芯片结构及制备方法
JP2019186434A (ja) * 2018-04-12 2019-10-24 トヨタ自動車株式会社 半導体装置の製造方法
JP2020031155A (ja) * 2018-08-23 2020-02-27 トヨタ自動車株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6222140B2 (ja) * 2015-03-04 2017-11-01 トヨタ自動車株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121052A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
CN103887331A (zh) * 2012-12-21 2014-06-25 微机电科技香港有限公司 高压igbt器件的vld终端及其制备方法
JP2019186434A (ja) * 2018-04-12 2019-10-24 トヨタ自動車株式会社 半導体装置の製造方法
JP2020031155A (ja) * 2018-08-23 2020-02-27 トヨタ自動車株式会社 半導体装置
CN109671771A (zh) * 2018-11-19 2019-04-23 全球能源互联网研究院有限公司 Igbt芯片的背面结构、igbt芯片结构及制备方法

Also Published As

Publication number Publication date
CN113851380A (zh) 2021-12-28

Similar Documents

Publication Publication Date Title
CN107623027B (zh) 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
CN107799587B (zh) 一种逆阻型igbt及其制造方法
CN107731897B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN108321196B (zh) 一种沟槽栅电荷存储型igbt及其制作方法
CN113571415B (zh) Igbt器件及其制作方法
CN108321193B (zh) 一种沟槽栅电荷存储型igbt及其制作方法
CN106128946A (zh) 半导体装置及半导体装置的制造方法
CN107731899B (zh) 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法
CN110504310B (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN104465791B (zh) 一种快恢复二极管的结构和背面的制备方法
TWI685899B (zh) 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化
CN104299991A (zh) 半导体装置
CN109065608B (zh) 一种横向双极型功率半导体器件及其制备方法
CN112397593B (zh) 半导体器件及制造方法
KR20040071722A (ko) 반도체 디바이스 및 그 제조 방법
CN116504817B (zh) 开关速度快且损耗低的rc-igbt结构及其制备方法
CN113851380B (zh) Igbt器件及其制作方法
CN116435353A (zh) 一种逆导绝缘栅双极型晶体管结构及其制备方法
CN116387358A (zh) 门极换流晶闸管及其制备方法
CN113097287A (zh) 一种igbt芯片终端结构及igbt芯片终端结构制作方法
US20230047794A1 (en) Multi-trench Super-Junction IGBT Device
CN113851379A (zh) Igbt器件及其制作方法
CN104167356A (zh) 绝缘栅双极型晶体管及其制备方法
CN113206013A (zh) 具有背面缓冲层结构的igbt器件及其制备方法
CN113838913A (zh) 分段式注入的自钳位igbt器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant