CN113206013A - 具有背面缓冲层结构的igbt器件及其制备方法 - Google Patents

具有背面缓冲层结构的igbt器件及其制备方法 Download PDF

Info

Publication number
CN113206013A
CN113206013A CN202110459976.5A CN202110459976A CN113206013A CN 113206013 A CN113206013 A CN 113206013A CN 202110459976 A CN202110459976 A CN 202110459976A CN 113206013 A CN113206013 A CN 113206013A
Authority
CN
China
Prior art keywords
igbt device
doped layer
implantation
substrate
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110459976.5A
Other languages
English (en)
Inventor
曹功勋
吴晓丽
刘建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GTA Semiconductor Co Ltd
Original Assignee
GTA Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GTA Semiconductor Co Ltd filed Critical GTA Semiconductor Co Ltd
Priority to CN202110459976.5A priority Critical patent/CN113206013A/zh
Publication of CN113206013A publication Critical patent/CN113206013A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种具有背面缓冲层结构的IGBT器件及其制备方法，该制备方法包括：提供N型掺杂的衬底；于衬底的正面进行IGBT器件的正面工艺；于衬底的背面进行磷离子注入、P型离子注入及高能量氢离子注入并退火激活，形成磷离子掺杂层、P型掺杂层及氢离子掺杂层；氢离子掺杂层位于磷离子掺杂层的上方，并一起形成为IGBT器件的缓冲层；P型掺杂层形成为IGBT器件的集电极区；于衬底的背面形成背面金属层。采用本发明的缓冲层的制备方法，可在保证IGBT器件性能的条件下有效提高IGBT器件的生产效率以及降低IGBT器件的制备成本。

Description

具有背面缓冲层结构的IGBT器件及其制备方法
技术领域
本发明属于功率半导体器件技术领域，特别是涉及一种具有背面缓冲层结构的IGBT器件及其制备方法。
背景技术
功率半导体器件又称为电力电子器件，是电力电子装置实现电能转换，电路控制的核心器件。主要用途包括变频、整流、变压、功率放大和功率控制等，同时具有节能功效。功率半导体器件广泛应用于移动通讯、消费电子、新能源交通、轨道交通、工业控制以及发电与配电等电力电子领域，涵盖低、中、高各个功率层级。功率半导体种类众多，例如IGBT、VDMOS、CoolMOS，其中最具代表性的半导体功率器件即为IGBT。
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)是一种电压控制的MOS/BJT复合型功率器件，具有MOS结构输入和双极性结构输出的特点，因此既具有MOSFET输入阻抗高、驱动电路功率小、驱动简单、开关速度快、开关损耗小的优点，又具有双极性功率晶体管电流密度大、电流处理能力强、导通饱和压降低的优点。经过近四十年的发展，IGBT已成为电力电子系统中的主流功率器件，随着IGBT技术的不断发展，无疑对IGBT的性能及成本都提出更高的要求。
IGBT的参数优化存在很多的折中关系，比如漂移区厚度增大，有利于器件耐压的提高，但是同时增大了导通压降和关断时间，比如增大背面P型集电极的掺杂浓度，会提高空穴注入效率，增强电导调制效应，从而有利于降低器件的导通压降，但是由于漂移区存储了更多的少子电荷，器件的关断时间会延长。现有技术提出了穿通型IGBT的结构，其通过在漂移区和P+集电极层之间添加了N+缓冲层，很大程度上优化了参数折中关系。一方面，N+缓冲层的浓度比漂移区大，使电场进入到N+缓冲层之后迅速截止，因此它能使器件保持相同耐压的同时，减少N-漂移区的厚度，从而可以降低导通压降和关断时间。另一方面，N+缓冲层可以阻挡一部分来自P+集电极层的空穴注入到N-漂移区，因此调整N+缓冲层的结构还可以影响背面集电极的注入效率，从而影响IGBT的导通压降、关断时间等参数。通常来说，空穴注入效率高，电导调制效应增强，导通压降减小，但关断时间会延长，开关速度变慢。
目前，国内IGBT背面缓冲层主要有两种方法形成：方法一是利用多次氢注入结合炉管退火形成，方法二是利用多次磷注入结合激光退火工艺形成。采用方法一形成缓冲层的IGBT具有关断损耗小，抗EMI能力强，短路能力强等优点，但是高能氢注入机价格昂贵，同时氢注入一般注入束流小，作业时间长，尤其是其作业时间随着氢注入次数及注入剂量增加而明显增加，即具有性能高的优点但效率低、成本高的缺点。采用方法二形成缓冲层的IGBT性能上不如采用方法一形成缓冲层的IGBT，与高能氢注入机设备相比，高能磷注入机设备价格便宜，设备折旧及维护成本低，即具有效率高、成本低的优点但性能较差的缺点。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有背面缓冲层结构的IGBT器件及其制备方法，用于解决现有技术中具有穿通型结构的IGBT器件制备其背面缓冲层时不能同时兼顾器件性能与效率、成本等的问题。
为实现上述目的及其他相关目的，本发明提供一种具有背面缓冲层结构的IGBT器件的制备方法，所述制备方法包括以下步骤：
提供N型掺杂的衬底；
于所述衬底的正面进行IGBT器件的正面工艺；
于所述衬底的背面进行磷离子注入、P型离子注入及高能量氢离子注入并退火激活，形成磷离子掺杂层、P型掺杂层及氢离子掺杂层；所述氢离子掺杂层位于所述磷离子掺杂层的上方，并一起形成为IGBT器件的缓冲层；所述P型掺杂层形成为IGBT器件的集电极区；
于所述衬底的背面形成背面金属层。
可选地，于所述衬底的背面进行磷离子注入、P型离子注入及高能量氢离子注入并退火激活之前还包括：背面减薄所述衬底至预设厚度。
可选地，所述磷离子的注入能量介于100KeV～2000KeV之间，注入剂量介于1e11～1e13之间；所述P型离子为硼离子，所述P型离子的注入能量介于20KeV～60KeV之间，注入剂量介于1e12～1e14之间。
可选地，所述磷离子的注入次数为1次～3次。
可选地，所述高能量氢离子的注入能量介于400KeV～1.5MeV之间，注入剂量介于5e11～5e14之间。
可选地，所述高能量氢离子的注入次数为1次～3次。
可选地，所述磷离子注入及所述P型离子注入采用激光退火激活；所述高能量氢离子注入采用炉管退火激活，退火温度介于300℃～550℃之间，退火时间介于0.5h～5h之间。
本发明还提供一种具有背面缓冲层结构的IGBT器件，所述IGBT器件包括：
N型掺杂的衬底；
IGBT器件的正面结构，形成于所述衬底的正面；
由下向上形成于所述衬底背面中的P型掺杂层、磷离子掺杂层及氢离子掺杂层；其中，所述磷离子掺杂层及所述氢离子掺杂层一起形成为IGBT器件的缓冲层，所述P型掺杂层形成为IGBT器件的集电极区；
背面金属层，形成于所述衬底的背面。
可选地，所述P型掺杂层为硼离子掺杂层，所述P型掺杂层的注入剂量介于1e12～1e14之间；所述磷离子掺杂层的注入剂量介于1e11～1e13之间；所述氢离子掺杂层的注入剂量介于5e11～5e14之间。
可选地，IGBT器件的正面结构的栅极结构为沟槽栅或平面栅。
如上所述，本发明的具有背面缓冲层结构的IGBT器件及其制备方法，通过利用磷离子注入替代低能量氢离子注入，大大降低氢离子注入总时间，提高氢离子注入机产能，降低IGBT器件的制造成本，同时由于高能量注入峰保持不变，IGBT器件的开关软度得到保证，因此IGBT同样具有好的抗EMI能力；而低能量氢离子注入形成的N型掺杂峰主要作用是调整背面空穴发射效率，这可通过精细调整磷离子注入剂量，同样可以获得类似氢离子注入的效果。因此采用本实施例的缓冲层的制备方法，可在保证IGBT器件性能的条件下有效提高IGBT器件的生产效率以及降低IGBT器件的制备成本。
附图说明
图1显示为本发明的具有背面缓冲层结构的IGBT器件的制备方法的工艺流程图。
图2至图7显示为本发明的具有背面缓冲层结构的IGBT器件的制备过程中各步骤所显示的结构示意图，其中图7还显示为本发明的具有背面缓冲层结构的IGBT器件的结构示意图。
元件标号说明
10 衬底
11 IGBT器件的正面结构
111 沟槽
112 栅氧化层
113 栅多晶硅层
114 载流子存储N型掺杂区
115 P型体区
116 N型源区
117 绝缘层
118 正面金属层
12 背面金属层
13 集电极区
14 缓冲层
141 磷离子掺杂层
141a 第一掺杂峰
142 氢离子掺杂层
142a 第二掺杂峰
142b 第三掺杂峰
142c 第四掺杂峰
S1～S4 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可根据实际需要进行改变，且其组件布局型态也可能更为复杂。
实施例一
如图1所示，本实施例提供一种具有背面缓冲层结构的IGBT器件的制备方法，所述制备方法包括以下步骤：
如图1及图2所示，首先进行步骤S1，提供N型掺杂的衬底10。
作为示例，所述衬底10可以选择任意适合的半导体衬底，例如硅衬底。所述衬底10的掺杂浓度和厚度取决于具体IGBT器件的耐压需求，在此不做限制。
如图1及图3所示，然后进行步骤S2，于所述衬底10的正面进行IGBT器件的正面工艺。该正面工艺可以采用现有IGBT器件的常规制备技术实现，其形成的栅极结构可以为沟槽栅也可以为平面栅，根据对IGBT器件的不同需求进行选择。下面以IGBT器件的栅极结构为沟槽栅为例对该正面工艺进行说明，但不以此为限。该正面工艺包括以下步骤：
S2-1，刻蚀所述衬底10的正面形成沟槽111，并于所述沟槽111中形成栅氧化层112及栅多晶硅层113。
S2-2，N型离子注入，例如磷离子，并退火激活，形成载流子存储N型掺杂区114。
S2-3，表面注入P型离子，例如硼离子，并退火激活，形成P型体区115。
S2-4，通过掩膜光刻、表面注入N型离子，例如磷离子或砷离子，并退火激活，形成N型源区116。
S2-5，于所述衬底10正面沉积绝缘层117，例如BPSG材料绝缘层，并通过光刻刻蚀形成引线孔。
S2-6，于所述衬底10正面沉积金属层，例如AlCu或者AlSiCu金属层，并通过光刻刻蚀形成正面金属层118。
如图1及图6所示，接着进行步骤S3，于所述衬底10的背面进行磷离子注入、P型离子注入及高能量氢离子注入并退火激活，形成磷离子掺杂层141、P型掺杂层及氢离子掺杂层142；所述氢离子掺杂层142位于所述磷离子掺杂层141的上方，并一起形成为IGBT器件的缓冲层14；所述P型掺杂层形成为IGBT器件的集电极区13。
如图4所示，作为示例，于所述衬底10的背面进行磷离子注入、P型离子注入及高能量氢离子注入并退火激活之前还包括：背面减薄所述衬底10至预设厚度。这里不限定衬底10的减薄厚度，其主要取决于具体IGBT器件的耐压需求。
如图5及图6所示，本实施例形成所述缓冲层14及所述集电极区13的步骤包括S3-1及S3-2：
如图5所示，S3-1，于所述衬底10的背面进行磷离子注入，接着再进行一次P型离子注入，然后进行退火，同时激活注入的磷离子及P型离子，形成所述磷离子掺杂层141及所述P型掺杂层。
作为示例，所述磷离子的注入能量介于100KeV～2000KeV之间，注入剂量介于1e11～1e13之间；所述P型离子为硼离子，所述P型离子的注入能量介于20KeV～60KeV之间，注入剂量介于1e12～1e14之间。以上区间值均包括端点值。作为进一步较佳示例，所述磷离子的注入次数为1次～3次，包括端点值，多次注入磷离子易于使磷离子平滑达到所需的掺杂峰值。
作为示例，所述磷离子注入及所述P型离子注入后采用激光退火实现激活。
如图6所示，S3-2，于所述衬底10的背面采用高能氢离子注入机进行氢离子注入，然后进行退火，激活注入的氢离子，形成所述氢离子掺杂层142，且所述氢离子掺杂层142位于所述磷离子掺杂层141的上方，并一起形成为IGBT器件的缓冲层14。
作为示例，所述高能量氢离子的注入能量介于400KeV～1.5MeV之间，注入剂量介于5e11～5e14之间。以上区间值均包括端点值。作为进一步较佳示例，所述高能量氢离子的注入次数为1次～3次，包括端点值。如图6中的虚线框A所示，所述缓冲层14包括4个掺杂浓度峰值，具体为通过两次磷离子注入并退火激活形成的第一掺杂峰141a，通过三次氢离子注入并退火激活形成的第二掺杂峰142a、第三掺杂峰142b及第四掺杂峰142c，该四个掺杂峰的掺杂深度依次增加，掺杂浓度依次减小。
作为示例，所述高能量氢离子注入后采用炉管退火激活，退火温度介于300℃～550℃之间，退火时间介于0.5h～5h之间，包括端点值。
众所周知，离子注入时间与注入剂量成正比，与注入束流成反比。对于现有技术中采用多次氢离子注入形成IGBT缓冲层而言，氢注入次数一般为2～4次，以两次氢离子注入为例，两次氢离子注入能量一般为一个高能量，一个为低能量。高能量氢离子注入形成的N型掺杂峰主要影响IGBT器件的开关软度、抗EMI能力，高能量氢离子注入一般注入剂量低；低能量氢离子注入一般注入剂量高，而且往往低能量氢离子注入剂量远高于高能量氢离子注入剂量(注入剂量往往相差一个数量级左右)，因此，低能量氢离子注入时间往往占多次氢离子注入总时间的50％-90％，而高能氢离子注入机的价格特别昂贵同时设备维护成本高，一般Fab里面只有1～2台，对于月产几万片的Fab而言，1～2台高能氢离子注入机是远远不够的，Fab的产能将受限于高能氢离子注入机产能，从而直接制约着器件的生产效率提高及成本降低。本实施例通过利用磷离子注入替代低能量氢离子注入，大大降低氢离子注入总时间，提高氢离子注入机产能，降低IGBT器件的制造成本，同时由于高能量注入峰保持不变，IGBT器件的开关软度得到保证，因此IGBT同样具有好的抗EMI能力；而低能量氢离子注入形成的N型掺杂峰主要作用是调整背面空穴发射效率，这可通过精细调整磷离子注入剂量，同样可以获得类似氢离子注入的效果。因此采用本实施例的缓冲层的制备方法，可在保证IGBT器件性能的条件下有效提高IGBT器件的生产效率以及降低IGBT器件的制备成本。
如图1及图7所示，最后进行步骤S4，于所述衬底10的背面形成背面金属层12。
作为示例，可采用金属溅射工艺形成所述背面金属层12。常用地，所述背面金属层12从上到下依次为铝钛镍银(Al/Ti/Ni/Ag)。
实施例二
本实施例与实施例一采用基本相同的技术方案形成具有背面缓冲层结构的IGBT器件，不同之处在于：形成所述缓冲层14及所述集电极区13的先后顺序不同，本实施例中形成所述缓冲层14及所述集电极区13的步骤包括S3-1及S3-2；
S3-1，于所述衬底10的背面采用高能氢离子注入机进行氢离子注入，然后进行退火，激活注入的氢离子，形成所述氢离子掺杂层142。
S3-2，于所述衬底10的背面进行磷离子注入，接着再进行一次P型离子注入，然后进行退火，同时激活注入的磷离子及P型离子，形成所述磷离子掺杂层141及所述P型掺杂层，且所述氢离子掺杂层142位于所述磷离子掺杂层141的上方，并一起形成为IGBT器件的缓冲层14。
作为示例，在S3-2步骤中，可以先于所述衬底10的背面进行磷离子注入并进行退火激活形成所述磷离子掺杂层141；然后再于所述衬底10的背面进行P型离子注入并进行退火激活形成所述P型掺杂层。
实施例三
本实施例提供一种具有背面缓冲层结构的IGBT器件，该IGBT器件可采用上述实施例一及实施例二所述的制备方法制得，但也不限于此，只要能形成该IGBT器件即可。该IGBT器件所能达到的有益效果可请参见实施例一，以下不再赘述。
如图7所示，所述IGBT器件包括：
N型掺杂的衬底10；
IGBT器件的正面结构11，形成于所述衬底10的正面；
由下向上形成于所述衬底10背面中的P型掺杂层、磷离子掺杂层141及氢离子掺杂层142；其中，所述磷离子掺杂层141及所述氢离子掺杂层142一起形成为IGBT器件的缓冲层14，所述P型掺杂层形成为IGBT器件的集电极区13；
背面金属层12，形成于所述衬底10的背面。
作为示例，所述P型掺杂层为硼离子掺杂层，所述P型掺杂层的注入剂量介于1e12～1e14之间；所述磷离子掺杂层141的注入剂量介于1e11～1e13之间；所述氢离子掺杂层142的注入剂量介于5e11～5e14之间。
作为示例，所述正面结构11为现有IGBT器件常规结构，这里以栅极结构为沟槽栅为例进行说明，包括：沟槽111，形成于所述沟槽111中的栅氧化层112及栅多晶硅层113，载流子存储N型掺杂区114，P型体区115，N型源区116，绝缘层117及正面金属层118。根据实际需要所述栅极结构也可以为平面栅。
综上所述，本发明提供一种具有背面缓冲层结构的IGBT器件及其制备方法，通过利用磷离子注入替代低能量氢离子注入，大大降低氢离子注入总时间，提高氢离子注入机产能，降低IGBT器件的制造成本，同时由于高能量注入峰保持不变，IGBT器件的开关软度得到保证，因此IGBT同样具有好的抗EMI能力；而低能量氢离子注入形成的N型掺杂峰主要作用是调整背面空穴发射效率，这可通过精细调整磷离子注入剂量，同样可以获得类似氢离子注入的效果。因此采用本实施例的缓冲层的制备方法，可在保证IGBT器件性能的条件下有效提高IGBT器件的生产效率以及降低IGBT器件的制备成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种具有背面缓冲层结构的IGBT器件的制备方法，其特征在于，所述制备方法包括以下步骤：
提供N型掺杂的衬底；
于所述衬底的正面进行IGBT器件的正面工艺；
于所述衬底的背面进行磷离子注入、P型离子注入及高能量氢离子注入并退火激活，形成磷离子掺杂层、P型掺杂层及氢离子掺杂层；所述氢离子掺杂层位于所述磷离子掺杂层的上方，并一起形成为IGBT器件的缓冲层；所述P型掺杂层形成为IGBT器件的集电极区；
于所述衬底的背面形成背面金属层。
2.根据权利要求1所述的具有背面缓冲层结构的IGBT器件的制备方法，其特征在于，于所述衬底的背面进行磷离子注入、P型离子注入及高能量氢离子注入并退火激活之前还包括：背面减薄所述衬底至预设厚度。
3.根据权利要求1所述的具有背面缓冲层结构的IGBT器件的制备方法，其特征在于：所述磷离子的注入能量介于100KeV～2000KeV之间，注入剂量介于1e11～1e13之间；所述P型离子为硼离子，所述P型离子的注入能量介于20KeV～60KeV之间，注入剂量介于1e12～1e14之间。
4.根据权利要求3所述的具有背面缓冲层结构的IGBT器件的制备方法，其特征在于：所述磷离子的注入次数为1次～3次。
5.根据权利要求3所述的具有背面缓冲层结构的IGBT器件的制备方法，其特征在于：所述高能量氢离子的注入能量介于400KeV～1.5MeV之间，注入剂量介于5e11～5e14之间。
6.根据权利要求5所述的具有背面缓冲层结构的IGBT器件的制备方法，其特征在于：所述高能量氢离子的注入次数为1次～3次。
7.根据权利要求1所述的具有背面缓冲层结构的IGBT器件的制备方法，其特征在于：所述磷离子注入及所述P型离子注入采用激光退火激活；所述高能量氢离子注入采用炉管退火激活，退火温度介于300℃～550℃之间，退火时间介于0.5h～5h之间。
8.一种具有背面缓冲层结构的IGBT器件，其特征在于，所述IGBT器件包括：
N型掺杂的衬底；
IGBT器件的正面结构，形成于所述衬底的正面；
由下向上形成于所述衬底背面中的P型掺杂层、磷离子掺杂层及氢离子掺杂层；其中，所述磷离子掺杂层及所述氢离子掺杂层一起形成为IGBT器件的缓冲层，所述P型掺杂层形成为IGBT器件的集电极区；
背面金属层，形成于所述衬底的背面。
9.根据权利要求8所述的具有背面缓冲层结构的IGBT器件，其特征在于：所述P型掺杂层为硼离子掺杂层，所述P型掺杂层的注入剂量介于1e12～1e14之间；所述磷离子掺杂层的注入剂量介于1e11～1e13之间；所述氢离子掺杂层的注入剂量介于5e11～5e14之间。
10.根据权利要求8所述的具有背面缓冲层结构的IGBT器件，其特征在于：IGBT器件的正面结构的栅极结构为沟槽栅或平面栅。
CN202110459976.5A 2021-04-27 2021-04-27 具有背面缓冲层结构的igbt器件及其制备方法 Pending CN113206013A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110459976.5A CN113206013A (zh) 2021-04-27 2021-04-27 具有背面缓冲层结构的igbt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110459976.5A CN113206013A (zh) 2021-04-27 2021-04-27 具有背面缓冲层结构的igbt器件及其制备方法

Publications (1)

Publication Number Publication Date
CN113206013A true CN113206013A (zh) 2021-08-03

Family

ID=77026892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110459976.5A Pending CN113206013A (zh) 2021-04-27 2021-04-27 具有背面缓冲层结构的igbt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113206013A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117012641A (zh) * 2023-07-21 2023-11-07 上海华虹挚芯电子科技有限公司 Igbt器件制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102687277A (zh) * 2009-11-02 2012-09-19 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
WO2016080288A1 (ja) * 2014-11-17 2016-05-26 富士電機株式会社 炭化珪素半導体装置の製造方法
CN107431087A (zh) * 2015-03-13 2017-12-01 三菱电机株式会社 半导体装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102687277A (zh) * 2009-11-02 2012-09-19 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
WO2016080288A1 (ja) * 2014-11-17 2016-05-26 富士電機株式会社 炭化珪素半導体装置の製造方法
CN106463528A (zh) * 2014-11-17 2017-02-22 富士电机株式会社 碳化硅半导体装置的制造方法
CN107431087A (zh) * 2015-03-13 2017-12-01 三菱电机株式会社 半导体装置及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117012641A (zh) * 2023-07-21 2023-11-07 上海华虹挚芯电子科技有限公司 Igbt器件制造方法

Similar Documents

Publication Publication Date Title
CN107731897B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN105185825A (zh) 一种改善半导体功率器件中的注入控制方法
CN113571415B (zh) Igbt器件及其制作方法
CN214848639U (zh) 半导体器件的元胞结构及半导体器件
CN104332495B (zh) 一种绝缘栅双极晶体管及其制造方法
CN113206013A (zh) 具有背面缓冲层结构的igbt器件及其制备方法
CN104253152A (zh) 一种igbt及其制造方法
CN113782586A (zh) 一种多通道超结igbt器件
CN103872101A (zh) 一种绝缘栅场效应晶体管及其制作方法
CN103872108B (zh) 一种igbt结构及其制备方法
CN112366227A (zh) 一种绝缘栅双极晶体管及其制备方法
CN102290434B (zh) 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法
CN116435353A (zh) 一种逆导绝缘栅双极型晶体管结构及其制备方法
CN114899147B (zh) 一种rc-igbt器件及其制备方法
CN111627982B (zh) 一种高性能超结结构igbt的结构及其方法
CN113851379A (zh) Igbt器件及其制作方法
CN203690304U (zh) 纵向超结金属氧化物场效应晶体管
CN113851380B (zh) Igbt器件及其制作方法
CN109712885A (zh) 一种半导体器件缓冲层制造方法
CN111081756A (zh) 一种优化米勒电容和导通压降的功率器件及制备方法
CN109065451A (zh) 一种穿通型igbt的制造方法
CN221201181U (zh) 一种超结ldmos结构
CN103219371B (zh) 一种带有双面扩散残留层的沟槽栅型igbt及其制造方法
CN117174758B (zh) Sgt mosfet器件及制备方法
CN216871974U (zh) 一种多通道超结igbt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination