CN103872144B - 一种软快恢复二极管及其制造方法 - Google Patents
一种软快恢复二极管及其制造方法 Download PDFInfo
- Publication number
- CN103872144B CN103872144B CN201410081630.6A CN201410081630A CN103872144B CN 103872144 B CN103872144 B CN 103872144B CN 201410081630 A CN201410081630 A CN 201410081630A CN 103872144 B CN103872144 B CN 103872144B
- Authority
- CN
- China
- Prior art keywords
- type
- diode
- layer
- launch site
- high resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 230000003647 oxidation Effects 0.000 claims abstract description 57
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 57
- 230000000873 masking effect Effects 0.000 claims abstract description 51
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 239000000203 mixture Substances 0.000 claims abstract description 3
- 230000002441 reversible effect Effects 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 230000015556 catabolic process Effects 0.000 claims description 7
- 230000007547 defect Effects 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 238000004026 adhesive bonding Methods 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 238000011161 development Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 2
- 239000000872 buffer Substances 0.000 abstract 1
- 238000013461 design Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000009514 concussion Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种软快恢复二极管及其制造方法。二极管包括N型本征区、背N+缓冲区、阳极金属层和阴极金属层，背N+缓冲区设置于N型本征区的背面，在N型本征区的正面和阳极金属层之间设有P型发射区，在阳极金属层的两端对称设有掩蔽氧化层，在有源区的边界处设有P型高阻区，在有源区的中心处设有P+欧姆接触层；全局寿命控制区设置于二极管的整体，覆盖二极管的所有结构层；在二极管的轴向方向上，局域寿命控制层位于P型发射区内靠近P+欧姆接触层的位置上，在二极管的垂直于轴向的方向上，局域寿命控制层位于P型发射区和P型高阻区组成的平面内。本发明通过采用全局加局域寿命控制方式，实现器件的软快恢复特性；通过增加高阻区，提高器件的抗雪崩能力。
Description
技术领域
本发明涉及一种半导体功率器件，具体涉及一种软快恢复二极管及其制造方法。
背景技术
单个或多个快恢复二极管(FRD)芯片反并联于绝缘栅双极晶体管(IGBT)芯片封装成IGBT模块，统称为IGBT器件，被广泛使用于电压为1200V-6500V的电力系统、机车牵引等中高压领域。随着器件耐压增高，具有软快恢复、低震荡以及高雪崩耐量特性的FRD芯片，本发明称为软快恢复二极管，其重要性越来越突出。
FRD的工作过程即是载流子(电子和空穴)注入和抽取的过程，软快恢复二极管的优势体现在反向恢复工作中。当高压二极管由开通转为关断时，本征区内的载流子会经过一定时间才能被电极抽取和复合干净，此时间称为反向恢复时间trr。载流子的抽取过程由反向电流IR来表征，IR由零增加至最大反向峰值电流IRRM所用的时间称为ta，IR由IRRM减小至零所用的时间称为tb，两个时间比值称为软度因子(S＝tb/ta)。软快恢复二极管具有更高的软度因子，即载流子抽取速度在抽取后期变慢，这样可以有效降低电流、电压震荡，增宽安全工作区。
对于高压二极管来说，衬底掺杂浓度更低，当器件处于反偏工作条件下，发射区和本征区的PN结处在高压时会因为碰撞电离使电流倍增，电压越高，电流倍增越严重，直至最终发生雪崩击穿，器件失效。提高FRD雪崩耐量能够避免电、热击穿失效，提高反偏安全工作区RBSOA。
要想获得反向恢复速度快的二极管必须采用寿命控制方式，传统二极管结构如图1所示，主要包括本征区01、背N+缓冲区02、P型发射区03，掩蔽氧化层04、阴阳极金属051、052以及全局寿命控制区06；全局寿命控制主要是指通过重金属掺杂(Pt、Au等)或电子辐照的方式引入复合中心，降低整个芯片的少数载流子寿命，使得FRD的少数载流子在反向恢复时可以快速的复合和抽取干净，减小trr。但是对于传统FRD结构，若要使trr降低至几十到几百ns的量级，必须将载流子寿命降到很小，芯片内部缺陷增多，由此将会带来反向漏电偏大、终端可靠性变差、软度因子变小和震荡加剧的风险；同时现有研究表明，电子辐照产生的缺陷会在高温、长期工作中消除，使器件性能退化。
发明内容
针对现有技术的不足，本发明的目的是提供一种软快恢复二极管及其制造方法，本发明通过采用全局加局域寿命控制方式，实现器件的软快恢复特性；通过增加高阻区，提高器件的抗雪崩能力。
本发明的目的是采用下述技术方案实现的：
本发明提供一种软快恢复二极管，所述二极管包括本征区01、背N+缓冲区02、阳极金属层051以及阴极金属层052，所述背N+缓冲区02设置于本征区01的背面，所述阳极金属层051设置于二极管的阳极；所述阴极金属层052设置于二极管的阴极；
其改进之处在于，在所述本征区01的正面和阳极金属层051之间设有P型发射区13，在所述阳极金属层051的两端对称设有掩蔽氧化层，在二极管有源区的边界处设有P型高阻区18，在有源区的中心处设有P+欧姆接触层19；全局寿命控制区16设置于二极管的整体，覆盖二极管的所有结构层；在二极管的轴向方向上，局域寿命控制层17位于P型发射区13内靠近P+欧姆接触层19的位置上，在二极管的垂直于轴向的方向上，局域寿命控制层17位于P型发射区13和P型高阻区18组成的平面内，避免局域寿命控制层17出现在终端区，采用注入挡版挡住终端区以实现区域注入，挡版材质采用光刻板、金属或光刻胶实现。
进一步地，所述P型发射区13的横向宽度小于本征区01的横向宽度；所述P型高阻区18的横向宽度小于P型发射区13的横向宽度且P型高阻区18对称设置于P型发射区13的两端；所述P型发射区13的表面掺杂浓度为3e15-5e17cm-3，结深为4-25μm；所述P型高阻区18的掺杂浓度为1e15-1e17cm-3，结深为5-30μm。
进一步地，所述掩蔽氧化层包括第一二次掩蔽氧化层143和第二二次掩蔽氧化层144；第二二次掩蔽氧化层144的高度大于第一二次掩蔽氧化层143的高度；第二二次掩蔽氧化层144和第一二次掩蔽氧化层143形成阶梯状。
进一步地，所述第二二次掩蔽氧化层144和第一二次掩蔽氧化层143形成阶梯状对称设置于P+欧姆接触层19的两端。
进一步地，所述局域寿命控制层17中载流子的寿命为1-100ns。
进一步地，采用H+或He++离子进行高能离子注入形成局域寿命控制层17，采用扩Pt或者电子辐照的方式形成全局寿命控制区16。
进一步地，所述P型发射区13和P+欧姆接触层19组成有源区，所述P型高阻区18掺杂浓度低于P型发射区13的掺杂浓度，所述P型高阻区18宽度小于有源区宽度。
本发明还提供一种软快恢复二极管的制造方法，其改进之处在于，所述方法包括下述步骤：
A、在原始本征区01的基础上，背面注入N型杂质磷或砷，推结后形成5-40μm的背N+缓冲区02；
B、对本征区01进行表面清洗，生长300-2000埃的注入氧化层140，涂胶、显影后形成P型掺杂注入窗口，带胶注入P型杂质硼，形成未激活的P型发射区131；
C、对未激活的P型发射区131进行去胶、清洗后推结，形成2-8μm结深的P型掺杂132；一次氧化、刻蚀后形成第一一次掩蔽氧化层141和第二一次掩蔽氧化层142，第一一次掩蔽氧化层141和第二一次掩蔽氧化层142作为注入阻挡，经过P型杂质注入，形成未激活的P型高阻区181未激活的P型高阻区181；
D、二次光刻，刻蚀去除第二一次掩蔽氧化层142；
E、去胶、清洗、推结及氧化后，同时形成P型发射区13、有源区边缘处的P型高阻区18和第一二次掩蔽氧化层143和第二二次掩蔽氧化层144；
F、三次光刻形成掺杂浓度高于P型发射区13的P+欧姆接触层19的注入窗口，注入、激活后形成P+欧姆接触层19；
G、采用H+或He++高能离子注入及退火，根据注入能量、剂量控制局域寿命控制层17的位置，根据退火温度和时间控制局域寿命控制层17的缺陷形状和质量；
H、按照常规金属淀积方式生长金属，对二极管进行全局寿命控制，通过对二极管的整体进行扩Pt或电子辐照的方式，使二极管具有轻微杂质缺陷，形成全局寿命控制区16；
I、淀积钝化层。
进一步地，所述步骤E中，在同一结构中，P型高阻区18的总掺杂浓度低于P型发射区13；所述P型发射区13的表面掺杂浓度为3e15-5e17cm-3，结深为4-25μm；所述P型高阻区18的掺杂浓度为1e15-1e17cm-3，结深为5-30μm；所述P型高阻区18的横向宽度小于P型发射区13的横向宽度且P型高阻区18对称设置于P型发射区13的两端。
进一步地，所述步骤F中，所述P+欧姆接触层19用于降低阳极金属层51与硅表面的欧姆接触电阻。
进一步地，所述步骤G中，在二极管的轴向方向上，局域寿命控制层17位于P型发射区13内靠近P+欧姆接触层19的位置，避免出现在反向击穿时P型发射区13中的耗尽层内；在二极管的垂直于轴向的方向上，局域寿命控制层17位于P型发射区13和P型高阻区18组成的平面内，避免影响芯片边缘处的终端区；
所述局域寿命控制层17通过局域寿命控制窗口25注入实现，所述局域寿命控制窗口25包含有源区窗口23，不超出P型高阻区窗口28；采用注入挡版挡住终端区以实现区域注入，挡版材质采用光刻板、金属或光刻胶20；
所述局域寿命控制层17中载流子的寿命为1-100ns。
与现有技术比，本发明达到的有益效果是：
1、软快恢复、低EMI、低损耗。
采用全局加局域寿命控制方式，P型发射区设置低寿命的局域寿命控制区以降低阳极发射注入效率、减少载流子数目，降低反向恢复损耗，同时提高反向恢复软度、降低震荡及电磁干扰噪声EMI。
2、终端耐压稳定性。
在俯视面进行局域寿命控制设计，避免终端受杂质缺陷影响，降低反向漏电，利于提高终端区的耐压稳定性，进而提高器件可靠性。
3、雪崩耐压高，增宽安全区。
有源区边缘高阻区结构工艺制造匹配性好，可与终端耐压环同时形成，仅需增加一步刻蚀工艺，通过此结构可以增强反向击穿时二极管的雪崩耐量，展宽反向安全工作区RBSOA。
附图说明
图1是传统FRD器件剖面结构示意图；
图2是本发明提供的二极管器件剖面结构示意图；
图3是本发明提供的二极管杂质浓度及寿命控制分布示意图；
图4是本发明提供的形成未激活的P型发射区131的结构示意图；
图5是本发明提供的形成未激活的P型高阻区181未激活的P型高阻区181的结构示意图；
图6是本发明提供的同时形成P型发射区13、有源区边缘处的P型高阻区18和二次掩蔽氧化层143、144的结构示意图；
图7是本发明提供的形成P+欧姆接触层19的结构示意图；
图8是本发明提供的二极管器俯视结构示意图；
其中：01-本征区，02-背N+缓冲区，03-传统二极管P型发射区，04-传统二极管掩蔽氧化层，051-阳极金属层，052-阴极金属层，06-传统全局寿命控制区；13-P型发射区，131-未激活的P型发射区，141-第一一次掩蔽氧化层，142-第二一次掩蔽氧化层，143第一二次掩蔽氧化层和144-第二二次掩蔽氧化层，16-全局寿命控制区，17-局域寿命控制层，18-有源区边缘处的P型高阻区，181-未激活的P型高阻区，19-高浓度P+欧姆接触层，20-光刻胶，21-划片道，22-终端区，23-有源区，25-局域寿命控制窗口，28-P型高阻区窗口。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的详细说明。
本发明提供了一种新型软快恢复二极管器件结构，纵向二极管器件包括高浓度P+欧姆接触层，P型发射区，本征区，背N+缓冲区和正、负电极，以及全局寿命控制区和局域寿命控制层；横向二极管器件包括有源区、有源区边界处的P型高阻区、终端区和划片道。本发明通过采用全局加局域寿命控制方式，实现器件的软快恢复特性；通过增加高阻区，提高器件的抗雪崩能力。
本发明提供了一种全局加局域寿命控制的软快恢复二极管结构，以及具备高雪崩耐量功用的高阻区结构，用以解决上述问题。本发明二极管结构如图2所示，与传统结构相比，除了本征区01、背N+缓冲区02、阳极金属层051和阴极金属层052在结构上未有大的改动，新设计并添加了P型发射区13，掩蔽氧化层，全局寿命控制区16，局域寿命控制层17，有源区(13和19的统称)边界处的P型高阻区18和高浓度P+欧姆接触层19。具体为：
二极管包括本征区01、背N+缓冲区02、阳极金属层051以及阴极金属层052，所述背N+缓冲区02设置于本征区01的背面，所述阳极金属层051设置于二极管的阳极；所述阴极金属层052设置于二极管的阴极；
在所述本征区01的正面和阳极金属层051之间设有P型发射区13，在所述阳极金属层051的两端对称设有掩蔽氧化层，在二极管有源区的边界处设有P型高阻区18和P+欧姆接触层19；全局寿命控制区16设置于二极管的整体，覆盖二极管的所有结构层；在二极管的轴向方向上，局域寿命控制层17位于P型发射区13内靠近P+欧姆接触层19的位置上，在二极管的垂直于轴向的方向上，局域寿命控制层17位于P型发射区13和P型高阻区18组成的平面内，避免局域寿命控制层17出现在终端区，采用注入挡版挡住终端区以实现区域注入，挡版材质采用光刻板、金属或光刻胶实现。
本发明设计的P型发射区13具有更低的掺杂浓度，同时在阳极金属051可以接触到硅的区域设计高浓度P+欧姆接触层19，以避免欧姆接触问题，这种有源区设计可以减小注入到本征区01的载流子数目，降低反向恢复峰值电流和动态损耗。本发明寿命控制在传统结构的基础上，增加了局域寿命控制区17，以实现软快恢复特性，全局寿命控制区16的注入剂量低于传统寿命控制06，从而可以解决全局寿命控制带来的漏电大、软度小的问题；可采用H+或He++进行高能离子注入形成17，可采用扩Pt或者电子辐照的方式形成16。本发明设计了高阻区18，以提高雪崩耐量，二极管在反向击穿工作过程中，高电阻区利于降低PN结的碰撞电离率，增强抗雪崩能力。
P型发射区13的横向宽度小于本征区01的横向宽度；所述P型高阻区18的横向宽度小于P型发射区13的横向宽度且P型高阻区18对称设置于P型发射区13的两端；所述P型发射区13的表面掺杂浓度为3e15-5e17cm-3，结深为4-25μm；所述P型高阻区18的掺杂浓度为1e15-1e17cm-3，结深为5-30μm。
掩蔽氧化层包括第一二次掩蔽氧化层143和第二二次掩蔽氧化层144；第二二次掩蔽氧化层144的高度大于第一二次掩蔽氧化层143的高度；第二二次掩蔽氧化层144和第一二次掩蔽氧化层143形成阶梯状。
第二二次掩蔽氧化层144和第一二次掩蔽氧化层143形成阶梯状对称设置于P+欧姆接触层19的两端。
本发明结构的制造方法如下：
A、在原始衬底01的基础上，背面注入磷、砷等N型杂质，推结后形成5-40μm的背N+缓冲区02。
B、表面清洗，生长300-2000埃的注入氧化层140，涂胶、显影后形成P型掺杂注入窗口，带胶注入硼等P型杂质，形成未激活的P型发射区131，如图4所示。
C、去胶、清洗后推结，形成一定结深的P型掺杂132。一次氧化、刻蚀后形成第一一次掩蔽氧化层141和第二一次掩蔽氧化层142，如图5所示，141和142作为注入阻挡，经过P型杂质注入，形成未激活的P型高阻区181未激活的P型高阻区181。
D、二次光刻，刻蚀去除142。
E、去胶、清洗、推结及氧化后，同时形成P型发射区13、有源区边缘处的P型高阻区18和二次掩蔽氧化层143，如图6所示。在同一结构中，18的总掺杂浓度应低于P型发射区13；13的表面掺杂浓度约3e15-5e17cm-3，结深约4-25μm；18的掺杂浓度约1e15-1e17cm-3，结深约5-30μm。18的横向宽度小于P型发射区13。
F、三次光刻形成高浓度P+欧姆接触层19的注入窗口，注入、激活后形成19，如图7所示，19的作用是降低阳极金属与硅表面的欧姆接触电阻。
G、H+或He++高能离子注入及退火，根据注入能量、剂量控制局域寿命控制层17的位置，根据退火温度和时间控制17的缺陷形状、质量等。在二极管的轴向上(Y方向)，17位于P型发射区13内靠近19的位置，应避免出现在反向击穿时P型区13中的耗尽层内，如图2所示。在二极管的横向上(X方向)，17应位于13和18范围内，避免影响芯片边缘处的终端区；从芯片俯视看，局域寿命控制窗口25包含有源区窗口23，不超出P型高阻区窗口28，如图8所示；采用注入挡版挡住终端区以实现区域注入，挡版材质可用光刻板、金属或光刻胶等。17中载流子的寿命约几-几十ns。图2中心线处的载流子及寿命分布如图3所示。
H、按照常规方式生长金属，如图2所示，对器件进行全局寿命控制型，形成16。
I、淀积钝化层。
通过上述步骤，得到了具有高动态雪崩耐量的软快恢复二极管器件结构。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求范围当中。
Claims (4)
1.一种软快恢复二极管的制造方法，其特征在于，所述软快恢复二极管包括N型区(01)、背N+缓冲区(02)、阳极金属层(051)以及阴极金属层(052)，所述背N+缓冲区(02)设置于N型区(01)的背面，所述阳极金属层(051)设置于二极管的阳极；所述阴极金属层(052)设置于二极管的阴极；
在所述N型区(01)的正面和阳极金属层(051)之间设有P型发射区(13)，在所述阳极金属层(051)的两端对称设有掩蔽氧化层，在二极管有源区的边界处设有P型高阻区(18)，在有源区的中心处设有P+欧姆接触层(19)；全局寿命控制区(16)设置于二极管的整体，覆盖二极管的所有结构层；在二极管的轴向方向上，局域寿命控制层(17)位于P型发射区(13)内靠近P+欧姆接触层(19)的位置上，在二极管的垂直于轴向的方向上，局域寿命控制层(17)位于P型发射区(13)和P型高阻区(18)组成的平面内，避免局域寿命控制层(17)出现在终端区，采用注入挡版挡住终端区以实现区域注入，挡版材质采用光刻板、金属或光刻胶实现；
所述P型发射区(13)的横向宽度小于N型区(01)的横向宽度；所述P型高阻区(18)的横向宽度小于P型发射区(13)的横向宽度且P型高阻区(18)对称设置于P型发射区(13)的两端；所述P型发射区(13)的表面掺杂浓度为3e15-5e17cm-3，结深为4-25μm；所述P型高阻区(18)的掺杂浓度为1e15-1e17cm-3，结深为5-30μm；
所述掩蔽氧化层包括第一二次掩蔽氧化层(143)和第二二次掩蔽氧化层(144)；第二二次掩蔽氧化层(144)的高度大于第一二次掩蔽氧化层(143)的高度；第二二次掩蔽氧化层(144)和第一二次掩蔽氧化层(143)形成阶梯状；
所述第二二次掩蔽氧化层(144)和第一二次掩蔽氧化层(143)形成阶梯状对称设置于P+欧姆接触层(19)的两端；
采用H+或He++离子进行高能离子注入形成局域寿命控制层(17)，采用扩Pt或者电子辐照的方式形成全局寿命控制区(16)；
所述P型发射区(13)和P+欧姆接触层(19)组成有源区，所述P型高阻区(18)掺杂浓度低于P型发射区(13)的掺杂浓度，所述P型高阻区(18)宽度小于有源区宽度；
所述方法包括下述步骤：
A、在原始N型区(01)的基础上，背面注入N型杂质磷或砷，推结后形成5-40μm的背N+缓冲区(02)；
B、对N型区(01)进行表面清洗，生长300-2000埃的注入氧化层(140)，涂胶、显影后形成P型掺杂注入窗口，带胶注入P型杂质硼，形成未激活的P型发射区(131)；
C、对未激活的P型发射区(131)进行去胶、清洗后推结，形成2-8μm结深的P型掺杂(132)；一次氧化、刻蚀后形成第一一次掩蔽氧化层(141)和第二一次掩蔽氧化层(142)，第一一次掩蔽氧化层(141)和第二一次掩蔽氧化层(142)作为注入阻挡，经过P型杂质注入，形成未激活的P型高阻区(181)；
D、二次光刻，刻蚀去除第二一次掩蔽氧化层(142)；
E、去胶、清洗、推结及氧化后，同时形成P型发射区(13)、有源区边缘处的P型高阻区(18)和第一二次掩蔽氧化层(143)和第二二次掩蔽氧化层(144)；
F、三次光刻形成掺杂浓度高于P型发射区(13)的P+欧姆接触层(19)的注入窗口，注入、激活后形成P+欧姆接触层(19)；
G、采用H+或He++高能离子注入及退火，根据注入能量、剂量控制局域寿命控制层(17)的位置，根据退火温度和时间控制局域寿命控制层(17)的缺陷形状和质量；
H、按照常规金属淀积方式生长金属，对二极管进行全局寿命控制，通过对二极管的整体进行扩Pt或电子辐照的方式，使二极管具有轻微杂质缺陷，形成全局寿命控制区(16)；
I、淀积钝化层。
2.如权利要求1所述的制造方法，其特征在于，所述步骤E中，在同一结构中，P型高阻区(18)的总掺杂浓度低于P型发射区(13)；所述P型发射区(13)的表面掺杂浓度为3e15-5e17cm-3，结深为4-25μm；所述P型高阻区(18)的掺杂浓度为1e15-1e17cm-3，结深为5-30μm；所述P型高阻区(18)的横向宽度小于P型发射区(13)的横向宽度且P型高阻区(18)对称设置于P型发射区(13)的两端。
3.如权利要求2所述的制造方法，其特征在于，所述步骤F中，所述P+欧姆接触层(19)用于降低阳极金属层(051)与硅表面的欧姆接触电阻。
4.如权利要求3所述的制造方法，其特征在于，所述步骤G中，在二极管的轴向方向上，局域寿命控制层(17)位于P型发射区(13)内靠近P+欧姆接触层(19)的位置，避免出现在反向击穿时P型发射区(13)中的耗尽层内；在二极管的垂直于轴向的方向上，局域寿命控制层(17)位于P型发射区(13)和P型高阻区(18)组成的平面内，避免影响芯片边缘处的终端区；
所述局域寿命控制层(17)通过局域寿命控制窗口(25)注入实现，所述局域寿命控制窗口(25)包含有源区窗口(23)，不超出P型高阻区窗口(28)；采用注入挡版挡住终端区以实现区域注入，挡版材质采用光刻板、金属或光刻胶(20)；
所述局域寿命控制层(17)中载流子的寿命为1-100ns。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410081630.6A CN103872144B (zh) | 2014-03-06 | 2014-03-06 | 一种软快恢复二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410081630.6A CN103872144B (zh) | 2014-03-06 | 2014-03-06 | 一种软快恢复二极管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103872144A CN103872144A (zh) | 2014-06-18 |
| CN103872144B true CN103872144B (zh) | 2016-08-24 |
Family
ID=50910489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410081630.6A Active CN103872144B (zh) | 2014-03-06 | 2014-03-06 | 一种软快恢复二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103872144B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105702746A (zh) * | 2014-11-26 | 2016-06-22 | 国家电网公司 | 一种快恢复二极管及其制作方法 |
| CN105720107B (zh) * | 2014-12-05 | 2018-12-18 | 国家电网公司 | 一种快恢复二极管及其制造方法 |
| CN106158928B (zh) * | 2015-03-25 | 2019-11-29 | 三垦电气株式会社 | 半导体装置及其制造方法 |
| CN106601826B (zh) * | 2015-10-16 | 2024-03-15 | 国网智能电网研究院 | 一种快恢复二极管及其制作方法 |
| CN107516681A (zh) * | 2016-06-15 | 2017-12-26 | 全球能源互联网研究院有限公司 | 一种快速恢复二极管及其制造方法 |
| CN106298512B (zh) * | 2016-09-22 | 2024-05-14 | 全球能源互联网研究院 | 一种快恢复二极管及其制备方法 |
| CN107731932B (zh) * | 2017-11-13 | 2024-02-02 | 成都方舟微电子有限公司 | 一种功率缓冲二极管芯片结构及其制作方法 |
| CN112701165A (zh) * | 2019-10-22 | 2021-04-23 | 珠海格力电器股份有限公司 | 碳化硅二极管及其制备方法 |
| CN115939185B (zh) * | 2022-11-23 | 2024-03-08 | 扬州国宇电子有限公司 | 一种快恢复二极管芯片及其制备方法 |
| CN115775836B (zh) * | 2022-12-19 | 2023-09-05 | 扬州国宇电子有限公司 | 一种台面结构快恢复二极管及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102694032A (zh) * | 2011-03-24 | 2012-09-26 | 株式会社东芝 | 功率用半导体装置 |
| CN103311315A (zh) * | 2013-05-15 | 2013-09-18 | 电子科技大学 | 具有肖特基接触终端的快恢复二极管 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3435166B2 (ja) * | 1997-08-14 | 2003-08-11 | 三菱電機株式会社 | 半導体装置 |
| JP2013069989A (ja) * | 2011-09-26 | 2013-04-18 | Toshiba Corp | 半導体装置 |
| JP2013077615A (ja) * | 2011-09-29 | 2013-04-25 | Semiconductor Components Industries Llc | ダイオードの製造方法 |
-
2014
- 2014-03-06 CN CN201410081630.6A patent/CN103872144B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102694032A (zh) * | 2011-03-24 | 2012-09-26 | 株式会社东芝 | 功率用半导体装置 |
| CN103311315A (zh) * | 2013-05-15 | 2013-09-18 | 电子科技大学 | 具有肖特基接触终端的快恢复二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103872144A (zh) | 2014-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103872144B (zh) | 一种软快恢复二极管及其制造方法 | |
| CN101540343B (zh) | 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法 | |
| CN101877358B (zh) | 具有对称击穿电压的瞬时电压抑制器 | |
| EP2525410A1 (en) | Insulated gate bipolar transistor and manufacturing method thereof | |
| CN106601826B (zh) | 一种快恢复二极管及其制作方法 | |
| CN108493108B (zh) | 一种高压快速软恢复二极管的制造方法 | |
| CN101540283A (zh) | 场限环结构的4H-SiC PiN/肖特基二极管制作方法 | |
| CN105826399A (zh) | 一种多混合结构的软快恢复二极管及其制备方法 | |
| CN104465791B (zh) | 一种快恢复二极管的结构和背面的制备方法 | |
| CN102820225A (zh) | 具有扩散缓冲层的高压快速软恢复二极管的制造方法 | |
| CN113571415B (zh) | Igbt器件及其制作方法 | |
| CN109103094B (zh) | 一种混合pin/肖特基快恢复二极管的制备方法 | |
| CN114005877A (zh) | 一种超薄超结igbt器件及制备方法 | |
| CN108155225B (zh) | 恒流器件及其制造方法 | |
| CN110649094A (zh) | Gct芯片结构及其制备方法 | |
| CN111261724A (zh) | 一种SiC JBS器件的布局方法 | |
| US20230047794A1 (en) | Multi-trench Super-Junction IGBT Device | |
| CN106298970A (zh) | 一种高压快速软恢复二极管及其制造方法 | |
| CN103035693A (zh) | 场截止型绝缘栅双极晶体管及其制造方法 | |
| CN104617094A (zh) | 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法 | |
| JP4096722B2 (ja) | 半導体装置の製造方法 | |
| CN107887450B (zh) | 一种提高峰值电流的肖特基二极管的结构及制备方法 | |
| CN205177857U (zh) | 一种快恢复二极管 | |
| CN106340534A (zh) | 场限环和结终端扩展复合分压结构及该结构的制造方法 | |
| GB2622268A (en) | Silicon carbide lateral power semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |