CN107731932B - 一种功率缓冲二极管芯片结构及其制作方法 - Google Patents

Abstract

本发明公开了一种功率缓冲二极管芯片结构及其制作方法，该结构包括从下至上依次层叠的下金属层、衬底和外延层，外延层上形成有深扩散区域，深扩散区域上形成有阱区，所述阱区上形成有浅层扩散区域，阱区上形成有沟道电阻区域，沟道电阻区域与深扩散区域和浅层扩散区域相连，外延层、阱区的导电类型与衬底的导电类型相同，浅层扩散区域、深扩散区域的导电类型与衬底的导电类型相反；浅层扩散区域上设置有功率缓冲二极管的另一电极，浅层扩散区域与电阻区域的连接部上设置有介质层，深扩散区域和阱区的连接部上设置有金属。通过上述半导体结构将电路中多个元器件集成于同一芯片中，使制作的半导体器件体积小，有利于小型化集成，且成本低。

Description

一种功率缓冲二极管芯片结构及其制作方法

技术领域

本发明涉及半导体技术领域，具体涉及一种功率缓冲二极管芯片结构及其制作方法。

背景技术

应用于交流直流AC/DC和直流直流DC/DC转换的反激式变换器，因其电路结构相对简单，因而广泛应用于小功率电源以及各种电源适配器。在电路中，由于元器件寄生参数的影响，会在开关管的漏极产生振铃和过冲，导致MOS管的压力增大，损耗增加，因此有必要采用钳位缓冲电路来抑制振荡，提高效率，典型的方法就是采用RCD钳位缓冲电路，如图1所示。

但在如图1所示的电路中，钳位二极管D截止时刻，由于变压器以及场效应用晶体管的寄生参数的影响，会生产振铃现象，使电路EMI噪声特性变差。振铃幅度过大，还会使MOS管的体二极管导通，造成损耗。当选择反向恢复时间较长，反向恢复曲线较为平缓的二极管可以有效地抑制振铃，同时效率也会提升。这是因为在二极管反向恢复期间，二极管仍然反向导通，钳位电容C存储的能量会反向流过二极管D,参与寄生参数所引起的谐振，部份电能还能流入到变压器副边，提供给负载，从而提高系统效率。如果在二极管D的一侧串联一阻尼电阻Rdamp，抑制振铃的效果会更加明显，但这会显著增加MOS管截止时漏源之间的电压，电路如图2所示。

一种更优的缓冲电路为在慢恢复二极管D的一侧增加阻尼电阻Rdamp的同时，再在阻尼电阻上并联一个二极管D1，D1为快恢复二极管，电路如图3所示。

图3所示电路的优点是，当二极D正向导通时，电流直接经过D1就可以对电容进行充电，减小了电路损耗。当二极管D反向恢复时，D1关闭，电容C释放电能从阻尼电阻Rdamp通过，以起到减小和消除振铃的目的。但是，采用该电路结构，其电子元器件数量多，体积大，不利于小型化集成，且成本高。

发明内容

本发明为了解决上述技术问题，提供一种功率缓冲二极管的芯片结构及其制作方法。

本发明通过下述技术方案实现：

一种功率缓冲二极管芯片结构，包括从下至上依次层叠的下金属层、衬底和外延层，所述衬底以及下金属层作为功率缓冲二极管的一个电极，所述外延层上形成有深扩散区域，所述深扩散区域上形成有阱区，所述阱区上形成有浅层扩散区域，所述阱区上形成有沟道电阻区域，所述沟道电阻区域与深扩散区域和浅层扩散区域相连，所述外延层、阱区的导电类型与衬底的导电类型相同，所述浅层扩散区域、深扩散区域的导电类型与衬底的导电类型相反；浅层扩散区域上设置有功率缓冲二极管的另一电极，所述浅层扩散区域与电阻区域的连接部上设置有介质层，所述深扩散区域和阱区的连接部上设置有上金属层。为了便于对芯片进行封装以及与其他元器件的连接，通过电极引出缓冲二极管芯片的一端。该半导体结构中，深扩散区域以及位于其下方的外延层构成慢恢复二极管的PN结。浅层扩散区域与其下方的阱区构成快恢复二极管的PN结，由于阱区结深的控制，此二极管在发生反向击穿时为穿通击穿，因此具有极短的反向恢复时间。深扩散区域和浅层扩散区域两者相互隔开且通过沟道电阻区域相连，此沟道电阻即为电路中的阻尼电阻。上金属层起到使深扩散区域和阱区短接的目的。导电类型的选择决定慢恢复二极管、快恢复二极管的方向。本方案通过上述半导体芯片结构实现上述电路，其所形成的器件体积小，有利于小型化集成，且成本低。

作为优选，所述外延层包括多个依次层叠的外延层，所述外延层导电杂质的掺杂浓度由上至下依次增加。深扩散区域以及位于其下方的外延层构成慢恢复二极管的PN结，采用多层掺杂浓度不同的外延层作为慢恢复二极管的耗尽区域，以大幅度增加二极管的反向恢复时间。外延层层数越多，可增强反向恢复时的软恢复特性和慢恢复特性。

作为优选，所述介质层上设置有接触孔，使覆盖在介质上部的上金属层能够与硅形成电连接，一部分的接触孔位于阱区和深扩散区域上方；一部分的接触孔位于浅层扩散区域上方，其上方的上金属层作为缓冲二极管的一个电极。

一种功率缓冲二极管芯片的制作方法，包括以下步骤：

A、在衬底上形成与衬底导电类型相同的外延层；

B、在外延层上通过离子注入和退火方法形成与外延层导电类型相反的深扩散区域；

C、在深扩散区域通过离子注入和退火方法形成与外延层导电类型相同的阱区；

D、在阱区通过离子注入和退火方法形成与外延层导电类型相反的浅层扩散区域；

E、采用离子注入方法在深扩散区域和浅层扩散区域之间形成沟道电阻区域；

F、在硅片表面通过氧化和淀积的方式形成介质层；

G、通过光刻和刻蚀的方法在介质层形成接触孔；

H、在上表面淀积一层上金属层，通过光刻和刻蚀的方式制作出断开的电极和上金属层，使电极与浅层扩散区域相连，上金属层同时与深扩散区域、阱区相连；

H、对芯片进行减薄，并在衬底下方制作下金属层。

作为优选，所述接触孔一部分位于浅层扩散区域上方，一部分位于阱区及深扩散区域上方。在介质层上蚀刻接触孔，并通过接触孔注入方式，以使所淀积的上金属层与硅形成接触电阻。

作为优选，所述衬底中导电杂质的掺杂浓度为1E18至1E21，所述外延层导电杂质的掺杂浓度为1E13至1E17。

作为优选，所述外延层包括两层，其制作方法具体为：

在衬底上形成层厚度为10至100um的第一外延层，导电杂质的掺杂浓度为1E14至1E17；

在第一外延层上形成层厚度为10至100um的第二外延层，导电杂质的掺杂浓度为1E13～1E15。掺杂浓度和厚度对于产品关键参数有影响，特别是慢恢复二极管，其击穿电压和慢恢复时间，与外延规格有关。(此处将参数限制在该范围，可提升哪些参数呢)

本发明与现有技术相比，至少具有如下的优点和有益效果：

1、通过本方法和芯片结构实现将上述电路中多个元器件集成于同一芯片中有利于电子电路小型化集成，节省了电路空间和制作成本。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。

图1为RCD钳位缓冲电路。

图2为采用了阻尼电阻的RCD钳位缓冲电路。

图3为采用了阻尼电阻和快恢复二极管的RCD钳位缓冲电路。

图4为本缓冲二极管的结构示意图。

图5为采用P型硅衬底的缓冲二极管芯片结构示意图。

图6为采用N型硅衬底的缓冲二极管芯片结构示意图。

图中附图标记的名称为：

1、衬底，2、外延层，3、深扩散区域，4、阱区，5、浅层扩散区域，6、沟道电阻区域，7、上金属层，8、电极，9、介质层。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。

实施例1

如图4所示的一种功率缓冲二极管芯片结构，包括从下至上依次层叠的下金属层、衬底1和外延层2，所述衬底以及下金属层构成功率缓冲二极管的一个电极，所述外延层2上形成有深扩散区域3，所述深扩散区域3上形成有阱区4，所述阱区4上形成有浅层扩散区域5，所述阱区4上形成有沟道电阻区域6，深扩散区域和浅层扩散区域不接触且通过沟道电阻区域6相连，即沟道电阻区域6两端分别与深扩散区域和浅层扩散区域相连，所述外延层2、阱区4的导电类型与衬底的导电类型相同，所述浅层扩散区域5、深扩散区域3的导电类型与衬底1的导电类型相反；在浅层扩散区域上设置电极8，作为功率缓冲二极管的另一个电极，在浅层扩散区域与电阻区域的连接部上设置介质层9，在深扩散区域和阱区的连接部上设置上金属层7，上金属层7起到使深扩散区域和阱区短接的目的，通过电极8引出功率缓冲二极管结构的一连接端。

外延层可设置多层，譬如，两层、三层等，设置多层时，外延层掺杂的导电质的浓度由上至下依次增加。

在上述结构的基础上，还可在介质层上设置接触孔，一部分的接触孔深入阱区和深扩散区域，一部分的接触孔深入浅层扩散区域。

根据导电类型的不同，可在各层中掺杂不同的导电杂质，譬如：P型杂质或N型杂质。

实施例2

本实施例以衬底的导电类型为P型说明上述功率缓冲二极管芯片结构及其制作方法。

如图5所示，采用P型硅衬底的缓冲二极管芯片结构示意图，图中该缓冲二极管芯片包括掺杂P型杂质的硅衬底，掺杂P型杂质的第一外延层；掺杂P型杂质的第二外延层；掺杂N型杂质的深扩散区域；掺杂P型杂质的阱区；掺杂N型杂质的浅层扩散区域；以及位于芯片上方的介质层；缓冲二极管负极金属层即上金属层等；缓冲二极管的正极位于下金属层。

其制作方法包括以下步骤：

在掺杂浓度为1E18至1E21的P型硅材料衬底上形成与第一外延层，层厚度为10至100um，掺杂浓度为1E14至1E17；

在第一外延层上形成第二外延层，层厚度为10至100um，掺杂浓度为1E13至1E15，第二外延层浓度应低于第一外延层。

通过氧化或者淀积的方式在芯片表面形成厚度为0.8至2um的二氧化硅层；

通过光刻和刻蚀的方法在第二外延层上方形成深扩散区域的离子注入区域，并进行N型离子注入，优选地该注入离子为磷；对注入的磷进行热扩散，以达到退火和推结的目的，热扩散的温度为1100～1250℃。

通过光刻在深扩散区域上方形成P型阱区的离子注入区域，并进行P型离子注入，优选地该注入离子为硼；对注入的硼进行退火，退火温度为1100～1250℃。

通过光刻在阱区上方形成浅层扩散区域的离子注入区域，浅层扩散区域与深扩散区域不接触，并进行N型离子注入，优选地该离子为磷或砷；对N型离子进行高温退火，退火温度为1000～1200℃。

通过上述过程所形成的结深，最深的为N型深扩散区域，其次为P型阱区，最浅的为N型浅层扩散区域。

通过注入方式在阱区上方形成连接深扩散区域和浅层扩散区域的沟道电阻区，所注入的离子为砷。

通过氧化或淀积在芯片表面形成二氧化硅层，或通过淀积形成磷硅玻璃层、或硼磷硅玻璃层，以作为绝缘的介质层。

通过光刻和刻蚀在介质上制作接触孔，一部分的接触孔深入阱区和深扩散区域，一部分的接触孔深入浅层扩散区域。

淀积上金属层在芯片表面，上金属层厚度为2至5um,材料为铝，或铝硅，或铝硅铜。

通过光刻和刻蚀，使上金属层分为缓冲二极管负极和浮空区两部分；

通过芯片减薄工艺，使缓冲二极管芯片光厚度为150～300um；

通过金属淀积在衬底下方设置下金属层形成缓冲二极管正极。

本实施例中，深扩散区域以及位于其下方的第二外延层构成慢恢复二极管的PN结，由于在第二外延层的下方还有一层掺杂浓度更高的第一外延层，因此慢恢复二极管除了有较高的击穿电压外，还具有反向恢复时的软恢复特性和慢恢复特性。N型浅层扩散区域与其下方的P型阱区构成快恢复二极管的PN结，由于P型阱区结深的控制，此二极管在发生反向击穿时为穿通击穿，因此具有极短的反向恢复时间。沟道电阻区通过离子注入在P型阱区表面形成一极浅的结，此结一端与浅层N型相连，另一端与深扩散区域相连。由于结的深度以及长度决定了该沟道电阻的大小，因此在设计时通过调节砷离子的注入剂量和能量可以很方便的地调整沟道电阻的大小，此沟道电阻即为电路中的阻尼电阻。

实施例3

本实施例以衬底的导电类型为N型说明上述功率缓冲二极管芯片结构及其制作方法。

如图6所示为采用N型硅衬底的缓冲二极管芯片结构示意图。图中该缓冲二极管芯片包括掺杂N型杂质的硅衬底，掺杂N型杂质的第一外延层；掺杂N型杂质的第二外延层；掺杂P型杂质的深扩散区域；掺杂N型杂质的阱区；掺杂P型杂质的浅层扩散区域；以及位于芯片上方的介质层；缓冲二极管负极金属层即下金属层等；缓冲二极管的正极位于上金属层。

其制作方法包括以下步骤：

在掺杂浓度为1E18至1E21的N型硅材料衬底上形成与第一外延层，层厚度为10至100um，掺杂浓度为1E14至1E17；

在第一外延层上形成第二外延层，层厚度为10至100um，掺杂浓度为1E13至1E15，第二外延层浓度应低于第一外延层。

通过氧化或者淀积的方式在芯片表面形成厚度为0.8至2um的二氧化硅层；

通过光刻和刻蚀的方法在第二外延层上方形成深扩散区域的离子注入区域，并进行P型离子注入，优选地该注入离子为硼；对注入的硼进行热扩散，以达到退火和推结的目的，热扩散的温度为1100～1250℃。

通过光刻在深扩散区域上方形成N型阱区的离子注入区域，并进行N型离子注入，优选地该注入离子为磷；对注入的磷进行退火，退火温度为1100～1250℃。

通过光刻在阱区上方形成浅层扩散区域的离子注入区域，浅层扩散区域与深扩散区域不接触，并进行P型离子注入，优选地该离子为硼或氟化硼；对P型离子进行高温退火，退火温度为1000～1200℃。

通过上述过程所形成的结深，最深的为P型深扩散区域，其次为N型阱区，最浅的为P型浅层扩散区域。

通过注入方式在阱区上方形成连接深扩散区域和浅层扩散区域的沟道电阻区，所注入的离子为氟化硼。

通过氧化或淀积在沟道电阻区与浅层扩散区域连接部上方形成二氧化硅层，或通过淀积形成磷硅玻璃层、或硼磷硅玻璃层，以作为绝缘的介质层。

通过光刻和刻蚀在介质上制作接触孔，一部分的接触孔深入阱区和深扩散区域，一部分的接触孔深入浅层扩散区域。

淀积上金属层在芯片表面，上金属层厚度为2至5um,材料为铝，或铝硅，或铝硅铜。

通过光刻和刻蚀，使上金属层分为缓冲二极管负极和浮空区两部分；

通过芯片减薄工艺，使缓冲二极管芯片光厚度为150～300um；

通过金属淀积在衬底下方设置下金属层形成缓冲二极管负极。

本实施例中，深扩散区域以及位于其下方的第二外延层构成慢恢复二极管的PN结，由于在第二外延层的下方还有一层掺杂浓度更高的第一外延层，因此慢恢复二极管除了有较高的击穿电压外，还具有反向恢复时的软恢复特性和慢恢复特性。P型浅层扩散区域与其下方的N型阱区构成快恢复二极管的PN结，由于N型阱区结深的控制，此二极管在发生反向击穿时为穿通击穿，因此具有极短的反向恢复时间。沟道电阻区通过离子注入在N型阱区表面形成一极浅的结，此结一端与浅层P型相连，另一端与深扩散区域相连。由于结的深度以及长度决定了该沟道电阻的大小，因此在设计时通过调节砷离子的注入剂量和能量可以很方便的地调整沟道电阻的大小，此沟道电阻即为电路中的阻尼电阻。

通过实施例2、3实现的缓冲二极管的慢恢复二极管的击穿电压为600V～1200V；阻尼电阻的电阻值为10Ω～500Ω；与阻尼电阻相并联的快恢复二极管击穿电压为10V～200V。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种功率缓冲二极管芯片结构，其特征在于，包括从下至上依次层叠的下金属层、衬底、外延层，所述外延层上形成有深扩散区域，所述深扩散区域上形成有阱区，所述阱区上形成有浅层扩散区域，所述阱区上形成有沟道电阻区域，所述沟道电阻区域与深扩散区域和浅层扩散区域相连，所述外延层、阱区的导电类型与衬底的导电类型相同，所述浅层扩散区域、深扩散区域的导电类型与衬底的导电类型相反；所述浅层扩散区域上设置有功率缓冲二极管电极，所述浅层扩散区域与电阻区域的连接部上设置有介质层；所述深扩散区域和阱区的连接部上设置有上金属层；所述衬底和下金属层作为功率缓冲二极管的另一个电极；所述外延层包括多个依次层叠的外延层，所述外延层掺杂的导电杂质的浓度由上至下依次增加。

2.根据权利要求1所述的一种功率缓冲二极管芯片结构，其特征在于，所述介质层上设置有接触孔，一部分的接触孔位于阱区和深扩散区域上方，一部分的接触孔位于浅层扩散区域上方。

3.一种功率缓冲二极管的制作方法，其特征在于，包括以下步骤：

A、在衬底上形成与衬底导电类型相同的外延层；

B、在外延层上通过离子注入和退火方法形成与外延层导电类型相反的深扩散区域；

C、在深扩散区域通过离子注入和退火方法形成与外延层导电类型相同的阱区；

D、在阱区通过离子注入和退火方法形成与外延层导电类型相反的浅层扩散区域；

E、采用离子注入方法在深扩散区域和浅层扩散区域之间形成沟道电阻区域；

F、在浅层扩散区域与电阻区域的连接部形成介质层；

G、在上表面淀积一层上金属层，通过光刻和刻蚀的方式制作出断开的电极和上金属层，使电极与浅层扩散区域相连，上金属层同时与深扩散区域、阱区相连；

H、对芯片进行减薄，并在衬底下方制作下金属层。

4.根据权利要求3所述的一种功率缓冲二极管芯片的制作方法，其特征在于，所述步骤还包括在介质层上通过光刻和刻蚀方法形成多个接触孔，所述接触孔一部分位于浅层扩散区域上方，一部分位于阱区及深扩散区域上方。

5.根据权利要求3所述的一种功率缓冲二极管芯片的制作方法，其特征在于，所述衬底中导电杂质的掺杂浓度为1E18至1E21，所述外延层导电杂质的掺杂浓度为1E13至1E17。

6.根据权利要求3所述的一种功率缓冲二极管的制作方法，其特征在于，所述外延层包括两层，其制作方法具体为：

在衬底上形成层厚度为10至100um的第一外延层，导电杂质的掺杂浓度为1E14至1E17；

在第一外延层上形成层厚度为10至100um的第二外延层，导电杂质的掺杂浓度为1E13～1E15。