CN103199102A - 一种具有超结结构的肖特基半导体装置及其制备方法 - Google Patents
一种具有超结结构的肖特基半导体装置及其制备方法 Download PDFInfo
- Publication number
- CN103199102A CN103199102A CN201210006375XA CN201210006375A CN103199102A CN 103199102 A CN103199102 A CN 103199102A CN 201210006375X A CN201210006375X A CN 201210006375XA CN 201210006375 A CN201210006375 A CN 201210006375A CN 103199102 A CN103199102 A CN 103199102A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- groove
- semiconductor material
- semi
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有绝缘层隔离结构肖特基半导体装置，特别是一种具有超结结构的肖特基半导体装置及其制备方法，通过沟槽内下部的第二导电半导体材料与沟槽之间的第一导电半导体材料可以形成电荷补偿，形成超结结构；当半导体装置接一定的反向偏压时，沟槽内上部设置的金属或高浓度杂质掺杂的第二导电半导体材料与沟槽侧壁的绝缘介质构成MOS结构，可以抑制肖特基势垒随反向偏压升高势垒高度降低的现象；另外沟槽内上部设置的金属与沟槽内下部的第二导电半导体材料可以形成P半导体材料的肖特基势垒结，在半导体装置接正向偏压，此肖特基势垒结处于反偏状态，可以有效抑制PN结的正向导通，从而减少漂移区少子的注入，提高器件的开关特性。
Description
技术领域
本发明涉及到一种具有超结结构的肖特基半导体装置，本发明还涉及具有超结结构的肖特基半导体装置的制备方法。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到沟槽结构的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点。
肖特基二极管可以通过多种不同的布局技术制造，最常用的为平面布局。B J Baliga的第5612567号专利中示出了典型的沟槽型布局。传统的沟槽型肖特基二极管在漂移区具有突变的电场分布曲线，影响了器件的反向击穿特性，同时传统的沟槽型肖特基二极管具有较高的导通电阻。
发明内容
本发明针对上述问题提出，提供一种具有超结结构的肖特基半导体装置及其制备方法。
一种具有超结结构的肖特基半导体装置，其特征在于：包括：多个沟槽位于第一导电半导体材料表面；沟槽侧壁上部的表面设置有绝缘介质，沟槽底部没有绝缘介质；沟槽内下部设置有第二导电半导体材料，沟槽内上部设置有金属或高浓度杂质掺杂的第二导电半导体材料；沟槽之间第一导电半导体材料上部为肖特基势垒结。其中所述的沟槽内上部填充的高浓度杂质掺杂第二导电导体材料或金属被用作导电的互连线，并且半导体装置上表面和下表面覆盖有金属，上表面金属将肖特基势垒结阳极与沟槽上部材料并联。
所述的一种具有超结结构的肖特基半导体装置的制备方法，其特征在于：包括如下步骤：在第一导电半导体材料衬底上的第一导电半导体材料漂移层的表面形成一种绝缘介质材料；进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质材料，然后刻蚀去除部分裸露半导体材料形成沟槽；在沟槽内壁形成一种绝缘介质材料，刻蚀去除沟槽底部的绝缘介质材料；在沟槽内淀积第二半导体材料，然后进行第二半导体材料反刻蚀；在沟槽内淀积高浓度杂质掺杂的第二半导体材料，然后进行第二半导体材料反刻蚀；腐蚀去除表面绝缘介质；在半导体材料表面淀积势垒金属，形成肖特基势垒结。
所述的一种具有超结结构的肖特基半导体装置的第二种制备方法，其特征在于：包括如下步骤：在第一导电半导体材料衬底上的第一导电半导体材料漂移层的表面形成一种绝缘介质材料；进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质材料，然后刻蚀去除部分裸露半导体材料形成沟槽；在沟槽内壁形成一种绝缘介质材料，刻蚀去除沟槽底部的绝缘介质材料；在沟槽内淀积第二半导体材料，然后进行第二半导体材料反刻蚀；腐蚀去除材料上表面绝缘介质；在半导体材料表面淀积势垒金属，形成肖特基势垒结；在表面淀积金属。
所述的一种具有超结结构的肖特基半导体装置的第三种制备方法，其特征在于：包括如下步骤：在第一导电半导体材料衬底上的第一导电半导体材料漂移层的表面形成一种绝缘介质材料；进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质材料，然后刻蚀去除部分裸露半导体材料形成沟槽；在沟槽内淀积第二半导体材料，然后进行第二半导体材料反刻蚀；在沟槽内壁形成一种绝缘介质材料，刻蚀去除沟槽底部的绝缘介质材料；腐蚀去除材料上表面绝缘介质；在半导体材料表面淀积势垒和电极金属，形成肖特基势垒结。
本发明的一种具有超结结构的沟槽肖特基半导体装置，当半导体装置接一定的反向偏压时，沟槽内下部的第二导电半导体材料与沟槽之间的第一导电半导体材料可以形成电荷补偿，形成超结结构，提高器件的反向击穿电压。
因为超结结构的存在，从而可以提高漂移区的杂质掺杂浓度，也可以降低器件的正向导通电阻，改善器件的正向导通特性。
同时，当半导体装置接一定的反向偏压时，沟槽内上部设置的金属或高浓度杂质掺杂的第二导电半导体材料与沟槽侧壁的绝缘介质构成MOS结构，可以抑制肖特基势垒结附近漂移材料的电场强度，抑制了肖特基势垒随反向偏压升高势垒高度降低的现象，从而降低了器件的反向漏电流，提高器件的反向阻断特性。另外沟槽内上部设置的金属与沟槽内下部的第二导电半导体材料可以形成P半导体材料的肖特基势垒结，在半导体装置接正向偏压，此肖特基势垒结处于反偏状态，可以有效抑制PN结的正向导通，从而减少漂移区少子的注入，提高器件的开关特性。
本发明的一种具有超结结构的肖特基半导体装置的制备方法，可以使用两次光刻工艺实现器件元胞的生产制造。
附图说明
图1为本发明的具有超结结构的肖特基半导体装置的一种剖面示意图；
图2为本发明的具有超结结构的肖特基半导体装置的一种剖面示意图；
图3为本发明的具有超结结构的肖特基半导体装置的一种剖面示意图；
图4为本发明实施方式工艺第一步的剖面示意图；
图5为本发明实施方式工艺第二步的剖面示意图；
图6为本发明第一和第二种实施方式工艺第三步的剖面示意图；
图7为本发明第一和第二种实施方式工艺第四步的剖面示意图；
图8为本发明第一种实施方式工艺第五步的剖面示意图；
图9为本发明第二种实施方式工艺第六步的剖面示意图；
图10为本发明第三种实施方式工艺第三步的剖面示意图；
图11为本发明第三种实施方式工艺第四步的剖面示意图。
其中，
1、衬底层；
2、N型半导体硅材料；
3、轻掺杂P型半导体硅材料；
4、热氧化氧化层；
5、重掺杂P型半导体硅材料；
6、肖特基势垒结；
8、氮化硅层；
9、势垒金属；
10、上表面金属层；
11、下表面金属层。
具体实施方式
实施例1
图1为本发明的一种具有超结结构的肖特基半导体装置，下面结合图1详细说明本发明的半导体装置。
一种具有超结结构的肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；N型半导体硅材料2，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；轻掺杂P型半导体多晶硅材料3，位于沟槽下部，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E16/CM3；重掺杂P型半导体硅材料5，位于沟槽上部，为P传导类型的半导体多晶硅材料，硼原子的掺杂浓度为1E18/CM3；热氧化氧化层4，位于沟槽侧壁，为半导体硅材料氧化物；肖特基势垒结6，位于N型半导体硅材料2上表面，为半导体硅材料与势垒金属形成的硅化物；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在具有N型衬底层1的N型半导体硅材料2的表面，淀积氮化硅，形成氮化硅层8，如图4所示；
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅层8，然后刻蚀去除部分裸露半导体硅材料形成沟槽，如图5所示；
第三步，在沟槽内壁进行热氧化工艺，形成热氧化氧化层4，进行干法刻蚀去除沟槽底部热氧化氧化层，如图6所示；
第四步，在沟槽内淀积轻掺杂P型半导体硅材料3，然后进行轻掺杂P型半导体硅材料3反刻蚀，如图7所示；
第五步，在沟槽内淀积重掺杂P型半导体硅材料5，然后进行重掺杂P型半导体硅材料5反刻蚀，如图8所示；
第六步，腐蚀去除表面氮化硅层8；
第七步，在半导体材料表面淀积势垒金属9镍，进行烧结形成肖特基势垒结6，腐蚀去除多余的金属镍；
第八步，在表面淀积上表面金属层10，进行光刻腐蚀工艺，去除表面部分金属；
第九步，进行背面金属化工艺，在背面淀积下表面金属层11，如图1所示。
实施例2
图2为本发明的一种具有超结结构的肖特基半导体装置，下面结合图2详细说明本发明的半导体装置。
一种具有超结结构的肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；N型半导体硅材料2，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；轻掺杂P型半导体硅材料3，位于沟槽下部，为P传导类型的半导体多晶硅材料，硼原子的掺杂浓度为1E16/CM3；热氧化氧化层4，位于沟槽侧壁，为半导体硅材料氧化物；肖特基势垒结6，位于N型半导体硅材料2上表面，为半导体硅材料与势垒金属形成的硅化物；器件上表面附有上表面金属层10，位于沟槽上部和器件表面，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在具有N型衬底层1的N型半导体硅材料2的表面，淀积氮化硅，形成氮化硅层8，如图4所示；
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅层8，然后刻蚀去除部分裸露半导体硅材料形成沟槽，如图5所示；
第三步，在沟槽内壁进行热氧化工艺，形成热氧化氧化层4，进行干法刻蚀去除沟槽底部热氧化氧化层，如图6所示；
第四步，在沟槽内淀积轻掺杂P型半导体硅材料3，然后进行轻掺杂P型半导体硅材料3反刻蚀，如图7所示；
第五步，腐蚀去除表面氮化硅层8；
第六步，在半导体材料表面淀积势垒金属9镍，进行烧结形成肖特基势垒结6，腐蚀去除多余的金属镍，如图9所示；
第七步，在表面淀积上表面金属层10，进行光刻腐蚀工艺，去除表面部分金属；
第八步，进行背面金属化工艺，在背面淀积下表面金属层11，如图2所示。
实施例3
图3为本发明的一种具有超结结构的肖特基半导体装置，下面结合图3详细说明本发明的半导体装置。
一种具有超结结构的肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；N型半导体硅材料2，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；轻掺杂P型半导体硅材料3，位于沟槽下部，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E16/CM3；热氧化氧化层4，位于沟槽侧壁的上部，为半导体硅材料氧化物；肖特基势垒结6，位于N型半导体硅材料2上表面，为半导体硅材料与势垒金属形成的硅化物；器件上表面附有上表面金属层10，位于沟槽上部和器件表面，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在具有N型衬底层1的N型半导体硅材料2的表面，淀积氮化硅，形成氮化硅层8，如图4所示；
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅层8，然后刻蚀去除部分裸露半导体硅材料形成沟槽，如图5所示；
第三步，在沟槽内淀积轻掺杂P型半导体硅材料3，然后进行轻掺杂P型半导体硅材料3反刻蚀，如图10所示；
第四步，在沟槽内壁进行热氧化工艺，形成热氧化氧化层4，进行干法刻蚀去除沟槽底部热氧化氧化层，如图11所示；
第五步，腐蚀去除表面氮化硅层8；
第六步，在表面淀积上表面金属层10，进行光刻腐蚀工艺，去除表面部分金属，形成肖特基势垒结6；
第七步，进行背面金属化工艺，在背面淀积下表面金属层11，如图3所示。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (11)
1.一种具有超结结构的肖特基半导体装置，其特征在于：包括：
多个沟槽位于第一导电半导体材料表面；
沟槽侧壁上部的表面设置有绝缘介质，沟槽底部没有绝缘介质；
沟槽内下部设置有第二导电半导体材料，沟槽内上部设置有金属或高浓度杂质掺杂的第二导电半导体材料；
沟槽之间第一导电半导体材料上部为肖特基势垒结。
2.如权利要求1所述的半导体装置，其特征在于：所述的沟槽侧壁下部的表面可以没有绝缘介质。
3.如权利要求1所述的半导体装置，其特征在于：所述的沟槽内下部填充的第二导电导体材料为具有一定杂质浓度掺杂的半导体材料。
4.如权利要求1所述的半导体装置，其特征在于：所述的沟槽内上部填充的高浓度杂质掺杂第二导电半导体材料为具有高浓度杂质掺杂的半导体材料。
5.如权利要求1所述的半导体装置，其特征在于：所述的沟槽内上部填充的高浓度杂质掺杂第二导电导体材料被用作导电的互连线。
6.如权利要求1所述的半导体装置，其特征在于：所述的沟槽内上部填充的金属可以与沟槽内下部设置的第二导电半导体材料形成肖特基势垒结。
7.如权利要求1所述的半导体装置，其特征在于：所述的半导体装置上表面和下表面可以覆盖有金属，上表面金属将肖特基势垒结阳极与沟槽上部材料并联。
8.如权利要求1所述的半导体装置，其特征在于：所述的半导体装置接一定的反向偏压时，沟槽内下部的第二导电半导体材料与沟槽之间的第一导电半导体材料可以形成电荷补偿，形成超结结构。
9.如权利要求1所述的一种具有超结结构的肖特基半导体装置的制备方法，其特征在于：包括如下步骤：
1)在第一导电半导体材料衬底上的第一导电半导体材料漂移层的表面形成一种绝缘介质材料；
2)进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质材料，然后刻蚀，去除部分裸露半导体材料形成沟槽；
3)在沟槽内壁形成一种绝缘介质材料，刻蚀去除沟槽底部的绝缘介质材料；
4)在沟槽内淀积第二半导体材料，然后进行第二半导体材料反刻蚀；
5)在沟槽内淀积高浓度杂质掺杂的第二半导体材料，然后进行第二半导体材料反刻蚀；
6)腐蚀去除表面绝缘介质；
7)在半导体材料表面淀积势垒金属，形成肖特基势垒结。
10.如权利要求1所述的一种具有超结结构的肖特基半导体装置的制备方法，其特征在于：包括如下步骤：
1)在第一导电半导体材料衬底上的第一导电半导体材料漂移层的表面形成一种绝缘介质材料；
2)进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质材料，然后刻蚀，去除部分裸露半导体材料形成沟槽；
3)在沟槽内壁形成一种绝缘介质材料，刻蚀去除沟槽底部的绝缘介质材料；
4)在沟槽内淀积第二半导体材料，然后进行第二半导体材料反刻蚀；
5)腐蚀去除材料上表面绝缘介质；
6)在半导体材料表面淀积势垒金属，形成肖特基势垒结；
7)在表面淀积金属。
11.如权利要求1所述的一种具有超结结构的肖特基半导体装置的制备方法，其特征在于：包括如下步骤：
1)在第一导电半导体材料衬底上的第一导电半导体材料漂移层的表面形成一种绝缘介质材料；
2)进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质材料，然后刻蚀，去除部分裸露半导体材料形成沟槽；
3)在沟槽内淀积第二半导体材料，然后进行第二半导体材料反刻蚀；
4)在沟槽内壁形成一种绝缘介质材料，刻蚀去除沟槽底部的绝缘介质材料；
5)腐蚀去除材料上表面绝缘介质；
6)在半导体材料表面淀积势垒和电极金属，形成肖特基势垒结。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210006375XA CN103199102A (zh) | 2012-01-06 | 2012-01-06 | 一种具有超结结构的肖特基半导体装置及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210006375XA CN103199102A (zh) | 2012-01-06 | 2012-01-06 | 一种具有超结结构的肖特基半导体装置及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103199102A true CN103199102A (zh) | 2013-07-10 |
Family
ID=48721550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210006375XA Pending CN103199102A (zh) | 2012-01-06 | 2012-01-06 | 一种具有超结结构的肖特基半导体装置及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103199102A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378131A (zh) * | 2012-04-29 | 2013-10-30 | 朱江 | 一种电荷补偿肖特基半导体装置及其制造方法 |
| CN103474465A (zh) * | 2013-09-06 | 2013-12-25 | 无锡新洁能股份有限公司 | 一种超结mosfet器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6590240B1 (en) * | 1999-07-28 | 2003-07-08 | Stmicroelectronics S.A. | Method of manufacturing unipolar components |
| CN101057340A (zh) * | 2004-11-08 | 2007-10-17 | 罗伯特·博世有限公司 | 半导体装置及用于其制造的方法 |
| US20100237456A1 (en) * | 2007-09-21 | 2010-09-23 | Ning Qu | Semiconductor device and method for its manufacture |
-
2012
- 2012-01-06 CN CN201210006375XA patent/CN103199102A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6590240B1 (en) * | 1999-07-28 | 2003-07-08 | Stmicroelectronics S.A. | Method of manufacturing unipolar components |
| CN101057340A (zh) * | 2004-11-08 | 2007-10-17 | 罗伯特·博世有限公司 | 半导体装置及用于其制造的方法 |
| US20100237456A1 (en) * | 2007-09-21 | 2010-09-23 | Ning Qu | Semiconductor device and method for its manufacture |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378131A (zh) * | 2012-04-29 | 2013-10-30 | 朱江 | 一种电荷补偿肖特基半导体装置及其制造方法 |
| CN103474465A (zh) * | 2013-09-06 | 2013-12-25 | 无锡新洁能股份有限公司 | 一种超结mosfet器件及其制造方法 |
| CN103474465B (zh) * | 2013-09-06 | 2016-06-08 | 无锡新洁能股份有限公司 | 一种超结mosfet器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103137710B (zh) | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 | |
| CN103199119A (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| CN103137688A (zh) | 一种沟槽mos结构半导体装置及其制造方法 | |
| CN103378171B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN103247694A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN103545381A (zh) | 一种水平结构沟槽肖特基半导体装置及其制备方法 | |
| CN103199102A (zh) | 一种具有超结结构的肖特基半导体装置及其制备方法 | |
| CN103208511A (zh) | 一种超结肖特基半导体装置及其制备方法 | |
| CN103515450B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制造方法 | |
| CN103378178B (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
| CN103367462A (zh) | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 | |
| CN103137711A (zh) | 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法 | |
| CN103378170A (zh) | 一种具有超级结肖特基半导体装置及其制备方法 | |
| CN103579371A (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
| CN103378131A (zh) | 一种电荷补偿肖特基半导体装置及其制造方法 | |
| CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
| CN103515449B (zh) | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 | |
| CN103390651A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103378172A (zh) | 一种肖特基半导体装置及其制备方法 | |
| CN103594493A (zh) | 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 | |
| CN103208533B (zh) | 一种肖特基超结半导体装置及其制备方法 | |
| CN103579370A (zh) | 一种具有化学配比失配绝缘材料的电荷补偿半导体结装置及其制备方法 | |
| CN103489895A (zh) | 一种沟槽超结半导体装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130710 |