CN103489895B - 一种沟槽超结半导体装置 - Google Patents
一种沟槽超结半导体装置 Download PDFInfo
- Publication number
- CN103489895B CN103489895B CN201210203620.6A CN201210203620A CN103489895B CN 103489895 B CN103489895 B CN 103489895B CN 201210203620 A CN201210203620 A CN 201210203620A CN 103489895 B CN103489895 B CN 103489895B
- Authority
- CN
- China
- Prior art keywords
- trench
- junction
- semiconductor device
- semiconductor material
- conductive semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 239000000463 material Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 12
- 210000000746 body region Anatomy 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 abstract description 4
- 239000012212 insulator Substances 0.000 abstract 1
- 238000000926 separation method Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000002210 silicon-based material Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 125000004437 phosphorous atom Chemical group 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽超结半导体装置，将超结结构引入具有绝缘层隔离的沟槽中，同时在沟槽内上部设置了PN结，使得半导体装置具有单载流子导电功能，因此具有良好高频特性；本发明还提供了一种沟槽半导体装置的制备方法。
Description
技术领域
本发明涉及到一种沟槽超结半导体装置，本发明还涉及一种沟槽超结半导体装置的制备方法。本发明的半导体装置是制造功率整流器件的基本结构。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，功率半导体器件中最基本的结构为半导体结，半导体结包括了PN结和肖特基势垒结；降低半导体结的导通电阻和开启压降是功率半导体器件发展的重要趋势。
传统的高压单载流子半导体器件，其导通电阻随器件反向阻断电压的升高快速上升，使得器件具有较高的正向导通压降；为了解决此问题，人们提出过超结、界面电荷补偿等结构实现降低高压半导体器件的导通电阻。
发明内容
本发明针对上述问题提出，在超结结构基础上，提供一种沟槽超结半导体装置及其制备方法。
一种沟槽超结半导体装置，其特征在于：包括：衬底层，为半导体材料构成；漂移层，为第一导电半导体材料构成，位于衬底层之上；多个沟槽，沟槽位于漂移层中，沟槽侧壁有绝缘材料层，沟槽内下部设置有第二导电半导体材料，沟槽内上部设置有第一导电半导体材料；半导体结，为PN结或肖特基势垒结，位于沟槽之间漂移层表面。
一种沟槽超结半导体装置的制备方法，其特征在于：包括如下步骤：在衬底层表面形成第一导电半导体材料层，然后在表面形成绝缘层；进行光刻腐蚀工艺去除表面部分绝缘层，然后刻蚀裸露半导体材料形成沟槽，沟槽内形成绝缘层，干法刻蚀绝缘材料；淀积第二导电半导体材料，进行反刻蚀，进行第一导电杂质掺杂扩散；淀积金属进行烧结形成肖特基势垒结，或者在沟槽之间漂移层表面进行第二导电杂质掺杂扩散。
当半导体装置接一定的正向偏压(假定第一导电半导体材料为N型半导体材料)时，导通电流主要从沟槽之间的漂移层表面半导体结流通，在沟槽内为反偏PN结，不参与正向电流的导通；如半导体结为肖特基势垒结或者半导体装置应用MOS器件(沟槽内上部第一导电半导体材料为栅极)，半导体装置为单载流子导电，因此具有良好高频特性。
当半导体装置接一定的反向偏压时，沟槽内下部第二导电半导体材料与沟槽之间第一导电半导体材料在反向偏压下形成电荷补偿，可以提高半导体装置反向阻断能力。
另外本发明还提供了一种沟槽超结半导体装置的制备方法。
附图说明
图1为本发明的一种沟槽超结肖特基半导体装置剖面示意图；
图2为本发明的一种沟槽超结肖特基半导体装置剖面示意图；
图3为本发明的一种沟槽超结肖特基半导体装置剖面示意图；
图4为本发明的一种沟槽超结MOS半导体装置剖面示意图。
其中，
1、衬底层；
2、二氧化硅；
3、第一导电半导体材料；
4、第二导电半导体材料；
5、多晶第一导电半导体材料；
6、肖特基势垒结；
7、漂移层；
8、体区；
9、源区；
10、上表面金属层；
11、下表面金属层。
具体实施方式
实施例1
图1为本发明的一种沟槽超结肖特基半导体装置剖面示意图，下面结合图1详细说明本发明的半导体装置。
一种沟槽超结肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；二氧化硅2，位于沟槽侧壁；第一导电半导体材料4，位于沟槽内下部，为P传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3，其上部为高浓度杂质掺杂的第一导电半导体材料3；肖特基势垒结6，位于沟槽之间的第一导电半导体材料3的表面。
其制作工艺包括如下步骤：
第一步，在衬底层1表面形成第一导电半导体材料层3，然后表面热氧化，形成二氧化硅；
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅，然后刻蚀去除部分裸露半导体硅材料形成沟槽，沟槽内热氧化形成二氧化硅2，干法刻蚀；
第三步，在沟槽内淀积形成第二导电半导体材料层4，反刻蚀，进行磷注入退火掺杂；
第四步，干法刻蚀表面二氧化硅，淀积势垒金属，烧结形成肖特基势垒结6；
第五步，进行正背面金属化工艺，形成上表面金属层10和下表面金属层11，器件结构如图1所示。
图2为本发明的一种沟槽超结肖特基半导体装置的剖面图，是在图1基础上，将金属引入沟槽内，以此降低器件反向偏压时肖特基势垒结的表面电场强度。
图3为本发明的一种沟槽超结肖特基半导体装置的剖面图，是在图1基础上，将金属引入沟槽内，同时在沟槽侧壁上部表面设置了肖特基势垒结。
实施例2
图4示出了为本发明的一种沟槽超结MOS半导体装置剖面示意图，下面结合图4详细说明通过本发明的半导体装置制造功率MOSFET器件。
本发明的一种沟槽超结MOS半导体装置包括：衬底层1，为N导电类型半导体硅材料，磷原子掺杂浓度为1E19CM-3；漂移层7，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为1E16CM-3，厚度为38um；体区8，位于漂移层7之上，为P传导类型的半导体材料，体区8的表面具有硼原子重掺杂接触区，体区8厚度为4um；源区9，临靠沟槽和体区8，为磷原子重掺杂N传导类型的半导体材料，源区9厚度为1.5um；二氧化硅2，为硅材料的氧化物，位于沟槽侧壁；第二导电半导体材料4，位于沟槽内下部，为P传导类型的半导体硅材料，磷原子掺杂浓度为1E16CM-3；多晶第一导电半导体材料5，位于沟槽上部为器件引入栅极。
本实施例的工艺制造流程如下：
第一步，在衬底层1上通过外延生产形成漂移层7；
第二步，在表面热氧化形成氧化层，在待形成沟槽区域表面去除氧化层；
第三步，进行硼扩散，形成体区8，然后进行磷扩散，形成源区9；
第四步，进行干法刻蚀，去除半导体材料，形成沟槽，沟槽内热氧化形成二氧化硅2，干法刻蚀；
第五步，在沟槽内淀积形成第二导电半导体材料4；
第六步，干法刻蚀，去除部分第二导电半导体材料4，在沟槽内淀积形成多晶第一导电半导体材料5，进行多晶第一导电半导体材料5反刻蚀；
第七步，在器件表面形成钝化层，然后去除器件表面部分钝化层，如图4所示。
然后在此基础上，淀积金属铝，然后反刻铝，为器件引出源极和栅极。通过背面金属化工艺为器件引出漏极。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (1)
1.一种沟槽超结半导体装置，其特征在于：包括：
衬底层，为半导体材料构成；
漂移层，为第一导电半导体材料构成，位于衬底层之上；
体区，位于漂移层之上，为第二导电半导体材料，体区表面具有重掺杂接触区；多个
沟槽，沟槽位于漂移层和体区中，沟槽侧壁全部设置有绝缘材料层，沟槽底部无绝缘材料层，沟槽内下部设置有第二导电半导体材料，沟槽底部第二导电半导体材料和漂移层接触，沟槽内上部设置有多晶第一导电半导体材料作为栅极；
源区，临靠沟槽和体区，为杂质重掺杂第一导电半导体材料；
半导体结，为PN结，位于沟槽之间漂移层表面，由漂移层半导体和体区构成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210203620.6A CN103489895B (zh) | 2012-06-10 | 2012-06-10 | 一种沟槽超结半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210203620.6A CN103489895B (zh) | 2012-06-10 | 2012-06-10 | 一种沟槽超结半导体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103489895A CN103489895A (zh) | 2014-01-01 |
| CN103489895B true CN103489895B (zh) | 2018-03-27 |
Family
ID=49829999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210203620.6A Active CN103489895B (zh) | 2012-06-10 | 2012-06-10 | 一种沟槽超结半导体装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103489895B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107293601B (zh) * | 2016-04-12 | 2021-10-22 | 朱江 | 一种肖特基半导体装置及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7061066B2 (en) * | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
| JP4212288B2 (ja) * | 2002-04-01 | 2009-01-21 | 株式会社東芝 | 半導体装置およびその製造方法 |
| DE102004053760A1 (de) * | 2004-11-08 | 2006-05-11 | Robert Bosch Gmbh | Halbleitereinrichtung und Verfahren für deren Herstellung |
-
2012
- 2012-06-10 CN CN201210203620.6A patent/CN103489895B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103489895A (zh) | 2014-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103199119B (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| CN103545381B (zh) | 一种水平结构沟槽肖特基半导体装置及其制备方法 | |
| CN103378171B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN103489895B (zh) | 一种沟槽超结半导体装置 | |
| CN103515449B (zh) | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 | |
| CN103367462A (zh) | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 | |
| CN103515450A (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制造方法 | |
| CN103378178B (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
| CN103579370B (zh) | 一种具有化学配比失配绝缘材料的电荷补偿半导体结装置 | |
| CN103199102A (zh) | 一种具有超结结构的肖特基半导体装置及其制备方法 | |
| CN103378170A (zh) | 一种具有超级结肖特基半导体装置及其制备方法 | |
| CN103579371A (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
| CN103378172B (zh) | 一种肖特基半导体装置及其制备方法 | |
| CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
| CN103390651B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103137711A (zh) | 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法 | |
| CN103367434B (zh) | 一种超级结沟槽mos半导体装置 | |
| CN103383969B (zh) | 一种肖特基器件及其制备方法 | |
| CN103367433B (zh) | 一种沟槽超级结mos半导体装置及其制造方法 | |
| CN103383953A (zh) | 一种无源超结沟槽mos半导体装置及其制造方法 | |
| CN103531628B (zh) | 一种沟槽肖特基mos半导体装置 | |
| CN103390652B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制备方法 | |
| CN103378176B (zh) | 一种具有电荷补偿肖特基半导体装置及其制造方法 | |
| CN103367437B (zh) | 一种沟槽mos半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210105 Address after: No.1 Taiji Road, Bei'an sub district office, Jimo District, Qingdao City, Shandong Province Patentee after: Qingdao Huike Microelectronics Co.,Ltd. Address before: 113200 disabled people's Federation of Xinbin Manchu Autonomous County, Liaoning Province Patentee before: Zhu Jiang |