CN103545381B - 一种水平结构沟槽肖特基半导体装置及其制备方法 - Google Patents
一种水平结构沟槽肖特基半导体装置及其制备方法 Download PDFInfo
- Publication number
- CN103545381B CN103545381B CN201210248046.6A CN201210248046A CN103545381B CN 103545381 B CN103545381 B CN 103545381B CN 201210248046 A CN201210248046 A CN 201210248046A CN 103545381 B CN103545381 B CN 103545381B
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- semiconductor device
- schottky
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 239000000463 material Substances 0.000 claims abstract description 30
- 230000004888 barrier function Effects 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 238000005260 corrosion Methods 0.000 claims description 9
- 230000007797 corrosion Effects 0.000 claims description 9
- 238000001459 lithography Methods 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000012774 insulation material Substances 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 66
- 239000002210 silicon-based material Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 125000004437 phosphorous atom Chemical group 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- -1 Titanium aluminum nickel gold Chemical compound 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical group [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- ZNKMCMOJCDFGFT-UHFFFAOYSA-N gold titanium Chemical compound [Ti].[Au] ZNKMCMOJCDFGFT-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910001258 titanium gold Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Abstract
本发明公开了一种水平结构沟槽肖特基半导体装置；本发明的半导体装具有比传统的垂直平面肖特基二极管具有更大的导通面积，因此具有更高的电流密度；本发明的半导体装设置有反型层或器件表面的第二导电半导体材料，在反向偏压时其可以与漂移进行电荷补偿，改善器件边缘的反向阻断特性；本发明还提供了一种水平结构沟槽肖特基半导体装置的制备方法。
Description
技术领域
本发明涉及到一种水平结构沟槽肖特基半导体装置，本发明还涉及一种水平结构沟槽肖特基半导体装置的制备方法。本发明的半导体装置是制造功率整流器件的基本结构。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点。
肖特基二极管可以通过多种不同的布局技术制造，最常用的为平面布局垂直导电的结构，传统的平面肖特基二极管受芯片面积影响具有较高的导通电阻。
发明内容
本发明针对上述问题提出，提供一种水平结构沟槽肖特基半导体装置及其制备方法。
一种水平结构沟槽肖特基半导体装置，其特征在于：包括：衬底层，为半导体材料或绝缘材料构成；反型层，位于衬底层之上，为第二导电半导体材料；漂移层，位于反型层之上，为第一导电半导体材料；多个第一沟槽，位于漂移层或反型层中，沟槽内壁为肖特基势垒结；多个第二沟槽，位于漂移层或反型层中，沟槽内填充高浓度杂质掺杂半导体材料或金属，沟槽内壁漂移层表面为欧姆接触区；绝缘层，位于漂移层表面，为绝缘材料构成。
一种水平结构沟槽肖特基半导体装置的制备方法，其特征在于：包括如下步骤：在衬底层表面依次形成第二导电半导体材料的反型层和第一导电半导体材料的漂移层，然后在表面形成一种绝缘材料；进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质材料，然后刻蚀，去除部分裸露半导体材料形成沟槽；在沟槽内填充高浓度杂质掺杂半导体材料或金属，形成欧姆接触；进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质材料，然后刻蚀，去除部分裸露半导体材料形成沟槽；在沟槽内壁淀积势垒金属，形成肖特基势垒结。
本发明的半导体装具有比传统的垂直平面肖特基二极管具有更大的导通面积，因此具有更高的电流密度，从而可以改善器件的正向导通特性。
本发明的半导体装置的阴极和阳极可以从器件的表面引出，从而可以在芯片制造过程中，实现多个肖特基器件的互联，省去了封装互联流程，降低具有互联电路封装的制造成本。
本发明的半导体装置在接反向偏压时，耗尽层水平方向扩展，因此省去了器件的终端结构，同时反型层或器件表面的第二导电半导体材料可以与漂移进行电荷补偿，改善器件边缘的反向阻断特性。
附图说明
图1为本发明的一种水平结构沟槽肖特基半导体装置剖面示意图；
图2为本发明的一种水平结构沟槽肖特基半导体装置剖面示意图；
图3为本发明的一种水平结构沟槽肖特基半导体装置剖面示意图；
图4为本发明的一种水平结构沟槽肖特基半导体装置剖面示意图；
图5为本发明的一种水平结构沟槽肖特基半导体装置剖面示意图；
图6为本发明的一种水平结构沟槽肖特基半导体装置剖面示意图；
图7为本发明的一种水平结构沟槽肖特基半导体装置剖面示意图。
其中，
1、衬底层；
2、反型层；
3、漂移层；
4、绝缘层；
5、肖特基势垒结；
6、高浓度杂质掺杂半导体材料；
7、三氧化二铝；
10、阳极金属层；
11、阴极金属层。
具体实施方式
实施例1
图1为本发明的一种水平结构沟槽肖特基半导体装置剖面示意图，下面结合图1详细说明本发明的半导体装置。
一种水平结构沟槽肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3；绝缘层4，为二氧化硅，位于衬底层1表面；反型层2，位于绝缘层4之上，为P导电类型半导体硅材料，硼原子的掺杂浓度为1E15/CM3，厚度为3um；漂移层3，位于反型层2之上，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E15/CM3，厚度为20um；高浓度杂质掺杂半导体材料6，位于沟槽内，沟槽深度为18um宽度为2um，为N传导类型的半导体多晶硅材料，磷原子的掺杂浓度为1E18/CM3；肖特基势垒结5，位于沟槽内壁表面，为半导体硅材料与势垒金属形成的硅化物，肖特基势垒结5与高浓度杂质掺杂半导体材料6距离为10um, 沟槽深度为18um宽度为2um；器件上表面附有表面金属层，为器件引出阳极金属层10和阴极金属层11。
其制作工艺包括如下步骤：
第一步、在具有SOI结构衬底层1表面淀积生长反型层2和漂移层3，然后热氧化生长二氧化硅，形成表面绝缘层4；
第二步、进行光刻腐蚀工艺，在表面去除部分绝缘层4，然后刻蚀，去除部分裸露漂移层3形成沟槽；
第三步、在沟槽内淀积多晶硅材料，进行反刻蚀，在表面热氧化形成绝缘层4；
第四步、进行光刻腐蚀工艺，在表面去除部分绝缘层4，然后刻蚀，形成沟槽，腐蚀多晶硅材料表面氧化层；
第五步、在沟槽内壁淀积势垒金属镍，烧结形成肖特基势垒结5。
第六步、在表面淀积表面金属层，进行光刻腐蚀工艺，形成阳极金属层10和阴极金属层11，如图1所示。
图2实例为在图1器件制造的基础上，将具有肖特基沟槽底部设置在反型层2区域内，在沟槽底部为金属与反型层2P导电类型半导体硅材料形成的肖特基势垒结。
图3实例为在图1器件制造的基础上，在表面部分肖特基区域设置了单晶P型半导体硅材料，硼原子的掺杂浓度为1E15/CM3，其中P型半导体硅材料表面为肖特基势垒结。
图4实例为在图1器件制造的基础上，在整个表面设置了单晶P型半导体硅材料，硼原子的掺杂浓度为1E15/CM3，其中P型半导体硅材料表面为肖特基势垒结，同时单晶P型半导体硅材料与高浓度杂质掺杂半导体材料6形成PN结。
图5实例为在图1器件制造的基础上，将具有高浓度杂质掺杂半导体材料6的沟槽设置在衬底层1中，通过衬底层1背面金属为器件引出电极。
实施例2
图6为本发明的一种水平结构沟槽肖特基半导体装置剖面示意图，下面结合图6详细说明本发明的半导体装置。
一种水平结构沟槽肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3；绝缘层4，为二氧化硅，位于衬底层1表面；反型层2，位于绝缘层4之上，为P导电类型半导体氮化镓材料，镁原子的掺杂浓度为1E18/CM3，厚度为0.2um氮化铝缓冲层和2um P导电类型半导体氮化镓层；漂移层3，位于反型层2之上，为N导电类型硅掺杂的半导体氮化镓材料，多子载流子浓度为1E17/CM3，厚度为10um；肖特基势垒结5，位于沟槽内壁表面，为半导体氮化镓材料与势垒金属形成，肖特基势垒结5与第二沟槽间距为2um, 沟槽深度为8um宽度为2um；器件上表面附有表面金属层，为器件引出阳极金属层10和阴极金属层11。
其制作工艺包括如下步骤：
第一步、在具有SOI结构衬底层1表面淀积生长反型层2和漂移层3，然后淀积氮化硅，形成表面绝缘层4；
第二步、进行光刻腐蚀工艺，在表面去除部分绝缘层4，然后刻蚀，去除部分裸露漂移层3形成沟槽；
第三步、在沟槽内淀积金属钛铝镍金金属层，高温退火形成欧姆接触；
第四步、进行光刻腐蚀工艺，在表面去除部分钛铝镍金金属层和绝缘层4，然后刻蚀，形成沟槽；
第五步、在沟槽内壁淀积势垒金属钛金层，形成肖特基势垒结5；
第六步、进行光刻腐蚀工艺，去除表面部分金属，形成阳极金属层10和阴极金属层11，如图6所示。
图7实例为在图6器件制造的基础上，将器件的具有SOI结构的衬底层更改为三氧化铝衬底。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (8)
1.一种水平结构沟槽肖特基半导体装置，其特征在于：包括：
衬底层，为半导体材料或绝缘材料构成；
反型层，位于衬底层之上，为第二导电半导体材料；
漂移层，位于反型层之上，为第一导电半导体材料；多个
第一沟槽，位于漂移层或反型层中，沟槽内壁为肖特基势垒结；多个
第二沟槽，位于漂移层或反型层中，沟槽内填充高浓度杂质掺杂半导体材料或金属，沟槽内壁的漂移层表面为欧姆接触区；
漂移层顶部或第一沟槽顶部附近漂移层材料中设置有第二导电半导体材料；
绝缘层，位于漂移层表面，为绝缘材料构成。
2.如权利要求1所述的半导体装置，其特征在于：所述的衬底层包括为SOI结构或表面具有缓冲层的结构。
3.如权利要求1所述的半导体装置，其特征在于：所述的沟槽的深度大于或等于第一沟槽和第二沟槽间距。
4.如权利要求1所述的半导体装置，其特征在于：所述的第一沟槽底部包括与反型层相连，也包括不与反型层相连。
5.如权利要求1所述的半导体装置，其特征在于：所述的第二沟槽内的高浓度杂质掺杂半导体材料或金属包括与衬底层相连，也包括与衬底层绝缘。
6.如权利要求1所述的半导体装置，其特征在于：所述的半导体装置第一电极设置在肖特基势垒结表面，第二电极可以设置在高浓度杂质掺杂半导体材料或金属表面，或者设置在衬底层背面。
7.如权利要求6所述的半导体装置，其特征在于：所述的第二电极设置在高浓度杂质掺杂半导体材料或金属表面时，包括在芯片表面通过金属布线实现多个肖特基器件的阳极和阴极互联。
8.如权利要求1所述的一种水平结构沟槽肖特基半导体装置的制备方法，其特征在于：包括如下步骤：
1)在衬底层表面依次形成第二导电半导体材料的反型层和第一导电半导体材料的漂移层，然后在表面形成绝缘材料层；
2)进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质材料，然后刻蚀，去除部分裸露半导体材料形成沟槽；
3)在沟槽内填充高浓度杂质掺杂半导体材料或金属，形成欧姆接触；
4)进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质材料，然后刻蚀，去除部分裸露半导体材料形成沟槽；
5)在沟槽内壁淀积势垒金属，形成肖特基势垒结。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210248046.6A CN103545381B (zh) | 2012-07-17 | 2012-07-17 | 一种水平结构沟槽肖特基半导体装置及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210248046.6A CN103545381B (zh) | 2012-07-17 | 2012-07-17 | 一种水平结构沟槽肖特基半导体装置及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103545381A CN103545381A (zh) | 2014-01-29 |
| CN103545381B true CN103545381B (zh) | 2016-12-21 |
Family
ID=49968647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210248046.6A Active CN103545381B (zh) | 2012-07-17 | 2012-07-17 | 一种水平结构沟槽肖特基半导体装置及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103545381B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106328718A (zh) * | 2016-11-04 | 2017-01-11 | 四川洪芯微科技有限公司 | 一种台面二极管 |
| CN107359207A (zh) * | 2017-03-21 | 2017-11-17 | 杭州立昂微电子股份有限公司 | 一种肖特基势垒二极管及其制造方法 |
| CN108493258A (zh) * | 2018-05-28 | 2018-09-04 | 江苏捷捷微电子股份有限公司 | 一种超低正向压降的Trench肖特基器件及制造方法 |
| CN113193052B (zh) * | 2021-04-29 | 2023-02-14 | 东莞市佳骏电子科技有限公司 | 一种大导通电流的碳化硅二极管 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7538362B2 (en) * | 2004-08-27 | 2009-05-26 | Infineon Technologies Ag | Lateral semiconductor diode and method for fabricating it |
| JP4326762B2 (ja) * | 2002-07-17 | 2009-09-09 | 日本インター株式会社 | 横型トレンチ構造を有するショットキー・バリア・ダイオード及びその製造方法 |
| CN102176469A (zh) * | 2011-03-10 | 2011-09-07 | 杭州电子科技大学 | 一种具有p埋层的SOI nLDMOS器件单元 |
| CN102354704A (zh) * | 2011-11-04 | 2012-02-15 | 丹东安顺微电子有限公司 | 具有高反向阻断性能肖特基二极管及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI469221B (zh) * | 2009-06-26 | 2015-01-11 | Pfc Device Co | 溝渠式蕭基二極體及其製作方法 |
-
2012
- 2012-07-17 CN CN201210248046.6A patent/CN103545381B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4326762B2 (ja) * | 2002-07-17 | 2009-09-09 | 日本インター株式会社 | 横型トレンチ構造を有するショットキー・バリア・ダイオード及びその製造方法 |
| US7538362B2 (en) * | 2004-08-27 | 2009-05-26 | Infineon Technologies Ag | Lateral semiconductor diode and method for fabricating it |
| CN102176469A (zh) * | 2011-03-10 | 2011-09-07 | 杭州电子科技大学 | 一种具有p埋层的SOI nLDMOS器件单元 |
| CN102354704A (zh) * | 2011-11-04 | 2012-02-15 | 丹东安顺微电子有限公司 | 具有高反向阻断性能肖特基二极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103545381A (zh) | 2014-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103545381B (zh) | 一种水平结构沟槽肖特基半导体装置及其制备方法 | |
| CN103137710B (zh) | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 | |
| CN103199119B (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| CN103137688B (zh) | 一种沟槽mos结构半导体装置及其制造方法 | |
| CN103378171B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103247694A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN103515450B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制造方法 | |
| CN103378178B (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
| CN103390653B (zh) | 一种沟槽结构肖特基器件及其制备方法 | |
| CN103515449B (zh) | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 | |
| CN103383969B (zh) | 一种肖特基器件及其制备方法 | |
| CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
| CN103390651B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103426937B (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
| CN103137711A (zh) | 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法 | |
| CN103681778B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制备方法 | |
| CN103489895B (zh) | 一种沟槽超结半导体装置 | |
| CN103199102A (zh) | 一种具有超结结构的肖特基半导体装置及其制备方法 | |
| CN103367462A (zh) | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 | |
| CN103378172B (zh) | 一种肖特基半导体装置及其制备方法 | |
| CN103208533B (zh) | 一种肖特基超结半导体装置及其制备方法 | |
| CN103594493A (zh) | 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 | |
| CN103367438B (zh) | 一种金属半导体电荷补偿的半导体装置及其制备方法 | |
| CN103378176B (zh) | 一种具有电荷补偿肖特基半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210428 Address after: Room 301, 3rd floor, building 16, Guangxi Huike Technology Co., Ltd., No. 336, East extension of Beihai Avenue, Beihai Industrial Park, 536000, Guangxi Zhuang Autonomous Region Patentee after: Beihai Huike Semiconductor Technology Co.,Ltd. Address before: 113200 Fushun City, Liaoning Province Xinbin Manchu Autonomous County Federation of disabled persons Patentee before: Zhu Jiang |
|
| TR01 | Transfer of patent right |