CN103426937B - 一种沟槽终端结构肖特基器件及其制备方法 - Google Patents
一种沟槽终端结构肖特基器件及其制备方法 Download PDFInfo
- Publication number
- CN103426937B CN103426937B CN201210168976.0A CN201210168976A CN103426937B CN 103426937 B CN103426937 B CN 103426937B CN 201210168976 A CN201210168976 A CN 201210168976A CN 103426937 B CN103426937 B CN 103426937B
- Authority
- CN
- China
- Prior art keywords
- conduction type
- layer
- metal
- schottky
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽终端结构肖特基器件，本发明的半导体器件具有沟槽结构的终端，将浮空导电层加入到器件的沟槽终端结构中，从而改变器件的边缘电势分布，同时简化了器件的制造流程，使用两次光刻工艺，可以实现器件的生产制造。
Description
技术领域
本发明涉及到一种沟槽终端结构肖特基器件，本发明还涉及一种沟槽终端结构肖特基器件的制备方法。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点。
肖特基二极管可以通过多种不同的布局技术制造，最常用的为平面布局，传统的平面肖特基二极管具有较为复杂的制造工艺，需要三次光刻腐蚀工艺完成器件的生产制造。
发明内容
本发明针对上述问题提出，提供一种沟槽终端结构肖特基器件及其制备方法。
一种沟槽终端结构肖特基器件，其特征在于：包括：衬底层，为半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；沟槽，位于器件边缘漂移层中，沟槽内壁表面有绝缘材料，临靠沟槽内壁区域设置有第二传导类型半导体材料；导电层，为金属或多晶半导体材料，位于器件的边缘，覆盖于器件边缘的第二传导类型半导体材料表面和临靠器件边缘的沟槽侧壁，并且此导电层不与器件上表面的电极金属相连；肖特基势垒结，位于漂移层表面。
一种沟槽终端结构肖特基器件的制备方法，其特征在于：包括如下步骤：在衬底层上通过外延生产形成第一传导类型的半导体材料层；在表面形成第一钝化层，在待形成沟槽区域表面去除第一钝化层；进行刻蚀半导体材料，形成沟槽；进行杂质掺杂；在沟槽内壁形成第二钝化层，腐蚀去除器件表面第一钝化层；在器件表面淀积金属，进行烧结形成肖特基势垒结；上表面淀积导电层，进行光刻腐蚀去除部分导电层。
本发明的半导体器件具有沟槽结构的终端，将浮空导电层加入到器件的沟槽终端结构中，从而改变器件的边缘电势分布，同时简化了器件的制造流程，使用两次光刻工艺，可以实现器件的生产制造。
附图说明
图1为本发明的一种沟槽终端结构肖特基器件剖面示意图；
图2为本发明的第二种沟槽终端结构肖特基器件剖面示意图。
其中，
1、衬底层；
2、二氧化硅；
3、第一导电半导体材料；
4、第二导电半导体材料；
5、肖特基势垒结；
6、导电层；
10、上表面金属层；
11、下表面金属层。
具体实施方式
实施例1
图1为本发明的一种沟槽终端结构肖特基器件剖面图，下面结合图1详细说明本发明的半导体装置。
一种沟槽终端结构肖特基器件，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第二导电半导体材料4，位于沟槽侧壁和底部，为P传导类型的半导体硅材料；肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于沟槽内壁；器件边缘的沟槽宽度为12um，沟槽深度为3um；器件上表面附有上表面金属层10，为器件引出另一电极；导电层6，为金属材料，与上表面金属层10材料相同，位于器件边缘。
其制作工艺包括如下步骤：
第一步，在衬底层1表面外延形成第一导电半导体材料层3；
第二步，表面淀积氮化硅，进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅；
第三步，干法刻蚀，去除部分裸露半导体硅材料形成沟槽；
第四步，进行硼扩散，形成第二导电半导体材料4，同时在沟槽内壁形成二氧化硅2；
第五步，腐蚀去除氮化硅；
第六步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5；
第七步，在表面淀积金属形成上表面金属层，进行光刻腐蚀工艺腐蚀去除表面部分金属，形成导电层6和上表面金属层10，进行背面金属化工艺，在背面形成下表面金属层11，器件结构如图1所示。
实施例2
图2为本发明的一种沟槽终端结构肖特基器件剖面图，下面结合图2详细说明本发明的半导体装置。
一种沟槽终端结构肖特基器件，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第二导电半导体材料4，位于沟槽侧壁和底部，为P传导类型的半导体硅材料；肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于沟槽内壁；器件边缘的沟槽宽度为12um，沟槽深度为2um；器件上表面附有上表面金属层10，为器件引出另一电极；导电层6，为金属材料，与上表面金属层10材料相同，位于器件边缘。
其制作工艺包括如下步骤：
第一步，在衬底层1表面外延形成第一导电半导体材料层3；
第二步，表面淀积氮化硅，进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅；
第三步，进行硼扩散，形成第二导电半导体材料4；
第四步，干法刻蚀，去除部分裸露半导体硅材料形成沟槽；
第五步，热氧化在沟槽内壁形成二氧化硅2，腐蚀去除氮化硅；
第六步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5；
第七步，在表面淀积金属形成上表面金属层，进行光刻腐蚀工艺腐蚀去除表面部分金属，形成导电层6和上表面金属层10，进行背面金属化工艺，在背面形成下表面金属层11，器件结构如图2所示。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (2)
1.一种沟槽终端结构肖特基器件，其特征在于：包括：
衬底层，为半导体材料；
漂移层，为第一传导类型的半导体材料，位于衬底层之上；
沟槽，位于器件边缘漂移层中，沟槽内壁表面有绝缘材料，临靠沟槽内壁区域设置有第二传导类型半导体材料，临靠沟槽底部为轻掺杂第二传导类型半导体材料，临靠沟槽侧壁为轻掺杂第二传导类型半导体材料，第二传导类型半导体材料表面为欧姆接触；
肖特基势垒结，位于漂移层表面，肖特基势垒结边缘临靠第二传导类型半导体材料，被沟槽包围；
上表面电极金属，为金属，位于肖特基势垒结和临靠肖特基势垒结第二传导类型半导体材料表面经沟槽侧壁在沟槽底部横向延伸；
导电层，为金属，位于器件的边缘，覆盖于器件边缘的第二传导类型半导体材料表面经沟槽侧壁在沟槽底部横向延伸，并且此导电层不与器件上表面的电极金属相连。
2.一种如权利要求1所述的沟槽终端结构肖特基器件的制备方法，其特征在于：包括如下步骤：
1)在衬底层上通过外延生长形成第一传导类型的半导体材料层；
2)在表面形成第一钝化层，在待形成沟槽区域表面去除第一钝化层；
3)进行第二传导类型杂质扩散掺杂，形成第二导电半导体材料；
4)进行刻蚀第二传导类型半导体材料，形成沟槽；
5)在沟槽内壁形成第二钝化层，腐蚀去除器件表面第一钝化层；
6)在器件表面淀积金属，进行烧结形成肖特基势垒结；
7)上表面淀积金属，进行光刻腐蚀去除部分金属，形成导电层和上表面电极金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210168976.0A CN103426937B (zh) | 2012-05-19 | 2012-05-19 | 一种沟槽终端结构肖特基器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210168976.0A CN103426937B (zh) | 2012-05-19 | 2012-05-19 | 一种沟槽终端结构肖特基器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103426937A CN103426937A (zh) | 2013-12-04 |
| CN103426937B true CN103426937B (zh) | 2017-04-26 |
Family
ID=49651423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210168976.0A Active CN103426937B (zh) | 2012-05-19 | 2012-05-19 | 一种沟槽终端结构肖特基器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103426937B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103531617B (zh) * | 2012-07-02 | 2017-09-08 | 朱江 | 一种具有沟槽终端结构肖特基器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1661808A (zh) * | 2004-02-24 | 2005-08-31 | 三洋电机株式会社 | 半导体装置 |
| CN202058741U (zh) * | 2011-03-14 | 2011-11-30 | 璟茂科技股份有限公司 | 低正向导通压降的肖特基二极管 |
| CN102456748A (zh) * | 2010-10-22 | 2012-05-16 | 上海芯石微电子有限公司 | 一种肖特基二极管及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3287269B2 (ja) * | 1997-06-02 | 2002-06-04 | 富士電機株式会社 | ダイオードとその製造方法 |
| US20100258899A1 (en) * | 2009-04-08 | 2010-10-14 | Chih-Tsung Huang | Schottky diode device with an extended guard ring and fabrication method thereof |
-
2012
- 2012-05-19 CN CN201210168976.0A patent/CN103426937B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1661808A (zh) * | 2004-02-24 | 2005-08-31 | 三洋电机株式会社 | 半导体装置 |
| CN102456748A (zh) * | 2010-10-22 | 2012-05-16 | 上海芯石微电子有限公司 | 一种肖特基二极管及其制造方法 |
| CN202058741U (zh) * | 2011-03-14 | 2011-11-30 | 璟茂科技股份有限公司 | 低正向导通压降的肖特基二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103426937A (zh) | 2013-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103199119B (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| CN103137688B (zh) | 一种沟槽mos结构半导体装置及其制造方法 | |
| CN103545381B (zh) | 一种水平结构沟槽肖特基半导体装置及其制备方法 | |
| CN103378171B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103531617B (zh) | 一种具有沟槽终端结构肖特基器件及其制备方法 | |
| CN103390654B (zh) | 一种多沟槽终端肖特基器件及其制备方法 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN103426937B (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
| CN103390653B (zh) | 一种沟槽结构肖特基器件及其制备方法 | |
| CN103383969B (zh) | 一种肖特基器件及其制备方法 | |
| CN103515450B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制造方法 | |
| CN103378178B (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
| CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
| CN103515449B (zh) | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 | |
| CN103378172B (zh) | 一种肖特基半导体装置及其制备方法 | |
| CN103579371A (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
| CN103390651B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103681778B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制备方法 | |
| CN103489895B (zh) | 一种沟槽超结半导体装置 | |
| CN103390652B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制备方法 | |
| CN102709331B (zh) | 一种沟槽mos结构半导体装置及其制备方法 | |
| CN103378174B (zh) | 一种具有电荷补偿肖特基半导体装置及其制备方法 | |
| CN103378176B (zh) | 一种具有电荷补偿肖特基半导体装置及其制造方法 | |
| CN103367438B (zh) | 一种金属半导体电荷补偿的半导体装置及其制备方法 | |
| CN102832242B (zh) | 一种沟槽mos结构半导体装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210425 Address after: Room 301, 3rd floor, building 16, Guangxi Huike Technology Co., Ltd., No. 336, East extension of Beihai Avenue, Beihai Industrial Park, 536000, Guangxi Zhuang Autonomous Region Patentee after: Beihai Huike Semiconductor Technology Co.,Ltd. Address before: 113200 Liaoning Province Xinbin Manchu Autonomous County Federation of disabled persons Patentee before: Zhu Jiang |