CN102456748A - 一种肖特基二极管及其制造方法 - Google Patents

一种肖特基二极管及其制造方法 Download PDF

Info

Publication number
CN102456748A
CN102456748A CN2010105174529A CN201010517452A CN102456748A CN 102456748 A CN102456748 A CN 102456748A CN 2010105174529 A CN2010105174529 A CN 2010105174529A CN 201010517452 A CN201010517452 A CN 201010517452A CN 102456748 A CN102456748 A CN 102456748A
Authority
CN
China
Prior art keywords
layer
resilient coating
semiconductor device
drift layer
substrate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105174529A
Other languages
English (en)
Inventor
杨忠武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI CORE STONE MICRO-ELECTRONIC Co Ltd
Original Assignee
SHANGHAI CORE STONE MICRO-ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI CORE STONE MICRO-ELECTRONIC Co Ltd filed Critical SHANGHAI CORE STONE MICRO-ELECTRONIC Co Ltd
Priority to CN2010105174529A priority Critical patent/CN102456748A/zh
Publication of CN102456748A publication Critical patent/CN102456748A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种新型的肖特基二极管器件，器件包括：衬底层、逐级掺杂缓冲层、漂移层和肖特基势垒层。本发明还提供一种肖特基二极管的制造方法。本发明的半导体器件，具有低的正向压降，对器件的电参数特性进行进一步优化。

Description

一种肖特基二极管及其制造方法
技术领域
本发明主要涉及到一种半导体器件，尤其涉及一种肖特基二极管及其制造方法。
背景技术
肖特基二极管，是一种金属和半导体接触形成的器件，具有较低的正向压降和极高的开关速度，但是反向漏电流较大和反向电压不高的不利特性影响器件一定范围内的应用。
肖特基二极管，正向压降与反向阻断压降需要进行折中的选取，因为降低正向压降的同时必然引起反向阻断压降的降低，提高反向阻断压降的同时也必然引起正向压降的增加。也就是说，在接通状态性能与关闭状态性能上，不能做到全面兼顾。
发明内容
本发明提供一种具有低正向压降且工艺简单的肖特基二极管器件。
一种具有低正向压降的肖特基二极管，其特征在于：包括：
(a)衬底层，为N传导类型硅半导体材料，用于降低半导体装置的导通电阻；
(b)缓冲层，为N传导类型硅半导体材料，位于衬底层之上，此层半导体材料的杂质浓度随着远离衬底层而逐渐降低，此层的厚度大于或等于1.8um，缓冲层用于降低半导体器件的导通电阻和控制半导体器件反向电压的大小；
(c)漂移层，为N传导类型硅半导体材料，位于缓冲层之上，此层半导体材料的杂质浓度小于或等于缓冲层中半导体材料的最低杂质浓度，漂移层用于控制半导体器件反向电压的大小；
(d)肖特基势垒层，位于漂移层之上，用于形成肖特基势垒结特性；
(e)缓冲层和漂移层维护肖特基二极管的反向阻断偏压都有贡献。
2、如权利要求1所述的半导体器件，其特征在于：位于肖特基势垒层边缘设有保护环，保护环为P传导类型硅半导体材料，保护环位于漂移层中。
3、如权利要求1所述的半导体器件，其特征在于：所述的半导体器件边缘表面设有起保护作用的钝化层。
4、如权利要求1所述的半导体器件，其特征在于：所述的肖特基势垒层是由金属淀积或溅射的方法在漂移层表面形成的薄膜金属与漂移层顶部的N型半导体材料合金烧结形成的。
5、如权利要求4所述的半导体器件，其特征在于：所述的薄膜金属包括由两种不同元素金属构成的合金金属。
6、如权利要求1所述的半导体器件，其特征在于：所述的漂移层的扩散杂质与衬底层的扩散杂质不相同、所述的缓冲层的扩散杂质与衬底层的扩散杂质不相同。
7、如权利要求1所述的半导体器件，其特征在于：所述的衬底层的杂质掺杂浓度大于或等于1×1018/cm3。
8、如权利要求1所述的半导体器件，其特征在于：所述的缓冲层的杂质掺杂浓度为大于或等于1×1014/cm3。
9、如权利要求1所述的半导体器件，其特征在于：所述的漂移层的杂质掺杂浓度为1×1014-1×1018/cm3之间。
10、如权利要求1所述的半导体器件，其特征在于：所述的缓冲层和漂移层厚度比大于等于0.2和小于等于1。
11、如权利要求1所述的半导体器件，其特征在于：所述的缓冲层杂质浓度分布为从衬底层杂质的浓度连续降低到漂移层杂质的浓度。
12、一种肖特基二极管的制造方法，其特征在于：其缓冲层和漂移层的制造方法包括如下步骤：
1)在衬底层上通过外延生产方式形成缓冲层，在外延生长过程中调节掺入磷杂质的浓度，从而引入杂质浓度随着远离衬底层而逐渐降低的外延层。
2)在缓冲层上通过外延生产方式形成漂移层。
13、如权利要求12所述的半导体器件制造方法，其特征在于：所述的缓冲层中杂质掺杂浓度随远离衬底层的距离而线性连续逐渐降低。
本发明的肖特基二极管器件，与传统结肖特基二极管相比，在具有相近反向击穿电压条件下，具有低的正向压降，对器件的电参数特性进行进一步优化。
附图说明
图1为本发明一种实施方式的剖面示意图；
图2为本发明肖特基二极管单元胞的剖面示意图；
图3为传统肖特基二极管单元胞的剖面示意图；
图4为本发明肖特基二极管单元胞和传统肖特基二极管单元胞在正向偏压时的电压与电流密度曲线；
图5为本发明肖特基二极管单元胞和传统肖特基二极管单元胞在反向偏压时的电压与电流密度曲线。
1、衬底层；
2、缓冲层；
3、漂移层；
4、终端氧化层；
5、保护环上氧化层；
6、保护环；
7、肖特基势垒层；
8、欧姆接触区；
9、阳极金属层；
10、阴极金属层；
31、传统肖特基二极管单元胞衬底层；
32、传统肖特基二极管单元胞漂移层；
33、传统肖特基二极管单元胞肖特基势垒层；
34、传统肖特基二极管单元胞阳极金属层；
35、传统肖特基二极管单元胞阴极金属层；
41、本发明肖特基二极管单元胞正向偏压时电压与电流密度曲线；
42、传统肖特基二极管单元胞正向偏压时电压与电流密度曲线；
51、本发明肖特基二极管单元胞反向偏压时电压与电流密度曲线；
52、传统肖特基二极管单元胞反向偏压时电压与电流密度曲线；
具体实施方式
图1示出了本发明一种实施方式的剖面示意图，下面结合图1详细说明本发明的半导体器件。
一种肖特基二极管包括：衬底层1，为N传导类型硅半导体材料，在衬底层下表面通过阴极金属层10引出器件的阴极；缓冲层2，位于衬底层1之上，为N传导类型硅半导体材料，此层半导体材料的杂质浓度随着远离衬底层而逐渐降低；漂移层3，位于缓冲层2之上，为N传导类型硅半导体材料；保护环6，位于肖特基势垒层7边缘，保护环6为P传导类型硅半导体材料，保护环6位于漂移层3中，保护环6宽度为10～60um；漂移层3顶部N型半导体材料与镍铂金属合金低温合金形成肖特基势垒层 7，肖特基势垒层7，位于漂移层3之上，用于形成肖特基势垒结特性；保护环6与镍铂金属合金低温合金形成欧姆接触区8；在肖特基势垒层7和欧姆接触区8上覆盖一层导电金属Al为阳极金属层9，引出器件的阳极；保护环上氧化层5，位于保护环6的表面，是半导体材料氧化物；终端氧化层4，位于半导体器件边缘的表面，是半导体材料氧化物。
在衬底层1上，通过在外延生长过程中调节掺入磷杂质的浓度，一次外延生长形成缓冲层2和漂移层3，衬底层1中掺入磷原子的浓度设定为3×1019原子/CM3，缓冲层2中磷杂质浓度设定为随着远离衬底层1从1×1016原子/CM3到2×1015原子/CM3而线性变化，漂移层3中磷杂质浓度设定为2×1015原子/CM3，缓冲层2厚度设定为4um，漂移层3厚度设定为8um；再经氧化光刻腐蚀工艺后，通过向漂移层3特定位置半导体材料中注入硼离子再进行1000度高温退火，在漂移层3中形成P传导类型硅半导体材料保护环6，与此同时也引入了终端氧化层4和保护环上氧化层5。
然后在此基础上，经二次光刻腐蚀工艺后在器件表面刻蚀出用于形成肖特基势垒层7的硅表面，通过金属蒸发工艺在器件表面上淀积一层势垒金属镍铂合金，通过低温合金工艺在漂移层3裸露硅表面形成肖特基势垒层7，同时保护环6上的P传导类型硅半导体材料与势垒金属镍铂合金低温合金形成欧姆接触区8。
最后通后金属蒸发工艺，在器件正背面淀积2um金属Al，形成阳极金属层9和阴极金属层10，从而引出器件的阴极和阳极。
如上所述，当器件加正向偏压时，缓冲层2具有高的杂质浓度，降低了的器件的导通电阻从而减少器件的正向压降；当器件加反偏电压时，在不考虑器件边缘影响情况下，只要缓冲层2形成时选取杂质浓度合理，不会引起器件的反向特性的明显改变，传统肖特基二极管加反向偏压时形成的外延层中的电场强度分布，随着远离肖特基势垒层而逐渐降低，在本发明肖特基二极管的缓冲层2承担反向阻断电压时，与传统肖特基二极管相比会减缓或改变电场强度的下降，同时不改变整个器件耗尽层中电场强度最大地方仍然为肖特基势垒层7附近情况，因此只要缓冲层2形成时选取杂质浓度合理，不会引起器件的反向阻断电压的明显降低和反偏时漏电流的明显变化。
结合上述实施例，使用ISE-TCAD器件仿真软件验证本发明肖特基二极管与传统的肖特基二极管相比具有低的正向压降。图2所示为本发明肖特基二极管单元胞的剖面示意图，图3所示为传统肖特基二极管单元胞的剖面示意图，下面结合图2和图3详细说明。
图2所示为本发明肖特基二极管单元胞的剖面示意图，其中：衬底层1，为N传导类型硅半导体材料，在衬底层1下表面通过阴极金属层10引出器件的阴极，衬底层1中磷的掺杂浓度为3E19原子/CM3，厚度设定为20um；缓冲层2，位于衬底层1之上，为N传导类型硅半导体材料，缓冲层2中磷杂质浓度设定为随着远离衬底层1从1×1016原子/CM3到2×1015原子/CM3而线性变化，厚度为4um；漂移层3，位于缓冲层2之上，为N传导类型硅半导体材料，漂移层3中磷杂质掺杂浓度为2E15原子/CM3， 厚度为8um；肖特基势垒层7，位于漂移层3之上，肖特基势垒层7的势垒金属功函数设定为4.9ev；在肖特基势垒层7上覆盖一层导电金属Al为阳极金属层9，引出器件的阳极；整个元胞的宽度设定为10um，元胞的深度软件默认为1um。
图3为传统肖特基二极管单元胞的剖面示意图，其中：传统肖特基二极管单元胞衬底层31，为N传导类型硅半导体材料，在传统肖特基二极管单元胞衬底层31下表面通过传统肖特基二极管单元胞阴极金属层35引出器件的阴极，传统肖特基二极管单元胞衬底层31中磷的掺杂浓度为3E19原子/CM3，厚度设定为20um；传统肖特基二极管单元胞漂移层32，位于传统肖特基二极管单元胞衬底层31之上，为N传导类型的硅半导体材料，传统肖特基二极管单元胞漂移层32中磷的掺杂浓度为2E15原子/CM3，厚度为12um；传统肖特基二极管单元胞肖特基势垒层33，位于传统肖特基二极管单元胞漂移层32之上，传统肖特基二极管单元胞肖特基势垒层33的势垒金属功函数设定为4.9ev；在传统肖特基二极管单元胞肖特基势垒层33上覆盖一层导电金属Al为传统肖特基二极管单元胞阳极金属层34，引出器件的阳极；整个元胞的宽度设定为10um，元胞的深度软件默认为1um。
使用ISE-TCAD器件仿真软件对图2和图3中两个元胞进行正反向I-V特性曲线仿真，其中图4示出了本发明肖特基二极管单元胞和传统肖特基二极管单元胞在正向偏压时的电压与电流密度曲线；其中图5示出了本发明肖特基二极管单元胞和传统肖特基二极管单元胞在反向偏压时的 电压与电流密度曲线。在本发明肖特基二极管单元胞反向偏压时电压与电流密度曲线51和传统肖特基二极管单元胞反向偏压时电压与电流密度曲线52相近条件下，通过本发明肖特基二极管单元胞正向偏压时电压与电流密度曲线41和传统肖特基二极管单元胞正向偏压时电压与电流密度曲线42对比，充分验证了本发明肖特基二极管与传统的肖特基二极管相比具有低的正向压降。
通过上述实施例阐述了本发明，同时也可以采用其它实施例实现本发明。本发明不局限于上述具体实施例，因此本发明由所附权利要求范围限定。

Claims (13)

1.一种肖特基二极管，其特征在于：包括：
(a)衬底层，为N传导类型硅半导体材料；
(b)缓冲层，为N传导类型硅半导体材料，位于衬底层之上，此层半导体材料杂质浓度随着远离衬底层而逐渐降低，此层的厚度大于或等于1.8um；
(c)漂移层，为N传导类型硅半导体材料，位于缓冲层之上，此层半导体材料的杂质浓度小于或等于缓冲层半导体材料的最低杂质浓度；
(d)肖特基势垒层，位于漂移层之上，用于形成肖特基势垒结特性；
(e)缓冲层和漂移层维护肖特基二极管的反向阻断偏压都有贡献。
2.如权利要求1所述的半导体器件，其特征在于：位于肖特基势垒层边缘设有保护环，保护环为P传导类型硅半导体，保护环位于漂移层中。
3.如权利要求1所述的半导体器件，其特征在于：所述的半导体器件边缘表面设有起保护作用的钝化层。
4.如权利要求1所述的半导体器件，其特征在于：所述的肖特基势垒层是由金属淀积或溅射的方法在漂移层表面形成的薄膜金属与漂移层顶部的N型半导体材料合金烧结形成的。
5.如权利要求4所述的半导体器件，其特征在于：所述的薄膜金属包括由两种不同元素金属构成的合金金属。
6.如权利要求1所述的半导体器件，其特征在于：所述的漂移层的扩散杂质与衬底层的扩散杂质不相同、所述的缓冲层的扩散杂质与衬底层的扩散杂质不相同。
7.如权利要求1所述的半导体器件，其特征在于：所述的衬底层的杂质掺杂浓度大于或等于1×1018/cm3。
8.如权利要求1所述的半导体器件，其特征在于：所述的缓冲层的杂质掺杂浓度为大于或等于1×1014/cm3。
9.如权利要求1所述的半导体器件，其特征在于：所述的漂移层的杂质掺杂浓度为1×1014-1×1018/cm3之间。
10.如权利要求1所述的半导体器件，其特征在于：所述的缓冲层和漂移层厚度此大于等于0.2和小于等于1。
11.如权利要求1所述的半导体器件，其特征在于：所述的缓冲层杂质浓度分布为从衬底层杂质的浓度连续降低到漂移层杂质的浓度。
12.一种肖特基二极管的制造方法，其特征在于：其缓冲层和漂移层的制造方法包括如下步骤：
1)在衬底层上通过外延生产方式形成缓冲层，在外延生长过程中调节掺入磷杂质的浓度，从而引入杂质浓度随着远离衬底层而逐渐降低的外延层；
2)在缓冲层上通过外延生产形成漂移层。
13.如权利要求12所述的半导体器件制造方法，其特征在于：所述的缓冲层中杂质掺杂浓度随远离衬底层的距离而线性连续逐渐降低。
CN2010105174529A 2010-10-22 2010-10-22 一种肖特基二极管及其制造方法 Pending CN102456748A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105174529A CN102456748A (zh) 2010-10-22 2010-10-22 一种肖特基二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105174529A CN102456748A (zh) 2010-10-22 2010-10-22 一种肖特基二极管及其制造方法

Publications (1)

Publication Number Publication Date
CN102456748A true CN102456748A (zh) 2012-05-16

Family

ID=46039694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105174529A Pending CN102456748A (zh) 2010-10-22 2010-10-22 一种肖特基二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN102456748A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208534A (zh) * 2013-04-03 2013-07-17 上海安微电子有限公司 一种制程简化的肖特基器件及制造方法
CN103426937A (zh) * 2012-05-19 2013-12-04 朱江 一种沟槽终端结构肖特基器件及其制备方法
CN103943495A (zh) * 2014-03-24 2014-07-23 吉林麦吉柯半导体有限公司 金属与n型硅肖特基接触势垒高度的调节方法
CN107210321A (zh) * 2015-01-27 2017-09-26 三菱电机株式会社 半导体装置
CN110600535A (zh) * 2019-09-11 2019-12-20 四川洪芯微科技有限公司 一种肖特基二极管芯片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1146076A (zh) * 1995-07-21 1997-03-26 德国Itt工业股份有限公司 半导体器件
JP2002280573A (ja) * 2001-03-21 2002-09-27 Fuji Electric Co Ltd 炭化珪素半導体素子およびその製造方法
CN101015059A (zh) * 2004-07-15 2007-08-08 飞兆半导体公司 减小电容和开关损失的肖特基二极管结构及其制造方法
CN101621080A (zh) * 2008-10-14 2010-01-06 常州星海电子有限公司 一种高抗静电肖特基二极管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1146076A (zh) * 1995-07-21 1997-03-26 德国Itt工业股份有限公司 半导体器件
JP2002280573A (ja) * 2001-03-21 2002-09-27 Fuji Electric Co Ltd 炭化珪素半導体素子およびその製造方法
CN101015059A (zh) * 2004-07-15 2007-08-08 飞兆半导体公司 减小电容和开关损失的肖特基二极管结构及其制造方法
CN101621080A (zh) * 2008-10-14 2010-01-06 常州星海电子有限公司 一种高抗静电肖特基二极管

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426937A (zh) * 2012-05-19 2013-12-04 朱江 一种沟槽终端结构肖特基器件及其制备方法
CN103426937B (zh) * 2012-05-19 2017-04-26 朱江 一种沟槽终端结构肖特基器件及其制备方法
CN103208534A (zh) * 2013-04-03 2013-07-17 上海安微电子有限公司 一种制程简化的肖特基器件及制造方法
CN103943495A (zh) * 2014-03-24 2014-07-23 吉林麦吉柯半导体有限公司 金属与n型硅肖特基接触势垒高度的调节方法
CN107210321A (zh) * 2015-01-27 2017-09-26 三菱电机株式会社 半导体装置
CN107210321B (zh) * 2015-01-27 2020-09-29 三菱电机株式会社 半导体装置
CN110600535A (zh) * 2019-09-11 2019-12-20 四川洪芯微科技有限公司 一种肖特基二极管芯片及其制备方法

Similar Documents

Publication Publication Date Title
CN101740641B (zh) 一种半导体器件
US7781786B2 (en) Semiconductor device having a heterojunction diode and manufacturing method thereof
CN102354704B (zh) 具有高反向阻断性能肖特基二极管制造方法
US9496344B2 (en) Semiconductor device including well regions with different impurity densities
US8367507B1 (en) Manufacturing method of semiconductor device
CN110352498A (zh) 沟槽mos型肖特基二极管
CN102723363B (zh) 一种vdmos器件及其制作方法
CN105810754B (zh) 一种具有积累层的金属氧化物半导体二极管
CN103346169A (zh) SiC结势垒肖特基二极管及其制造方法
CN102456748A (zh) 一种肖特基二极管及其制造方法
US8835935B2 (en) Trench MOS transistor having a trench doped region formed deeper than the trench gate
CN102376777A (zh) 具有低正向压降的结势垒型肖特基
RU2390880C1 (ru) ИНТЕГРИРОВАННЫЙ ШОТТКИ-pn ДИОД НА ОСНОВЕ КАРБИДА КРЕМНИЯ
US11380757B2 (en) Metal terminal edge for semiconductor structure and method of forming the same
CN202307905U (zh) 具有高反向阻断性能肖特基二极管
CN102456570A (zh) 一种肖特基二极管的制造方法
CN116207164A (zh) 一种多级沟槽自保护肖特基二极管器件及制作方法
JP5872327B2 (ja) 半導体整流素子
CN210467847U (zh) 一种降低正向压降的肖特基二极管
CN101707214B (zh) 一种半导体装置
CN112289848A (zh) 一种低功耗高性能超级结jbs二极管及其制造方法
CN111584618A (zh) 具有阶梯环结构的肖特基两级管及其制造方法
Wen et al. Vertical Vertical β-Ga₂O₃ Power Diodes: From Interface Engineering to Edge Termination
CN114203797B (zh) 基于异质结的超结氧化镓晶体管及其制作方法与应用
CN102129988A (zh) 一种低电容肖特基二极管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120516