CN103515449B - 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 - Google Patents
一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 Download PDFInfo
- Publication number
- CN103515449B CN103515449B CN201210225199.9A CN201210225199A CN103515449B CN 103515449 B CN103515449 B CN 103515449B CN 201210225199 A CN201210225199 A CN 201210225199A CN 103515449 B CN103515449 B CN 103515449B
- Authority
- CN
- China
- Prior art keywords
- semiconductor material
- conductive semiconductor
- layer
- groove
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000000463 material Substances 0.000 claims abstract description 67
- 239000002184 metal Substances 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 15
- 239000011810 insulating material Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 claims description 4
- 238000005260 corrosion Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000005245 sintering Methods 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000002210 silicon-based material Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 125000004437 phosphorous atom Chemical group 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有电荷补偿沟槽肖特基半导体装置，其中第一导电半导体材料与第二导电半导体材料可以形成电荷补偿结构，同时器件表面沟槽存在可以降低第一导电半导体材料表面肖特基结的电场强度，从而提高器件的反向击穿电压；本发明还提供了一种具有电荷补偿沟槽肖特基半导体装置的制备方法。
Description
技术领域
本发明涉及到一种具有电荷补偿沟槽肖特基半导体装置，本发明还涉及一种局电荷补偿沟槽肖特基半导体装置的制备方法。本发明的半导体装置是制造功率整流器件的基本结构。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点。
肖特基二极管可以通过多种不同的布局技术制造，最常用的为平面布局，传统的平面肖特基二极管在漂移区具有突变的电场分布曲线，影响了器件的反向击穿特性，同时传统的平面肖特基二极管具有较高的导通电阻。
发明内容
本发明针对上述问题提出，提供一种具有电荷补偿沟槽肖特基半导体装置及其制造方法。
一种具有电荷补偿沟槽肖特基半导体装置，其特征在于：包括：衬底层，为半导体材料构成；漂移层，为第一导电半导体材料，位于衬底层之上；多个沟槽，位于漂移层中，沟槽内填充第二导电半导体材料，沟槽内填充第二导电半导体材料表面低于漂移层表面，沟槽侧壁具有绝缘材料层将第一导电半导体材料与第二导电半导体材料进行隔离；肖特基势垒结，位于半导体材料表面。
一种具有电荷补偿沟槽肖特基半导体装置的制备方法，其特征在于：包括如下步骤：在衬底层表面形成第一导电半导体材料层，然后表面形成一种绝缘材料层；进行光刻腐蚀工艺去除表面部分绝缘材料层，然后刻蚀去除部分裸露半导体材料形成沟槽；在沟槽内形成绝缘材料层，反刻蚀，然后在沟槽内形成第二导电半导体材料，进行反刻蚀；在半导体材料表面去除部分绝缘材料层；淀积势垒金属，进行烧结形成肖特基势垒结。
当本发明的半导体装置接一定的反向偏压时，第一导电半导体材料与第二导电半导体材料可以形成电荷补偿，同时因器件表面沟槽存在，可以降低第一导电半导体材料表面肖特基势垒结的电场强度，因此提高了器件的反向击穿电压。
同时也可以提高漂移区的杂质掺杂浓度，降低器件的正向导通电阻，改善器件的正向导通特性。
附图说明
图1为本发明的一种具有电荷补偿沟槽肖特基半导体装置剖面示意图；
图2为本发明的一种具有电荷补偿沟槽肖特基半导体装置剖面示意图；
图3为本发明的一种具有电荷补偿沟槽肖特基半导体装置剖面示意图；
图4为本发明的一种具有电荷补偿沟槽肖特基半导体装置剖面示意图；
图5为本发明的一种具有电荷补偿沟槽肖特基半导体装置剖面示意图；
图6为本发明的第二种具有电荷补偿沟槽肖特基半导体装置剖面示意图。
其中，
1、衬底层；
2、二氧化硅；
3、第一导电半导体材料；
4、第二导电半导体材料；
5、第一类型肖特基势垒结；
6、第二类型肖特基势垒结；
7、欧姆接触区；
10、上表面金属层；
11、下表面金属层。
具体实施方式
实施例1
图1为本发明的一种具有电荷补偿沟槽肖特基半导体装置剖面图，下面结合图1详细说明本发明的半导体装置。
一种具有电荷补偿沟槽肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第二导电半导体材料4，位于第一导电半导体材料3中，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E16/CM3；第一类型肖特基势垒结5，位于第一导电半导体材料3的表面，为N型半导体硅材料与势垒金属形成的硅化物；第二类型肖特基势垒结6，位于第二导电半导体材料4的表面，为P型半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于沟槽内侧壁；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在衬底层1表面外延形成第一导电半导体材料3，然后淀积氮化硅层；
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅层，然后刻蚀去除部分裸露半导体硅材料形成沟槽；
第三步，在沟槽内形成热氧化形成二氧化硅2，进行反刻蚀，然后在沟槽内形成第二导电半导体材料4，进行第二导电半导体材料4反刻蚀；
第四步，腐蚀去除氮化硅层；
第五步，在半导体材料表面淀积势垒金属，进行烧结形成第一类型肖特基势垒结5和第二类型肖特基势垒结6，然后在表面淀积金属形成上表面金属层10；
第六步，进行背面金属化工艺，在背面形成下表面金属层11，如图1所示。
图2为本发明的一种具有电荷补偿沟槽肖特基半导体装置剖面图，是在图1基础上，将第二导电半导体材料4表面引入高浓度杂质掺杂的欧姆接触区7。
图3为本发明的一种具有电荷补偿沟槽肖特基半导体装置剖面图，是在图1基础上，将第一导电半导体材料3侧壁表面引入第一类型肖特基势垒结5。
图4为本发明的一种具有电荷补偿沟槽肖特基半导体装置剖面图，是在图3基础上，将第一导电半导体材料3上表面引入绝缘层二氧化硅2。
图5为本发明的一种具有电荷补偿沟槽肖特基半导体装置剖面图，是在图4基础上，将第二导电半导体材料4表面引入高浓度杂质掺杂的欧姆接触区7。
实施例2
图6为本发明的一种具有电荷补偿沟槽肖特基半导体装置剖面图，下面结合图6详细说明本发明的半导体装置。
一种具有电荷补偿沟槽肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第二导电半导体材料4，位于衬底层1之上，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E16/CM3；第一导电半导体材料3，位于第二导电半导体材料4之中，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第一类型肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；欧姆接触区7，位于第二导电半导体材料4的表面；二氧化硅2，位于沟槽内侧壁；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在衬底层1表面外延形成第二导电半导体材料4，然后淀积氮化硅层；
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅层，进行第二导电杂质掺杂扩散，腐蚀氧化层，然后刻蚀去除部分裸露半导体硅材料形成沟槽；
第三步，在沟槽内形成热氧化形成二氧化硅2，进行反刻蚀，然后在沟槽内形成第一导电半导体材料3，进行第一导电半导体材料3反刻蚀；
第四步，腐蚀去除氮化硅层；
第五步，在半导体材料表面淀积势垒金属，进行烧结形成第一类型肖特基势垒结5和欧姆接触区7，然后在表面淀积金属形成上表面金属层10；
第六步，进行背面金属化工艺，在背面形成下表面金属层11，如图6所示。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (5)
1.一种具有电荷补偿沟槽肖特基半导体装置，其特征在于：包括：
衬底层，为半导体材料构成；
漂移层，为第一导电半导体材料，位于衬底层之上；多个
沟槽，位于漂移层中，沟槽内填充第二导电半导体材料，沟槽内填充第二导电半导体材料表面低于漂移层表面，沟槽侧壁具有绝缘材料层将第一导电半导体材料与第二导电半导体材料进行隔离，第一导电半导体材料上表面设置绝缘材料层；
第二类型肖特基势垒结或欧姆接触区，位于第二导电半导体材料上表面；
第一类型肖特基势垒结，位于第一导电半导体材料上部侧壁表面；
上下表面金属层，位于半导体装置上下表面，其中上表面金属层填充沟槽内上部和覆盖第一导电半导体材料上表面绝缘材料层，连接第一类型肖特基势垒结和第二导电半导体材料上表面。
2.如权利要求1所述的半导体装置，其特征在于：所述的衬底层为高浓度杂质掺杂的半导体材料层和低浓度杂质掺杂的半导体材料层的叠加层。
3.如权利要求1所述的半导体装置，其特征在于：所述的沟槽延伸到衬底层中。
4.如权利要求1所述的半导体装置，其特征在于：所述的沟槽内填充第二导电半导体材料的长度占据沟槽长度的一半以上。
5.如权利要求1所述的一种具有电荷补偿沟槽肖特基半导体装置的制备方法，其特征在于：包括如下步骤：
1)在衬底层表面形成第一导电半导体材料层，然后在第一导电半导体材料层表面形成一种绝缘材料层；
2)进行光刻腐蚀工艺去除表面部分绝缘材料层，然后刻蚀去除部分裸露半导体材料形成沟槽；
3)在沟槽内形成绝缘材料层，反刻蚀去除沟槽底部绝缘材料层，然后在沟槽内形成第二导电半导体材料，进行反刻蚀，实现沟槽内第二导电半导体材料表面低于第一导电半导体材料层表面；
4)去除在第一导电半导体材料上部侧壁表面绝缘材料层，保留在第一导电半导体材料上表面绝缘材料层；
5)淀积势垒金属，进行烧结形成第一导电半导体材料上部侧壁表面第一类型肖特基势垒结和第二导电半导体材料上表面第二类型肖特基势垒结或欧姆接触区；
6)在上表面和沟槽内上部淀积金属形成上表面金属层，进行背面金属化工艺，在背面形成下表面金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210225199.9A CN103515449B (zh) | 2012-06-14 | 2012-06-14 | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210225199.9A CN103515449B (zh) | 2012-06-14 | 2012-06-14 | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103515449A CN103515449A (zh) | 2014-01-15 |
| CN103515449B true CN103515449B (zh) | 2017-08-08 |
Family
ID=49897862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210225199.9A Active CN103515449B (zh) | 2012-06-14 | 2012-06-14 | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103515449B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298968A (zh) * | 2015-06-10 | 2017-01-04 | 北大方正集团有限公司 | 混合二极管及其制作方法 |
| CN114220871A (zh) * | 2021-12-17 | 2022-03-22 | 山东大学 | 一种具有沟槽隔离层的垂直型ⅲ族氮化物功率半导体器件结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313482B1 (en) * | 1999-05-17 | 2001-11-06 | North Carolina State University | Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein |
| CN1661807A (zh) * | 2004-02-24 | 2005-08-31 | 三洋电机株式会社 | 半导体装置 |
| CN101803032A (zh) * | 2007-09-21 | 2010-08-11 | 罗伯特·博世有限公司 | 半导体装置及其制造方法 |
| CN102222701A (zh) * | 2011-06-23 | 2011-10-19 | 哈尔滨工程大学 | 一种沟槽结构肖特基器件 |
-
2012
- 2012-06-14 CN CN201210225199.9A patent/CN103515449B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313482B1 (en) * | 1999-05-17 | 2001-11-06 | North Carolina State University | Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein |
| CN1661807A (zh) * | 2004-02-24 | 2005-08-31 | 三洋电机株式会社 | 半导体装置 |
| CN101803032A (zh) * | 2007-09-21 | 2010-08-11 | 罗伯特·博世有限公司 | 半导体装置及其制造方法 |
| CN102222701A (zh) * | 2011-06-23 | 2011-10-19 | 哈尔滨工程大学 | 一种沟槽结构肖特基器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103515449A (zh) | 2014-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103137710B (zh) | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 | |
| CN103199119B (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| CN103378171B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103545381B (zh) | 一种水平结构沟槽肖特基半导体装置及其制备方法 | |
| CN103515450B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制造方法 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN103515449B (zh) | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 | |
| CN103247694A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103367462A (zh) | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 | |
| CN103378178B (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
| CN103390651B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103378170A (zh) | 一种具有超级结肖特基半导体装置及其制备方法 | |
| CN103378172B (zh) | 一种肖特基半导体装置及其制备方法 | |
| CN103137711A (zh) | 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法 | |
| CN103383968A (zh) | 一种界面电荷补偿肖特基半导体装置及其制备方法 | |
| CN103489895B (zh) | 一种沟槽超结半导体装置 | |
| CN103199102A (zh) | 一种具有超结结构的肖特基半导体装置及其制备方法 | |
| CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
| CN103390635B (zh) | 一种具有无源金属pn结半导体装置及其制备方法 | |
| CN103390652B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制备方法 | |
| CN103378176B (zh) | 一种具有电荷补偿肖特基半导体装置及其制造方法 | |
| CN103426937B (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
| CN103378131A (zh) | 一种电荷补偿肖特基半导体装置及其制造方法 | |
| CN103367438B (zh) | 一种金属半导体电荷补偿的半导体装置及其制备方法 | |
| CN103390650B (zh) | 一种具有无源金属肖特基半导体装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210425 Address after: Room 301, 3rd floor, building 16, Guangxi Huike Technology Co., Ltd., No. 336, East extension of Beihai Avenue, Beihai Industrial Park, 536000, Guangxi Zhuang Autonomous Region Patentee after: Beihai Huike Semiconductor Technology Co.,Ltd. Address before: 113200 Liaoning Province Xinbin Manchu Autonomous County Federation of disabled persons Patentee before: Zhu Jiang |