CN103137710B - 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 - Google Patents
一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 Download PDFInfo
- Publication number
- CN103137710B CN103137710B CN201110376201.8A CN201110376201A CN103137710B CN 103137710 B CN103137710 B CN 103137710B CN 201110376201 A CN201110376201 A CN 201110376201A CN 103137710 B CN103137710 B CN 103137710B
- Authority
- CN
- China
- Prior art keywords
- groove
- conducting
- semiconductor
- semiconductor device
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 239000012212 insulator Substances 0.000 title claims abstract description 17
- 238000000926 separation method Methods 0.000 title claims abstract description 17
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000001459 lithography Methods 0.000 claims abstract description 9
- 238000009413 insulation Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 230000003628 erosive effect Effects 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000005260 corrosion Methods 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000000903 blocking effect Effects 0.000 abstract description 3
- 238000009826 distribution Methods 0.000 abstract 1
- 230000005684 electric field Effects 0.000 abstract 1
- 239000002210 silicon-based material Substances 0.000 description 16
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有多种绝缘层隔离的沟槽肖特基半导体装置，通过多种绝缘层结构改变漂移区的电场强度分布，提高了器件的反向电压阻断特性；本发明还提供一种制备方法，可以实现两次光刻工艺实现器件的生产制造。
Description
技术领域
本发明涉及到一种具有多种绝缘层隔离的沟槽肖特基半导体装置，本发明还涉及一种具有多种绝缘层隔离的沟槽肖特基半导体装置的制备方法。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到沟槽结构的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点。
肖特基二极管可以通过多种不同的布局技术制造，最常用的平面布局。BJBaliga的第5612567号专利中示出了典型的沟槽型布局。传统的沟槽型肖特基二极管的制造工艺需要较多次的掩膜版和制造步骤，同时传统的沟槽型肖特基二极管具有较高的导通电阻和反向漏电流特性。
发明内容
本发明针对上述问题提出，提供一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法。
一种具有多种绝缘层隔离的沟槽肖特基半导体装置，其特征在于：包括：多个沟槽位于第一导电半导体材料表面；沟槽内壁的表面设置有半导体氧化物材料；沟槽内壁底部的半导体氧化物材料表面设置有绝缘材料；沟槽之间第一导电半导体材料上部为肖特基势垒结；沟槽内填充有第二导电半导体材料；半导体装置表面和背部区域覆盖有金属层。
所述的一种具有多种绝缘层隔离的沟槽肖特基半导体装置的制备方法，其特征在于：包括如下步骤：
1)在第一导电半导体材料衬底上的第一导电半导体材料漂移层的表面形成一种绝缘介质材料；
2)进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质材料，然后刻蚀去除部分裸露半导体材料形成沟槽；
3)在沟槽内壁形成一种半导体氧化物材料；
4)在沟槽内淀积绝缘材料，然后进行绝缘材料反刻蚀；
5)在沟槽内淀积第二半导体材料，然后进行第二半导体材料反刻蚀；
6)腐蚀去除表面绝缘介质；
7)在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结；
8)在表面形成金属，进行光刻腐蚀工艺，去除表面部分金属；
9)进行背面金属化工艺，在背面形成金属。
本发明的一种具有多种绝缘层隔离的沟槽肖特基半导体装置与传统沟槽结构肖特基半导体装置相比，沟槽底部由两种绝缘材料填充，沟槽底部绝缘材料明显厚于沟槽侧壁的绝缘材料，可以改善传统的沟槽结构肖特基器件在反响偏压时沟槽底部区域不同电势的等势线过于集中现象，提高了器件的反向电压阻断特性，或者可以认为提高了漂移区的杂质的掺杂浓度，极大的降低器件的正向导通电阻，改善器件的正向导通特性。
本发明的一种具有多种绝缘层隔离的沟槽肖特基半导体装置的制备方法，可以使用两次光刻工艺实现器件元胞的生产制造。
附图说明
图1为本发明的一种具有多种绝缘层隔离的沟槽肖特基半导体装置的一种剖面示意图。
图2为本发明一种实施方式工艺第一步的剖面示意图。
图3为本发明一种实施方式工艺第二步的剖面示意图。
图4为本发明一种实施方式工艺第三步的剖面示意图。
图5为本发明一种实施方式工艺第四步的剖面示意图。
图6为本发明一种实施方式工艺第五步的剖面示意图。
图7为本发明一种实施方式工艺第六步的剖面示意图。
其中，
1、衬底层；
2、N型半导体硅材料；
3、P型半导体多晶硅材料；
4、热氧化氧化层；
5、氮化硅层；
6、肖特基势垒结；
10、上表面金属层；
11、下表面金属层。
具体实施方式
实施例1
图1为本发明的一种具有多种绝缘层隔离的沟槽肖特基半导体装置，下面结合图1详细说明本发明的半导体装置。
一种具有多种绝缘层隔离的沟槽肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；N型半导体硅材料2，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；P型半导体多晶硅材料3，位于衬底层1上部，为P传导类型的半导体多晶硅材料，硼原子的掺杂浓度为1E16/CM3；热氧化氧化层4，位于N型半导体硅材料2与P型半导体硅材料3之间，为半导体硅材料氧化物；氮化硅层，位于沟槽底部，在热氧化氧化层4之上；肖特基势垒结6，位于N型半导体硅材料2上表面，为半导体硅材料与势垒金属形成的硅化物；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在具有N型衬底层1的N型半导体硅材料2的表面，进行热氧化工艺，形成热氧化氧化层4，如图2所示；
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分热氧化氧化层4，然后刻蚀去除部分裸露半导体硅材料形成沟槽，如图3所示；
第三步，在沟槽内壁进行热氧化工艺，形成热氧化氧化层4，如图4所示；
第四步，在沟槽内淀积氮化硅层5，然后进行氮化硅层5反刻蚀，如图5所示；
第五步，在沟槽内淀积P型半导体硅材料3，然后进行P型半导体硅材料3反刻蚀，如图6所示；
第六步，腐蚀去除表面热氧化氧化层4；
第七步，在半导体材料表面淀积势垒金属镍，进行烧结形成肖特基势垒结，腐蚀去除多余的金属镍，如图7所示；
第八步，在表面淀积上表面金属层10，进行光刻腐蚀工艺，去除表面部分金属；
第九步，进行背面金属化工艺，在背面淀积下表面金属层11，如图1所示。
本发明的一种具有多种绝缘层隔离的沟槽肖特基半导体装置与传统沟槽结构肖特基半导体装置相比，沟槽底部由两种绝缘材料热氧化氧化层4和氮化硅层5填充，沟槽底部多种绝绝缘材料明显厚于沟槽侧壁的热氧化氧化层4，可以改善传统的沟槽结构肖特基器件在反向偏压时沟槽底部区域不同电势的等势线过于集中现象，提高了器件的反向电压阻断特性，或者可以认为提高了漂移区的杂质的掺杂浓度，降低器件的正向导通电阻，改善器件的正向导通特性。
本发明的一种具有多种绝缘层隔离的沟槽肖特基半导体装置的制备方法，可以使用两次光刻工艺实现器件元胞的生产制造。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (5)
1.一种具有多种绝缘层隔离的沟槽肖特基半导体装置，其特征在于：包括：
多个沟槽位于第一导电半导体材料表面；
沟槽内壁的表面设置有半导体氧化物材料；
沟槽内壁底部的半导体氧化物材料表面设置有绝缘材料氮化硅；
沟槽之间第一导电半导体材料上部为肖特基势垒结；
沟槽内填充有第二导电半导体材料；
半导体装置表面和背部区域覆盖有金属层。
2.如权利要求1所述的半导体装置，其特征在于：所述的沟槽内填充的第二单导电导体材料为具有一定杂质浓度掺杂多晶半导体材料。
3.如权利要求1所述的一种具有多种绝缘层隔离的沟槽肖特基半导体装置的制备方法，其特征在于：包括如下步骤：
1)在第一导电半导体材料衬底上的第一导电半导体材料漂移层的表面形成一种绝缘介质材料；
2)进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质材料，然后刻蚀去除部分裸露半导体材料形成沟槽；
3)在沟槽内壁形成一种半导体氧化物材料；
4)在沟槽内淀积绝缘材料氮化硅，然后进行绝缘材料氮化硅反刻蚀；
5)在沟槽内淀积第二半导体材料，然后进行第二半导体材料反刻蚀；
6)腐蚀去除表面绝缘介质；
7)在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结；
8)在表面形成金属，进行光刻腐蚀工艺，去除表面部分金属；
9)进行背面金属化工艺，在背面形成金属。
4.如权利要求3所述的制备方法，其特征在于：所述的绝缘材料反刻蚀为干法刻蚀。
5.如权利要求3所述的制备方法，其特征在于：所述的第二半导体材料反刻蚀为干法刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110376201.8A CN103137710B (zh) | 2011-11-21 | 2011-11-21 | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110376201.8A CN103137710B (zh) | 2011-11-21 | 2011-11-21 | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103137710A CN103137710A (zh) | 2013-06-05 |
| CN103137710B true CN103137710B (zh) | 2016-08-03 |
Family
ID=48497286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110376201.8A Active CN103137710B (zh) | 2011-11-21 | 2011-11-21 | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103137710B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103474347B (zh) * | 2013-08-28 | 2016-07-13 | 中航（重庆）微电子有限公司 | 一种双栅沟槽型肖特基器件结构及制造方法 |
| CN107293601B (zh) * | 2016-04-12 | 2021-10-22 | 朱江 | 一种肖特基半导体装置及其制备方法 |
| JP6845397B2 (ja) * | 2016-04-28 | 2021-03-17 | 株式会社タムラ製作所 | トレンチｍｏｓ型ショットキーダイオード |
| CN108063166A (zh) * | 2016-11-09 | 2018-05-22 | 朱江 | 一种沟槽结构肖特基半导体装置及其制备方法 |
| CN108074986A (zh) * | 2016-11-13 | 2018-05-25 | 朱江 | 一种电荷补偿肖特基半导体装置 |
| CN109599443A (zh) * | 2017-09-30 | 2019-04-09 | 华润微电子（重庆）有限公司 | 一种肖特基器件的制备方法及结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6590240B1 (en) * | 1999-07-28 | 2003-07-08 | Stmicroelectronics S.A. | Method of manufacturing unipolar components |
| CN101114670A (zh) * | 2006-07-28 | 2008-01-30 | 松下电器产业株式会社 | 肖特基势垒半导体器件 |
| CN101803032A (zh) * | 2007-09-21 | 2010-08-11 | 罗伯特·博世有限公司 | 半导体装置及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4768259B2 (ja) * | 2004-12-21 | 2011-09-07 | 株式会社東芝 | 電力用半導体装置 |
-
2011
- 2011-11-21 CN CN201110376201.8A patent/CN103137710B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6590240B1 (en) * | 1999-07-28 | 2003-07-08 | Stmicroelectronics S.A. | Method of manufacturing unipolar components |
| CN101114670A (zh) * | 2006-07-28 | 2008-01-30 | 松下电器产业株式会社 | 肖特基势垒半导体器件 |
| CN101803032A (zh) * | 2007-09-21 | 2010-08-11 | 罗伯特·博世有限公司 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103137710A (zh) | 2013-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103137710B (zh) | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 | |
| CN103137688B (zh) | 一种沟槽mos结构半导体装置及其制造方法 | |
| CN103199119B (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| CN103378171B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN103247694A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103515450B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制造方法 | |
| CN103545381A (zh) | 一种水平结构沟槽肖特基半导体装置及其制备方法 | |
| CN103378178B (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
| CN103137711A (zh) | 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法 | |
| CN103367462A (zh) | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 | |
| CN103199102A (zh) | 一种具有超结结构的肖特基半导体装置及其制备方法 | |
| CN103515449B (zh) | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 | |
| CN103579371A (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
| CN103489895B (zh) | 一种沟槽超结半导体装置 | |
| CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
| CN103383968A (zh) | 一种界面电荷补偿肖特基半导体装置及其制备方法 | |
| CN103378170A (zh) | 一种具有超级结肖特基半导体装置及其制备方法 | |
| CN103208533B (zh) | 一种肖特基超结半导体装置及其制备方法 | |
| CN103681778B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制备方法 | |
| CN103390651A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103378131A (zh) | 一种电荷补偿肖特基半导体装置及其制造方法 | |
| CN103378176B (zh) | 一种具有电荷补偿肖特基半导体装置及其制造方法 | |
| CN103367438B (zh) | 一种金属半导体电荷补偿的半导体装置及其制备方法 | |
| CN103594493A (zh) | 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170425 Address after: 310027 Hangzhou, Zhejiang Province, Xihu District, Zhejiang Road, No. 38, No. Patentee after: Sheng Kuang Address before: 113200 Liaoning Province Xinbin Manchu Autonomous County Federation of disabled persons Co-patentee before: Sheng Kuang Patentee before: Zhu Jiang |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20220105 Address after: 310000 Yuhang Tang Road, Xihu District, Hangzhou, Zhejiang 866 Patentee after: ZHEJIANG University Address before: 310027 No. 38, Zhejiang Road, Hangzhou, Zhejiang, Xihu District Patentee before: Sheng Kuang |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230309 Address after: 312000 No. 518, Linjiang Road, Gaobu street, Yuecheng District, Shaoxing City, Zhejiang Province Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd. Address before: 310000 Yuhang Tang Road, Xihu District, Hangzhou, Zhejiang 866 Patentee before: ZHEJIANG University |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231213 Address after: Room 203-18, Building 1, No. 1433 Renmin East Road, Gaobu Street, Yuecheng District, Shaoxing City, Zhejiang Province, 312035 Patentee after: Xinlian Power Technology (Shaoxing) Co.,Ltd. Address before: 312000, No. 518 Linjiang Road, Gaobu Street, Yuecheng District, Shaoxing City, Zhejiang Province Patentee before: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd. |
|
| TR01 | Transfer of patent right |