CN103390651A - 一种沟槽肖特基半导体装置及其制备方法 - Google Patents

一种沟槽肖特基半导体装置及其制备方法 Download PDF

Info

Publication number
CN103390651A
CN103390651A CN2012101526443A CN201210152644A CN103390651A CN 103390651 A CN103390651 A CN 103390651A CN 2012101526443 A CN2012101526443 A CN 2012101526443A CN 201210152644 A CN201210152644 A CN 201210152644A CN 103390651 A CN103390651 A CN 103390651A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor material
groove
conductive semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101526443A
Other languages
English (en)
Other versions
CN103390651B (zh
Inventor
朱江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihai Huike Semiconductor Technology Co Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201210152644.3A priority Critical patent/CN103390651B/zh
Publication of CN103390651A publication Critical patent/CN103390651A/zh
Application granted granted Critical
Publication of CN103390651B publication Critical patent/CN103390651B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种沟槽肖特基半导体装置，其中具有电荷补偿结构，当半导体装置接一定的反向偏压时，第一导电半导体材料与第二导电半导体材料可以形成电荷补偿，提高器件的正向导通或反向阻断特性；本发明还提供了一种沟槽肖特基半导体装置的制备方法。

Description

一种沟槽肖特基半导体装置及其制备方法
技术领域
本发明涉及到一种沟槽肖特基半导体装置，本发明还涉及一种沟槽肖特基半导体装置的制备方法。本发明的半导体装置是制造功率整流器件的基本结构。 
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点。 
肖特基二极管可以通过多种不同的布局技术制造，最常用的为平面布局，传统的平面肖特基二极管在漂移区具有突变的电场分布曲线，影响了器件的反向击穿特性，同时传统的平面肖特基二极管具有较高的导通电阻。 
发明内容
本发明针对上述问题提出，提供一种沟槽肖特基半导体装置及其制备方法。 
一种沟槽肖特基半导体装置，其特征在于：包括：衬底层，为半导体材料构成；漂移层，为第一导电半导体材料构成，位于衬底层之上；多个沟槽结构，沟槽位于漂移层中，沟槽内填充有绝缘材料，漂移层中临靠沟槽内壁区域设置有第二导电半导体材料；绝缘层，为绝缘材料构成，位于第二导电半导体材料表面；肖特基势垒结，位于第一导电半导体材料上表面。 
一种肖特基半导体装置的制备方法，其特征在于：包括如下步骤：在 衬底层表面形成第一导电半导体材料层，然后表面形成氮化硅层；进行光刻腐蚀工艺去除表面部分绝缘介质，然后刻蚀去除部分裸露半导体材料形成沟槽；在沟槽内形成第二导电半导体材料和绝缘介质，进行第二导电半导体材料和绝缘介质反刻蚀；进行热氧化工艺，腐蚀氮化硅；淀积势垒金属，进行烧结形成肖特基势垒结。 
当半导体装置接一定的反向偏压时，第一导电半导体材料与第二导电半导体材料可以形成电荷补偿，提高器件的反向击穿电压。 
因此可以提高漂移区的杂质掺杂浓度，从而可以降低器件的正向导通电阻，改善器件的正向导通特性。 
附图说明
图1为本发明的一种沟槽肖特基半导体装置剖面示意图； 
图2为本发明的一种沟槽肖特基半导体装置剖面示意图； 
图3为本发明的一种沟槽肖特基半导体装置剖面示意图。 
其中， 
1、衬底层； 
2、二氧化硅； 
3、第一导电半导体材料； 
4、第二导电半导体材料； 
5、肖特基势垒结； 
10、上表面金属层； 
11、下表面金属层。 
具体实施方式
实施例1 
图1为本发明的一种沟槽肖特基半导体装置剖面图，下面结合图1详细说明本发明的半导体装置。 
一种沟槽肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表 面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第二导电半导体材料4，位于衬底层1之上，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E16/CM3；肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于第二导电半导体材料表面；器件上表面附有上表面金属层10，为器件引出另一电极。 
其制作工艺包括如下步骤： 
第一步，在衬底层1表面形成第一导电半导体材料层，淀积形成氮化硅层； 
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅，然后刻蚀去除部分裸露半导体硅材料形成沟槽； 
第三步，在沟槽内淀积形成第二导电半导体材料4和二氧化硅2，然后反刻蚀第二导电半导体材料4和二氧化硅2； 
第四步，表面热氧化，形成二氧化硅2，腐蚀去除氮化硅层； 
第五步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5，然后在表面淀积金属形成上表面金属层10； 
第六步，进行背面金属化工艺，在背面形成下表面金属层11，如图1所示。 
实施例2 
图2为本发明的一种沟槽肖特基半导体装置剖面图，下面结合图2详细说明本发明的半导体装置。 
一种沟槽肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第二导电半导体材料4，位于衬底层1之上，为P传导类型的半导体硅材料，硼原子 的掺杂浓度为1E16/CM3；肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于第二导电半导体材料表面；器件上表面附有上表面金属层10，为器件引出另一电极。 
其制作工艺包括如下步骤： 
第一步，在衬底层1表面形成第一导电半导体材料层，淀积形成氮化硅层； 
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅，然后刻蚀去除部分裸露半导体硅材料形成沟槽； 
第三步，在沟槽内淀积形成第二导电半导体材料4和二氧化硅2，然后反刻蚀二氧化硅2形成沟槽，反刻蚀第二导电半导体材料4； 
第四步，表面热氧化，形成二氧化硅2，腐蚀去除氮化硅层； 
第五步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5，然后在表面淀积金属形成上表面金属层10； 
第六步，进行背面金属化工艺，在背面形成下表面金属层11，如图2所示。 
实施例3 
图3为本发明的一种沟槽肖特基半导体装置剖面图，下面结合图3详细说明本发明的半导体装置。 
一种沟槽肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第二导电半导体材料4，位于衬底层1之上，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E16/CM3；肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于第二导电半导体材料表面；器件上表面附有上表面金属层10，为器件引出另一电极。 
其制作工艺包括如下步骤： 
第一步，在衬底层1表面形成第一导电半导体材料层，淀积形成氮化硅层； 
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅，然后刻蚀去除部分裸露半导体硅材料形成沟槽； 
第三步，在沟槽内淀积形成第二导电半导体材料4，干法反刻蚀第二导电半导体材料4； 
第四步，在沟槽内淀积形成二氧化硅2，然后反刻蚀二氧化硅2，腐蚀去除氮化硅层； 
第五步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5，然后在表面淀积金属形成上表面金属层10； 
第六步，进行背面金属化工艺，在背面形成下表面金属层11，如图3所示。 
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。 

Claims (10)

1.一种沟槽肖特基半导体装置，其特征在于：包括：
衬底层，为半导体材料构成；
漂移层，为第一导电半导体材料构成，位于衬底层之上；多个
沟槽结构，沟槽位于漂移层中，沟槽内填充有绝缘材料，漂移层中临靠沟槽内壁区域设置有第二导电半导体材料；
绝缘层，为绝缘材料构成，位于第二导电半导体材料表面；
肖特基势垒结，位于第一导电半导体材料上表面。
2.如权利要求1所述的半导体装置，其特征在于：所述的衬底层为高浓度杂质掺杂的半导体材料。
3.如权利要求1所述的半导体装置，其特征在于：所述的衬底层可以为高浓度杂质掺杂的半导体材料层和低浓度杂质掺杂的半导体材料层的叠加层。
4.如权利要求1所述的半导体装置，其特征在于：所述的沟槽内填充的绝缘材料可以完全填充沟槽。
5.如权利要求1所述的半导体装置，其特征在于：所述的沟槽内填充的绝缘材料可以填充部分沟槽。
6.如权利要求1所述的半导体装置，其特征在于：所述的肖特基势垒结为势垒金属与第一导电半导体材料形成的势垒结。
7.如权利要求1所述的半导体装置，其特征在于：所述的第二导电半导体材料不与半导体装置上表面电极直接相连。
8.如权利要求1所述的半导体装置，其特征在于：所述的绝缘层完全覆盖第二导电半导体材料表面。
9.如权利要求1所述的半导体装置，其特征在于：所述的绝缘材料可以部分覆盖第一导电半导体材料上表面。
10.如权利要求1所述的一种沟槽肖特基半导体装置的制备方法，其特征在于：包括如下步骤：
1)在衬底层表面形成第一导电半导体材料层，然后在表面形成氮化硅层；
2)进行光刻腐蚀工艺去除表面部分绝缘介质，然后刻蚀去除部分裸露半导体材料形成沟槽；
3)在沟槽内形成第二导电半导体材料和绝缘介质，进行第二导电半导体材料和绝缘介质反刻蚀；
4)进行热氧化工艺，腐蚀氮化硅；
5)淀积势垒金属，进行烧结形成肖特基势垒结。
CN201210152644.3A 2012-05-07 2012-05-07 一种沟槽肖特基半导体装置及其制备方法 Active CN103390651B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210152644.3A CN103390651B (zh) 2012-05-07 2012-05-07 一种沟槽肖特基半导体装置及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210152644.3A CN103390651B (zh) 2012-05-07 2012-05-07 一种沟槽肖特基半导体装置及其制备方法

Publications (2)

Publication Number Publication Date
CN103390651A true CN103390651A (zh) 2013-11-13
CN103390651B CN103390651B (zh) 2017-04-26

Family

ID=49534870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210152644.3A Active CN103390651B (zh) 2012-05-07 2012-05-07 一种沟槽肖特基半导体装置及其制备方法

Country Status (1)

Country Link
CN (1) CN103390651B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795452A (zh) * 2014-01-16 2015-07-22 上海韦尔半导体股份有限公司 肖特基整流器及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191225A (ja) * 2003-12-25 2005-07-14 Sanyo Electric Co Ltd 半導体装置
CN101510557A (zh) * 2008-01-11 2009-08-19 艾斯莫斯技术有限公司 具有电介质终止的超结半导体器件及制造该器件的方法
CN103413836A (zh) * 2013-05-27 2013-11-27 上海恺创电子有限公司 沟槽栅肖特基势垒二极管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191225A (ja) * 2003-12-25 2005-07-14 Sanyo Electric Co Ltd 半導体装置
CN101510557A (zh) * 2008-01-11 2009-08-19 艾斯莫斯技术有限公司 具有电介质终止的超结半导体器件及制造该器件的方法
CN103413836A (zh) * 2013-05-27 2013-11-27 上海恺创电子有限公司 沟槽栅肖特基势垒二极管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795452A (zh) * 2014-01-16 2015-07-22 上海韦尔半导体股份有限公司 肖特基整流器及其制作方法
CN104795452B (zh) * 2014-01-16 2018-04-27 上海韦尔半导体股份有限公司 肖特基整流器及其制作方法

Also Published As

Publication number Publication date
CN103390651B (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
CN103137710B (zh) 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法
CN103199119B (zh) 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
CN103378171B (zh) 一种沟槽肖特基半导体装置及其制备方法
CN103247694A (zh) 一种沟槽肖特基半导体装置及其制备方法
CN103545381A (zh) 一种水平结构沟槽肖特基半导体装置及其制备方法
CN103367396B (zh) 一种超级结肖特基半导体装置及其制备方法
CN103515450B (zh) 一种沟槽电荷补偿肖特基半导体装置及其制造方法
CN103390651A (zh) 一种沟槽肖特基半导体装置及其制备方法
CN103378178A (zh) 一种具有沟槽结构肖特基半导体装置及其制备方法
CN103383968A (zh) 一种界面电荷补偿肖特基半导体装置及其制备方法
CN103378170A (zh) 一种具有超级结肖特基半导体装置及其制备方法
CN103367462A (zh) 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法
CN103579371A (zh) 一种沟槽终端结构肖特基器件及其制备方法
CN103199102A (zh) 一种具有超结结构的肖特基半导体装置及其制备方法
CN103515449B (zh) 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法
CN103378131A (zh) 一种电荷补偿肖特基半导体装置及其制造方法
CN103378177B (zh) 一种具有沟槽肖特基半导体装置及其制备方法
CN103137711A (zh) 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法
CN103378172A (zh) 一种肖特基半导体装置及其制备方法
CN103594493A (zh) 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法
CN103390652A (zh) 一种沟槽电荷补偿肖特基半导体装置及其制备方法
CN103378175A (zh) 一种电荷补偿肖特基半导体装置及其制备方法
CN103681778B (zh) 一种沟槽电荷补偿肖特基半导体装置及其制备方法
CN103378176B (zh) 一种具有电荷补偿肖特基半导体装置及其制造方法
CN103208533B (zh) 一种肖特基超结半导体装置及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210425

Address after: Room 301, 3rd floor, building 16, Guangxi Huike Technology Co., Ltd., No. 336, East extension of Beihai Avenue, Beihai Industrial Park, 536000, Guangxi Zhuang Autonomous Region

Patentee after: Beihai Huike Semiconductor Technology Co.,Ltd.

Address before: 113200 Liaoning Province Xinbin Manchu Autonomous County Federation of disabled persons

Patentee before: Zhu Jiang