CN103378172A - 一种肖特基半导体装置及其制备方法 - Google Patents

一种肖特基半导体装置及其制备方法 Download PDF

Info

Publication number
CN103378172A
CN103378172A CN2012101419530A CN201210141953A CN103378172A CN 103378172 A CN103378172 A CN 103378172A CN 2012101419530 A CN2012101419530 A CN 2012101419530A CN 201210141953 A CN201210141953 A CN 201210141953A CN 103378172 A CN103378172 A CN 103378172A
Authority
CN
China
Prior art keywords
semiconductor material
semiconductor device
conductive semiconductor
layer
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101419530A
Other languages
English (en)
Other versions
CN103378172B (zh
Inventor
朱江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihai Huike Semiconductor Technology Co Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201210141953.0A priority Critical patent/CN103378172B/zh
Publication of CN103378172A publication Critical patent/CN103378172A/zh
Application granted granted Critical
Publication of CN103378172B publication Critical patent/CN103378172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种肖特基半导体装置，其中具有电荷补偿结构，当半导体装置接一定的反向偏压时，第一导电半导体材料与第二导电半导体材料可以形成电荷补偿，提高器件的正向导通或反向阻断特性；本发明还提供了一种肖特基半导体装置的制备方法。

Description

一种肖特基半导体装置及其制备方法
技术领域
本发明涉及到一种肖特基半导体装置，本发明还涉及一种肖特基半导体装置的制备方法。本发明的半导体装置是制造功率整流器件的基本结构。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点。
肖特基二极管可以通过多种不同的布局技术制造，最常用的为平面布局，传统的平面肖特基二极管在漂移区具有突变的电场分布曲线，影响了器件的反向击穿特性，同时传统的平面肖特基二极管具有较高的导通电阻。
发明内容
本发明针对上述问题提出，提供一种肖特基半导体装置及其制备方法。
一种肖特基半导体装置，其特征在于：包括：衬底层，为半导体材料构成；电荷补偿结构，位于衬底层之上，为第一导电半导体材料和第二导电半导体材料交替排列构成；绝缘材料，位于第二导电半导体材料上表面；肖特基势垒结，位于第一导电半导体材料上表面。
所述的一种肖特基半导体装置的制备方法，其特征在于：包括如下步骤：在衬底层表面形成第一导电半导体材料层，然后表面形成一种绝缘介质；进行光刻腐蚀工艺去除表面部分绝缘介质，然后刻蚀去除部分裸露半导体材料形成沟槽；在沟槽内形成第二导电半导体材料，进行表面平整化；在半导体材料表面形成一种绝缘介质，进行光刻腐蚀工艺去表面除部分绝缘介质；淀积势垒金属，进行烧结形成肖特基势垒结。
当半导体装置接一定的反向偏压时，第一导电半导体材料与第二导电半导体材料可以形成电荷补偿，提高器件的反向击穿电压。
因此可以提高漂移区的杂质掺杂浓度，从而可以降低器件的正向导通电阻，改善器件的正向导通特性。
附图说明
图1为本发明的一种肖特基半导体装置剖面示意图。
其中，
1、衬底层；
2、二氧化硅
3、第一导电半导体材料；
4、第二导电半导体材料；
5、肖特基势垒结；
8、电荷补偿结构；
10、上表面金属层；
11、下表面金属层。
具体实施方式
实施例1
图1为本发明的一种肖特基半导体装置剖面图，下面结合图1详细说明本发明的半导体装置。
一种肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第二导电半导体材料4，位于衬底层1之上，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E16/CM3；肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于第二导电半导体材料上表面；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在衬底层1表面形成第一导电半导体材料层，然后表面热氧化，形成二氧化硅2；
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅2，然后刻蚀去除部分裸露半导体硅材料形成沟槽；
第三步，在沟槽内形成第二导电半导体材料4，然后进行表面平整化工艺；
第四步，表面热氧化，形成二氧化硅2，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅2；
第五步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5，然后在表面淀积金属形成上表面金属层10；
第六步，进行背面金属化工艺，在背面形成下表面金属层11，如图1所示。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。

Claims (9)

1.一种肖特基半导体装置，其特征在于：包括：
衬底层，为半导体材料构成；
电荷补偿结构，位于衬底层之上，为第一导电半导体材料和第二导电半导体材料交替排列构成；
绝缘材料，位于第二导电半导体材料上表面；
肖特基势垒结，位于第一导电半导体材料上表面。
2.如权利要求1所述的半导体装置，其特征在于：所述的衬底层为高浓度杂质掺杂的半导体材料。
3.如权利要求1所述的半导体装置，其特征在于：所述的衬底层可以为高浓度杂质掺杂的半导体材料层和低浓度杂质掺杂的半导体材料层的叠加层。
4.如权利要求1所述的半导体装置，其特征在于：所述的电荷补偿结构可以为半超结结构，即在传统超结结构中的漂移层底部增加一个第一导电半导体材料层或第二导电半导体材料层。
5.如权利要求1所述的半导体装置，其特征在于：所述的肖特基势垒结为势垒金属与第一导电半导体材料形成的结。
6.如权利要求1所述的半导体装置，其特征在于：所述的半导体装置接一定的反向偏压时，第一导电半导体材料与第二导电半导体材料可以形成电荷补偿。
7.如权利要求1所述的半导体装置，其特征在于：所述的绝缘材料完全覆盖第二导电半导体材料上表面。
8.如权利要求1所述的半导体装置，其特征在于：所述的绝缘材料可以部分覆盖第一导电半导体材料上表面。
9.如权利要求1所述的一种肖特基半导体装置的制备方法，其特征在于：包括如下步骤：
1)在衬底层表面形成第一导电半导体材料层，然后表面形成一种绝缘介质；
2)进行光刻腐蚀工艺去除表面部分绝缘介质，然后刻蚀去除部分裸露半导体材料形成沟槽；
3)在沟槽内形成第二导电半导体材料，进行表面平整化；
4)在半导体材料表面形成一种绝缘介质，进行光刻腐蚀工艺去表面除部分绝缘介质；
5)淀积势垒金属，进行烧结形成肖特基势垒结。
CN201210141953.0A 2012-04-28 2012-04-28 一种肖特基半导体装置及其制备方法 Active CN103378172B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210141953.0A CN103378172B (zh) 2012-04-28 2012-04-28 一种肖特基半导体装置及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210141953.0A CN103378172B (zh) 2012-04-28 2012-04-28 一种肖特基半导体装置及其制备方法

Publications (2)

Publication Number Publication Date
CN103378172A true CN103378172A (zh) 2013-10-30
CN103378172B CN103378172B (zh) 2017-02-08

Family

ID=49463026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210141953.0A Active CN103378172B (zh) 2012-04-28 2012-04-28 一种肖特基半导体装置及其制备方法

Country Status (1)

Country Link
CN (1) CN103378172B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660842A (zh) * 2019-09-10 2020-01-07 大同新成新材料股份有限公司 一种水平结构沟槽肖特基半导体装置及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030057482A1 (en) * 1997-06-18 2003-03-27 Masana Harada Semiconductor device and method for manufacturing thereof
CN101114670A (zh) * 2006-07-28 2008-01-30 松下电器产业株式会社 肖特基势垒半导体器件
US20100096692A1 (en) * 2008-10-16 2010-04-22 Kabushiki Kaisha Toshiba Semiconductor device
CN101803032A (zh) * 2007-09-21 2010-08-11 罗伯特·博世有限公司 半导体装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030057482A1 (en) * 1997-06-18 2003-03-27 Masana Harada Semiconductor device and method for manufacturing thereof
CN101114670A (zh) * 2006-07-28 2008-01-30 松下电器产业株式会社 肖特基势垒半导体器件
CN101803032A (zh) * 2007-09-21 2010-08-11 罗伯特·博世有限公司 半导体装置及其制造方法
US20100096692A1 (en) * 2008-10-16 2010-04-22 Kabushiki Kaisha Toshiba Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660842A (zh) * 2019-09-10 2020-01-07 大同新成新材料股份有限公司 一种水平结构沟槽肖特基半导体装置及其制备方法

Also Published As

Publication number Publication date
CN103378172B (zh) 2017-02-08

Similar Documents

Publication Publication Date Title
CN103137710B (zh) 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法
CN103199119B (zh) 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
CN103378171B (zh) 一种沟槽肖特基半导体装置及其制备方法
CN103247694A (zh) 一种沟槽肖特基半导体装置及其制备方法
CN103367396B (zh) 一种超级结肖特基半导体装置及其制备方法
CN103378170A (zh) 一种具有超级结肖特基半导体装置及其制备方法
CN103208511A (zh) 一种超结肖特基半导体装置及其制备方法
CN103515450B (zh) 一种沟槽电荷补偿肖特基半导体装置及其制造方法
CN103378172A (zh) 一种肖特基半导体装置及其制备方法
CN103367462A (zh) 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法
CN103383968A (zh) 一种界面电荷补偿肖特基半导体装置及其制备方法
CN103199102A (zh) 一种具有超结结构的肖特基半导体装置及其制备方法
CN103137711A (zh) 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法
CN103378178A (zh) 一种具有沟槽结构肖特基半导体装置及其制备方法
CN103515449B (zh) 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法
CN103390651A (zh) 一种沟槽肖特基半导体装置及其制备方法
CN103378131A (zh) 一种电荷补偿肖特基半导体装置及其制造方法
CN103489895B (zh) 一种沟槽超结半导体装置
CN103579371A (zh) 一种沟槽终端结构肖特基器件及其制备方法
CN103594493A (zh) 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法
CN103378176B (zh) 一种具有电荷补偿肖特基半导体装置及其制造方法
CN103367438B (zh) 一种金属半导体电荷补偿的半导体装置及其制备方法
CN103208533B (zh) 一种肖特基超结半导体装置及其制备方法
CN103378177A (zh) 一种具有沟槽肖特基半导体装置及其制备方法
CN103378175A (zh) 一种电荷补偿肖特基半导体装置及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210426

Address after: Room 301, 3rd floor, building 16, Guangxi Huike Technology Co., Ltd., No. 336, East extension of Beihai Avenue, Beihai Industrial Park, 536000, Guangxi Zhuang Autonomous Region

Patentee after: Beihai Huike Semiconductor Technology Co.,Ltd.

Address before: 113200 Liaoning Province Xinbin Manchu Autonomous County Federation of disabled persons

Patentee before: Zhu Jiang

TR01 Transfer of patent right