CN103383968A - 一种界面电荷补偿肖特基半导体装置及其制备方法 - Google Patents
一种界面电荷补偿肖特基半导体装置及其制备方法 Download PDFInfo
- Publication number
- CN103383968A CN103383968A CN2012101518358A CN201210151835A CN103383968A CN 103383968 A CN103383968 A CN 103383968A CN 2012101518358 A CN2012101518358 A CN 2012101518358A CN 201210151835 A CN201210151835 A CN 201210151835A CN 103383968 A CN103383968 A CN 103383968A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- charge compensation
- interface charge
- insulating material
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 98
- 238000004519 manufacturing process Methods 0.000 title abstract description 6
- 239000000463 material Substances 0.000 claims abstract description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 230000004888 barrier function Effects 0.000 claims description 29
- 239000011810 insulating material Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 230000007797 corrosion Effects 0.000 claims description 11
- 238000005260 corrosion Methods 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 7
- 238000005245 sintering Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 239000002210 silicon-based material Substances 0.000 description 10
- 125000004437 phosphorous atom Chemical group 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种界面电荷补偿肖特基半导体装置，当半导体装置接一定的反向偏压时，界面电荷补偿区与漂移层半导体材料产生电荷补偿，使得在界面电荷补偿区之间的耗尽层交叠，从而提高器件的反向击穿电压，或者降低器件的正向导通电阻改善器件的正向导通特性。本发明还提供了一种界面电荷补偿肖特基半导体装置的制备方法。
Description
技术领域
本发明涉及到一种界面电荷补偿肖特基半导体装置，本发明还涉及一种界面电荷补偿肖特基半导体装置的制备方法。本发明的半导体装置是制造功率整流器件的基本结构。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点。
肖特基二极管可以通过多种不同的布局技术制造，最常用的为平面布局，传统的平面肖特基二极管在漂移区具有突变的电场分布曲线，影响了器件的反向击穿特性，同时传统的平面肖特基二极管具有较高的导通电阻。
发明内容
本发明针对上述问题提出，提供一种界面电荷补偿肖特基半导体装置及其制备方法。
一种界面电荷补偿肖特基半导体装置，其特征在于：包括：衬底层，为半导体材料构成；漂移层，为第一导电半导体材料，位于衬底层之上；界面电荷补偿区，为具有电荷陷阱的绝缘介质构成，位于漂移层中，临靠漂移层表面，与第一导电半导体材料交替排列；肖特基势垒结，位于漂移层上表面，为半导体材料与金属形成的势垒结。一种界面电荷补偿肖特基半导体装置的制备方法，其特征在于：包括如下步骤：在衬底层表面形成第一导电半导体材料层，然后表面形成一种绝缘材料；进行光刻腐蚀工艺去除表面部分绝缘材料，然后刻蚀去除部分裸露半导体材料形成沟槽；在沟槽内形成具有电荷陷阱的绝缘介质，然后进行反刻蚀；腐蚀去除表面绝缘材料，淀积势垒金属，烧结形成肖特基势垒结。
第二种界面电荷补偿肖特基半导体装置，其特征在于：包括：衬底层，为半导体材料构成；漂移层，为第一导电半导体材料，位于衬底层之上；界面电荷补偿区，为具有电荷陷阱的绝缘介质构成，位于漂移层中，与第一导电半导体材料交替排列；第二绝缘材料区，为绝缘材料构成，位于界面电荷补偿区上表面，临靠漂移层表面；肖特基势垒结，位于漂移层上表面，为半导体材料与金属形成的势垒结。一种界面电荷补偿肖特基半导体装置的制备方法，其特征在于：包括如下步骤：在衬底层表面形成第一导电半导体材料层，然后表面形成一种绝缘材料；进行光刻腐蚀工艺去除表面部分绝缘材料，然后刻蚀去除部分裸露半导体材料形成沟槽；在沟槽内形成具有电荷陷阱的绝缘介质，然后进行反刻蚀；在沟槽内形成绝缘材料，反刻蚀绝缘材料；腐蚀去除表面绝缘材料，淀积势垒金属，烧结形成肖特基势垒结。
当半导体装置接一定的反向偏压时，界面电荷补偿区与漂移层半导体材料产生电荷补偿，使得在界面电荷补偿区之间的耗尽层交叠，从而提高器件的反向击穿电压，或者降低器件的正向导通电阻改善器件的正向导通特性。
附图说明
图1为本发明的一种界面电荷补偿肖特基半导体装置剖面示意图；
图2为本发明的第二种界面电荷补偿肖特基半导体装置剖面示意图；
图3为本发明的第三种界面电荷补偿肖特基半导体装置剖面示意图。
其中，
1、衬底层；
2、二氧化硅；
3、第一导电半导体材料；
4、掺氧多晶硅；
5、多晶第二导电半导体材料；
6、肖特基势垒结。
具体实施方式
实施例1
图1为本发明的一种界面电荷补偿肖特基半导体装置的剖面图，下面结合图1详细说明本发明的半导体装置。
一种界面电荷补偿肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；掺氧多晶硅4，位于第一导电半导体材料3中；肖特基势垒结6，位于第一导电半导体材料3的表面。
其制作工艺包括如下步骤：
第一步，在衬底层1表面形成第一导电半导体材料层3，然后表面热氧化，形成二氧化硅；
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅，然后刻蚀去除部分裸露半导体硅材料形成沟槽；
第三步，在沟槽内淀积形成掺氧多晶硅4，反刻蚀掺氧多晶硅4；
第四步，腐蚀表面二氧化硅，淀积势垒金属，烧结形成肖特基势垒结6，如图1所示。
实施例2
图2为本发明的第二种界面电荷补偿肖特基半导体装置的剖面图，下面结合图2详细说明本发明的半导体装置。
一种界面电荷补偿肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；掺氧多晶硅4，位于第一导电半导体材料3中；肖特基势垒结6，位于第一导电半导体材料3的表面；二氧化硅2，位于第一导电半导体材料3上表面。
其制作工艺包括如下步骤：
第一步，在衬底层1表面形成第一导电半导体材料层3，然后表面热氧化，形成二氧化硅；
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅，然后刻蚀去除部分裸露半导体硅材料形成沟槽；
第三步，在沟槽内淀积形成掺氧多晶硅4，反刻蚀掺氧多晶硅4；
第四步，在沟槽内热氧化形成二氧化硅2，然后淀积二氧化硅2，反刻蚀二氧化硅2；
第五步，腐蚀表面二氧化硅，淀积势垒金属，烧结形成肖特基势垒结6，如图2所示。
实施例3
图3为本发明的第三种界面电荷补偿肖特基半导体装置的剖面图，下面结合图3详细说明本发明的半导体装置。
一种界面电荷补偿肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；掺氧多晶硅4，位于第一导电半导体材料3中；肖特基势垒结6，位于第一导电半导体材料3的表面；二氧化硅2，位于第一导电半导体材料3上表面；多晶第二导电半导体材料5，为P型多晶半导体硅材料，位于二氧化硅2所形成的沟槽内。
其制作工艺包括如下步骤：
第一步，在衬底层1表面形成第一导电半导体材料层3，然后表面热氧化，形成二氧化硅；
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅，然后刻蚀去除部分裸露半导体硅材料形成沟槽；
第三步，在沟槽内淀积形成掺氧多晶硅4，反刻蚀掺氧多晶硅4；
第四步，在沟槽内热氧化形成二氧化硅2，然后淀积多晶第二导电半导体材料5，反刻蚀多晶第二导电半导体材料5；
第五步，腐蚀表面二氧化硅，淀积势垒金属，烧结形成肖特基势垒结6，如图3所示。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (12)
1.一种界面电荷补偿肖特基半导体装置，其特征在于：包括：
衬底层，为半导体材料构成；
漂移层，为第一导电半导体材料，位于衬底层之上；
界面电荷补偿区，为具有电荷陷阱的绝缘介质构成，位于漂移层中，临靠漂移层表面，与第一导电半导体材料交替排列；
肖特基势垒结，位于漂移层上表面，为半导体材料与金属形成的势垒结。
2.一种界面电荷补偿肖特基半导体装置，其特征在于：包括：
衬底层，为半导体材料构成；
漂移层，为第一导电半导体材料，位于衬底层之上；
界面电荷补偿区，为具有电荷陷阱的绝缘介质构成，位于漂移层中，与第一导电半导体材料交替排列；
第二绝缘材料区，为绝缘材料构成，位于界面电荷补偿区上表面，临靠漂移层表面；
肖特基势垒结，位于漂移层上表面，为半导体材料与金属形成的势垒结。
3.如权利要求1和2所述的半导体装置，其特征在于：所述的界面电荷补偿区绝缘介质为掺氧多晶硅或者三氧化二铝。
4.如权利要求1和2所述的半导体装置，其特征在于：所述的界面电荷补偿区界面电荷密度大于等于10E12/cm2。
5.如权利要求1所述的半导体装置，其特征在于：所述的界面电荷补偿区与肖特基势垒结相连。
6.如权利要求2所述的半导体装置，其特征在于：所述的第二绝缘材料区绝缘材料为二氧化硅或氮化硅。
7.如权利要求6所述的半导体装置，其特征在于：所述的第二绝缘材料区可以为沟槽结构，沟槽内填充多晶硅，并且多晶硅表面与肖特基势垒结通过上表面金属相连。
8.如权利要求2所述的半导体装置，其特征在于：所述的第二绝缘材料区绝缘材料界面电荷密度小于10E12/cm2。
9.如权利要求2所述的半导体装置，其特征在于：所述的第二绝缘材料区绝缘材料可以位于半导体装置表面。
10.如权利要求2所述的半导体装置，其特征在于：所述的肖特基势垒结与界面电荷补偿区不直接相连。
11.如权利要求1所述的一种界面电荷补偿肖特基半导体装置的制备方法，其特征在于：包括如下步骤：
1)在衬底层表面形成第一导电半导体材料层，然后表面形成一种绝缘材料；
2)进行光刻腐蚀工艺去除表面部分绝缘材料，然后刻蚀去除部分裸露半导体材料形成沟槽；
3)在沟槽内形成具有电荷陷阱的绝缘介质，然后进行反刻蚀；
4)腐蚀去除表面绝缘材料，淀积势垒金属，烧结形成肖特基势垒结。
12.如权利要求2所述的一种界面电荷补偿肖特基半导体装置的制备方法，其特征在于：包括如下步骤：
1)在衬底层表面形成第一导电半导体材料层，然后表面形成一种绝缘材料；
2)进行光刻腐蚀工艺去除表面部分绝缘材料，然后刻蚀去除部分裸露半导体材料形成沟槽；
3)在沟槽内形成具有电荷陷阱的绝缘介质，然后进行反刻蚀；
4)在沟槽内形成绝缘材料，反刻蚀绝缘材料；
5)腐蚀去除表面绝缘材料，淀积势垒金属，烧结形成肖特基势垒结。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101518358A CN103383968A (zh) | 2012-05-06 | 2012-05-06 | 一种界面电荷补偿肖特基半导体装置及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101518358A CN103383968A (zh) | 2012-05-06 | 2012-05-06 | 一种界面电荷补偿肖特基半导体装置及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103383968A true CN103383968A (zh) | 2013-11-06 |
Family
ID=49491715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012101518358A Pending CN103383968A (zh) | 2012-05-06 | 2012-05-06 | 一种界面电荷补偿肖特基半导体装置及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103383968A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594493A (zh) * | 2012-08-15 | 2014-02-19 | 朱江 | 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 |
| CN110795902A (zh) * | 2019-10-30 | 2020-02-14 | 中国科学院国家空间科学中心 | 一种肖特基二极管的仿真模型的计算方法及系统 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201279B1 (en) * | 1998-10-22 | 2001-03-13 | Infineon Technologies Ag | Semiconductor component having a small forward voltage and high blocking ability |
| CN1301046A (zh) * | 1999-12-17 | 2001-06-27 | 艾伦·Y·谭 | 肖特基二极管、整流器及其制造方法 |
| US20010013613A1 (en) * | 2000-02-12 | 2001-08-16 | U.S. Philips Corporation | Semiconductor device and a method of fabricating material for a semiconductor device |
| US20010048131A1 (en) * | 2000-02-12 | 2001-12-06 | U.S. Philips Corporation | Semiconductor device |
| US20030015771A1 (en) * | 2001-07-17 | 2003-01-23 | Akio Nakagawa | High-voltage semiconductor device used as switching element or the like |
| JP2010147399A (ja) * | 2008-12-22 | 2010-07-01 | Shindengen Electric Mfg Co Ltd | トレンチショットキバリアダイオード |
-
2012
- 2012-05-06 CN CN2012101518358A patent/CN103383968A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201279B1 (en) * | 1998-10-22 | 2001-03-13 | Infineon Technologies Ag | Semiconductor component having a small forward voltage and high blocking ability |
| CN1301046A (zh) * | 1999-12-17 | 2001-06-27 | 艾伦·Y·谭 | 肖特基二极管、整流器及其制造方法 |
| US20010013613A1 (en) * | 2000-02-12 | 2001-08-16 | U.S. Philips Corporation | Semiconductor device and a method of fabricating material for a semiconductor device |
| US20010048131A1 (en) * | 2000-02-12 | 2001-12-06 | U.S. Philips Corporation | Semiconductor device |
| US20030015771A1 (en) * | 2001-07-17 | 2003-01-23 | Akio Nakagawa | High-voltage semiconductor device used as switching element or the like |
| JP2010147399A (ja) * | 2008-12-22 | 2010-07-01 | Shindengen Electric Mfg Co Ltd | トレンチショットキバリアダイオード |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594493A (zh) * | 2012-08-15 | 2014-02-19 | 朱江 | 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 |
| CN110795902A (zh) * | 2019-10-30 | 2020-02-14 | 中国科学院国家空间科学中心 | 一种肖特基二极管的仿真模型的计算方法及系统 |
| CN110795902B (zh) * | 2019-10-30 | 2023-05-12 | 中国科学院国家空间科学中心 | 一种肖特基二极管的仿真模型的计算方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103137710B (zh) | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 | |
| CN103199119B (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| CN103545381B (zh) | 一种水平结构沟槽肖特基半导体装置及其制备方法 | |
| CN103378171B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN103515450B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制造方法 | |
| CN103383968A (zh) | 一种界面电荷补偿肖特基半导体装置及其制备方法 | |
| CN103515449B (zh) | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 | |
| CN103367462A (zh) | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 | |
| CN103378178B (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
| CN103390651B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103378170A (zh) | 一种具有超级结肖特基半导体装置及其制备方法 | |
| CN103378172B (zh) | 一种肖特基半导体装置及其制备方法 | |
| CN103137711A (zh) | 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法 | |
| CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
| CN103390635B (zh) | 一种具有无源金属pn结半导体装置及其制备方法 | |
| CN103199102A (zh) | 一种具有超结结构的肖特基半导体装置及其制备方法 | |
| CN103390650B (zh) | 一种具有无源金属肖特基半导体装置及其制备方法 | |
| CN103489895B (zh) | 一种沟槽超结半导体装置 | |
| CN103378131A (zh) | 一种电荷补偿肖特基半导体装置及其制造方法 | |
| CN103378176B (zh) | 一种具有电荷补偿肖特基半导体装置及其制造方法 | |
| CN103390652B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制备方法 | |
| CN103367438B (zh) | 一种金属半导体电荷补偿的半导体装置及其制备方法 | |
| CN103378174B (zh) | 一种具有电荷补偿肖特基半导体装置及其制备方法 | |
| CN103378173B (zh) | 一种具有电荷补偿肖特基半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20131106 |
|
| RJ01 | Rejection of invention patent application after publication |