CN1301046A - 肖特基二极管、整流器及其制造方法 - Google Patents
肖特基二极管、整流器及其制造方法 Download PDFInfo
- Publication number
- CN1301046A CN1301046A CN 99126965 CN99126965A CN1301046A CN 1301046 A CN1301046 A CN 1301046A CN 99126965 CN99126965 CN 99126965 CN 99126965 A CN99126965 A CN 99126965A CN 1301046 A CN1301046 A CN 1301046A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- active zone
- layer
- rectifier
- schottky barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种肖特基二极管、整流器及其制造方法;二极管、整流器中介质填充的隔离沟道形成在邻接整流器的有效区边沿处设置的场氧化物层的外延层内,用来加强终结运行期间器件所产生的电场。该沟道形成为围绕漂移区的封闭形状,通过更有效地终结漂移区边沿处的电场,该电场就被更好地集中在漂移区之内,并能更好地终断反向电流,特别是能够抑制边沿处的漏电流。
Description
本发明涉及一种肖特基二极管、整流器及其制造方法,特别是具有介质沟道的肖特基二极管、整流器及其制造方法。
授予B.J.BALIGA的美国专利US5,612,567详细地讨论了各种形式的肖特基整流器及其动作方式,实质上,这种整流器是由第一半导体N+衬底层和第二外延生长的半导体层制成的,第一半导体N+衬底层在一上表面上具有金属阴极接点,第二外延生长的半导体层形成在其对面的表面上。该第二层用作漂移区,典型的结构是具有处在漂移区内的相对表面上的不连续P+区。金属阳极接点形成在该第二层的相对的表面上,金属/半导体结在P+区之间形成肖特基接点区。如该专利所述,为了降低功耗并增大能源效率所要求的降低工作电压需要减小了的整流器两端的通态压降,而保持高的正向偏置电流密度,并使反向偏置漏电流保持最小。然而,在肖特基势垒整流器中,正向偏置压降和反向偏置漏电流很难使两者同时达到最佳状态。在半导体区内的掺杂度虽然可用来影响肖特基势垒高度,但是因为碰撞电离而不使用较高的掺杂度。
在处理漏电流问题的方法中,引证并讨论了美国专利US5,365,102,对于沟道型MOS势垒肖特基(TMBS)整流器的这项发明,其中使用沟道结构达到了比理论上理想的击穿电压更好的特性,这种沟道结构导致沟道结构的外延/漂移区的台面形部分内的电荷载体与该沟道的涂覆金属的绝缘侧壁之间发生电荷耦合。这种电荷耦合在肖特基接点下面产生电场外形的重新分布,在采用适当的漂移区掺杂浓度和选定的氧化物厚度时,电场外形的变化使之达到大约25V的击穿电压。这与理想的突变平行板型整流器的9.5V击穿电压相比是十分优越的,另外,因为TMBS中的金属/半导体接触处的峰值电场较理想的整流器小,因此,漏电流也减小了。与增加沟道深度得到的结果相反,氧化物厚度的增加却降低了击穿电压。然而,增大沟道深度超出给定的深度,将不会把击穿电压增大到超过25V。
在授予H-R..CHANG等人的美国专利US4,982,260中引证了一种较早而且明显较为简单的方法,其中,描述了大功率整流器的制造方法,这种整流器是具有肖特基接点区的P-i-n二极管的整流器。其中提到肖特基二极管呈现出比P-i-n二极管更低的正向压降和更快的关断速度,这种性能的呈现是以呈现高的反向漏电流为代价而得到的,为了增大反向电压值而明显增大了反向漏电流。这里,各个沟道形成在P+区之间,这些P+区都延伸到漂移区,并且包含与肖特基接点区一致的阳极电极,肖特基接点区形成在每个沟道的最下部的部分电极和漂移区之间。场氧化物层在整流器有效区的边沿处覆盖末端P+区,用作一个终止元件在工作期间产生的电场的场板。
处理肖特基二极管和整流器中漏电流问题而提供其自身优点的上述方法在达到高效且简化的结构方面仍留有进一步改进的余地,这种高效且简化的结构导致整流器的两端降低的通态压降,而同时维持高的正向偏置电流密度并使反向偏置漏电流最小。
本发明的目的在于提供一种肖特基二极管及整流器,其结构能在工作时产生整流器两端降低的通态压降,而同时维持高的正向偏置电流密度并使反向偏置电流最小。
为达到上述目的本发明采取如下措施:
本发明提供一种改进的二极管或整流器结构及制造方法,其中,在整流器的有效区的边沿处形成在外延层内的绝缘体或介质填充的隔离沟道结合在肖特基二极管或整流器等内,这种隔离沟道结构用来加强终结元件运行期间产生的电场的场板。这种隔离沟道形成围绕漂移区的封闭结构,以便更有效地终结漂移区边沿处的电场。结果,电场被更好地集中在漂移区之内,并且用来更好地中止反向电流,特别是能抑制边沿处的漏电流。
本发明采取如下具体结构及制造步骤:
本发明的一种整流器,包括:
第一导电型的第一半导体层,具有第表面和相对的表面;
在第一表面上限定有一个有效区的肖特基势垒接点;
与肖特基势垒接点电接触的第一电极层;
所述第一导电型的第二半导体层,具有高于所述第一半导体层的电阻率,并有沿所述有效区配置在邻接所述第一层的所述相对表面的一个表面,且具有另一个相对表面;
与所述第二半导体层的所述另一个相对表面电接触的第二电极层;以及
形成在所述第一表面中所述有效区边沿之内并环绕所述有效区在所述第二电极层下方的沟道装置,用来接收绝缘材料以限制来自所述有效区的边沿的漏电流。
本发明的肖特基二极管,包括:
具有肖特基势垒接点层的外延层,所述肖特基势垒接点层配置在所述外延层的一个表面上;
配置在所述外延层上盖住所述肖特基势垒接点层的第一电极层;
具有一个表面和另一表面的衬底,所述一个表面带有配置在所述衬底上的第二电极,所述另一表面与所述外延层交界;
在所述一电极层的下面配置在所述外延层的所述一个表面的边沿部分上的绝缘层;和
形成在所述绝缘层和所述肖特基势垒接点层之间的所述外延层内的隔离沟道,用来终结所述肖特基势垒接点层边沿处的电场,以便集中所述二极管运行期间的所述电场。
本发明的制造整流器的方法,包括如下步骤:
提供具有第一表面和相对表面的第一导率型的第一半导体层;
在所述第一半导体层的所述相对表面上形成第一电极层;
形成所述第一导电型的第二半导体层,所述第二半导体层具有低于所述第一半导体层的电阻率,并带有接触所述第一层的所述第一表面的一个表面,还具有另一个相对表面;
在所述另一个相对表面上形成限定有一个有效区的肖特基势垒接点层;
在所述第二半导体层的所述另一个相对表面中所述有效区的边沿之内形成围绕所述有效区的沟道;
用绝缘材料填充所述沟道,以便限制来自所述有效区边沿的漏电流;和
在所述第二半导体层的所述另一个相对表面上形成盖住所述沟道和所述肖特基势垒接点层并与所述肖特基势垒接点层电接触的第二电极层。
本发明的另一种整流器,包括:
第一导电型的第一半导体层,具有第一表面和第二表面;
与所述第一半导体层的所述第一表面电接触的第一电极层;
所述第一导电型的第二半导体层,具有高于所述第一半导体层的电阻率,并具有配置在邻接所述第一层的第二表面的第三表面,还具有第四表面;
在第四表面上的限定有一个有效区的肖特基势垒接点层;和
盖住所述第四表面并与所述肖特基势垒接点层电接触的第二电极层;
其特征在于:
形成在所述第二电极层的下面,所述第四表面中所述有效区边沿之内并围绕所述有效区的沟道;和
填充所述沟道的绝缘材料,由此限制来自所述有效区边沿的漏电流。
结合附图及实施例对本发明的具体结构及方法特征详细说明如下:
附图说明:
图1:本发明的整流器结构的纵剖面示意图。
图2:本发明的介质沟道封闭结构的图1所示整流器结构的顶视图。
本发明提供一种改进的二极管或整流器结构及制造方法,如在肖特基整流器中,隔离沟道结构形成在肖特基二极管的外延层内,该外延层包含漂移区和在整流器的有效区边沿处设置的相邻接的场氧化物层,该沟道结构形成围绕漂移区的封闭结构,并填充有绝缘体或电介质。该绝缘的隔离沟道的作用是加强终结运行期间在其边沿周围由器件产生的电场。
首先参照图1,其示出了本发明的整流器10的优选实施例,其中,第一半导体N+衬底层12的一个表面上形成第一导电层14,典型的第一导电层14由多金属如钛/铝/银组成,该导电层14与衬底层12呈电阻(欧姆)性接触,用作阴极电极。衬底层12最好由重掺杂了N+导电型杂质(如砷或锑)的硅构成。第二半导体层16外延生长在第一半导体N+层12的相对表面,并且轻掺杂有N-导电型杂质,如磷。这样来选择第二半导体层16的掺杂浓度和厚度,即:使之能维持高的反向电压而无电流导通,这样就能用作整流器的漂移区。然后,淀积势垒金属层(如钼),该层接触外延层的另一表面或上表面,以形成肖特基势垒接点20。如钛/镍/银多层金属或像铝单层金属构成的导电层18被淀积在肖特基势垒层20上,以形成阳极接点。
在淀积肖特基势垒层20之前,可以把由诸如氮化硅、氧化硅、氮氧化硅等构成的绝缘层22形成在整流器的有效表面的边沿,即外延层16的上表面上。生长或淀积绝缘层22,用作外延层16的覆盖层,再淀积一层光阻层,然后用公知的掩膜技术制成图形,绝缘层22用作终结元件产生的电场的场板,该电场是在器件运行期间在阳极14和阴极18之间施加电压时产生的。
本发明的隔离沟道26形成在外延层16的表面上,邻近该表面边沿处的绝缘层22。如图2所示,沟道26是围绕漂移区的封闭形。在制造期间,光阻层制成图形之后,用诸如反应离子刻蚀(RIE)或湿刻蚀等公知的方法把沟道26刻到外延层16内,深度约1μ,宽约1~2μ,不到衬底12和外延层16之间的交界面28。为了得到较好的性能,最好采用各向异性刻蚀方法。然后,用诸如氧化物、聚合物、玻璃或氮化物及其组合物等材料构成的绝缘体或电介质填充沟道26,以便形成一个绝缘的隔离沟道,该沟道用来加强终结运行期间由器件在其边沿周围产生的电场的效果。
可以看出,围绕本发明的肖特基整流器的有效区边沿的处延层表面内加入环绕沟道能构成与现有技术相同的肖特基二极管或相当大小的肖特基二极管相比,能够降低整流器两端的通态压降而同时保持高的正向偏置电流密度并反向偏置漏电流最小。
本发明借助于优选实施例作了描述,同时应意识到所属领域的普通技术人员容易把这些教导适用于其他可能的各种发明,如快速开关二极管。总之,以上叙述是借实施例来说明本发明的结构特征,并非用于限制本发明的保护范围。
Claims (20)
1、一种整流器,包括:
第一导电型的第一半导体层,具有第表面和相对的表面;
在第一表面上限定有一个有效区的肖特基势垒接点;
与肖特基势垒接点电接触的第一电极层;
所述第一导电型的第二半导体层,具有高于所述第一半导体层的电阻率,并有沿所述有效区配置在邻接所述第一层的所述相对表面的一个表面,且具有另一个相对表面;
与所述第二半导体层的所述另一个相对表面电接触的第二电极层;以及
形成在所述第一表面中所述有效区边沿之内并环绕所述有效区在所述第二电极层下方的沟道装置,用来接收绝缘材料以限制来自所述有效区的边沿的漏电流。
2、根据权利要求1所述的整流器,其特征在于,所述绝缘材料填充所述沟道装置,并由电介质构成。
3、根据权利要求1所述的整流器,其特征在于,所述绝缘材料选自于:氧化物、聚合物、玻璃以及氮化物及其组合物所组成的群组。
4、根据权利要求1所述的整流器,其特征在于,还包括在所述有效区处形成在所述第一表面上的氧化物层,该氧化物层带有配置在其间的所述沟道装置。
5、一种肖特基二极管,包括:
具有肖特基势垒接点层的外延层,所述肖特基势垒接点层配置在所述外延层的一个表面上;
配置在所述外延层上盖住所述肖特基势垒接点层的第一电极层;
具有一个表面和另一表面的衬底,所述一个表面带有配置在所述衬底上的第二电极,所述另一表面与所述外延层交界;
在所述一电极层的下面配置在所述外延层的所述一个表面的边沿部分上的绝缘层;和
形成在所述绝缘层和所述肖特基势垒接点层之间的所述外延层内的隔离沟道,用来终结所述肖特基势垒接点层边沿处的电场,以便集中所述二极管运行期间的所述电场。
6、根据权利要求5所述的肖特基二极管,其特征在于,还包括填充所述隔离沟道的绝缘材料。
7、根据权利要求6所述的肖特基二极管,其特征在于,所述绝缘材料从如下材料构成的组来选择:氧化物、聚合物、玻璃以及氮化物,及其组合物。
8、根据权利要求5所述的肖特基二极管,其特征在于,所述隔离沟道形成围绕所述肖特基势垒接点层的封闭形。
9、根据权利要求5所述的肖特基二极管,其特征在于,所述绝缘层包括场氧化物。
10、一种制造整流器的方法,包括如下步骤:
提供具有第一表面和相对表面的第一导率型的第一半导体层;
在所述第一半导体层的所述相对表面上形成第一电极层;
形成所述第一导电型的第二半导体层,所述第二半导体层具有低于所述第一半导体层的电阻率,并带有接触所述第一层的所述第一表面的一个表面,还具有另一个相对表面;
在所述另一个相对表面上形成限定有一个有效区的肖特基势垒接点层;
在所述第二半导体层的所述另一个相对表面中所述有效区的边沿之内形成围绕所述有效区的沟道;
用绝缘材料填充所述沟道,以便限制来自所述有效区边沿的漏电流;和
在所述第二半导体层的所述另一个相对表面上形成盖住所述沟道和所述肖特基势垒接点层并与所述肖特基势垒接点层电接触的第二电极层。
11、根据权利要求10所述的方法,其特征在于,还包括以下步骤:在所述有效区的边沿处所述另一个相对表面上形成其间设置有所述沟道的氧化物层。
12、根据权利要求10所述的方法,其特征在于,所述绝缘材料从如下材料构成的组中选择:氧化物、聚合物、玻璃以及氮化物,及其组合物。
13、根据权利要求10所述的方法,其特征在于,形成第二半导体层的步骤包括:在所述第一半导体层的所述第一表面上生长处延层。
14、根据权利要求13所述的方法,其特征在于,形成沟道的步骤包括:把沟道刻蚀在围绕所述有效区延伸的所述外延层中。
15、一种整流器,包括:
第一导电型的第一半导体层,具有第一表面和第二表面;
与所述第一半导体层的所述第一表面电接触的第一电极层;
所述第一导电型的第二半导体层,具有高于所述第一半导体层的电阻率,并具有配置在邻接所述第一层的第二表面的第三表面,还具有第四表面;
在第四表面上的限定有一个有效区的肖特基势垒接点层;和
盖住所述第四表面并与所述肖特基势垒接点层电接触的第二电极层;
其特征在于:
形成在所述第二电极层的下面,所述第四表面中所述有效区边沿之内并围绕所述有效区的沟道;和
填充所述沟道的绝缘材料,由此限制来自所述有效区边沿的漏电流。
16、根据权利要求15所述的整流器,其特征在于,还包括:在所述有效区边沿处所述第四表面上的其间配置有所述沟道的氧化物层。
17、根据权利要求15所述的整流器,其特征在于,所述整流器内还包括:所述第四表面边沿上的膜层;该膜层从下列材料构成的组中选择形成:氮化硅、氧化硅和氮氧化硅。
18、根据权利要求15所述的整流器,其特征在于,所述绝缘材料从下述材料构成的群组中选择:氧化物、聚合物、玻璃及氮化物,以及其组合物。
19、根据权利要求15所述的整流器,其特征在于,所述肖特基势垒接点层由钼构成。
20、根据权利要求15所述的整流器,其特征在于,所述电极由铝或从钛/铝/银和钛/镍/银构成的组中选择的多金属制成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 99126965 CN1301046A (zh) | 1999-12-17 | 1999-12-17 | 肖特基二极管、整流器及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 99126965 CN1301046A (zh) | 1999-12-17 | 1999-12-17 | 肖特基二极管、整流器及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1301046A true CN1301046A (zh) | 2001-06-27 |
Family
ID=5284634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 99126965 Pending CN1301046A (zh) | 1999-12-17 | 1999-12-17 | 肖特基二极管、整流器及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1301046A (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100353509C (zh) * | 2004-03-03 | 2007-12-05 | 吴协霖 | 萧特基二极管结构及其制造方法 |
CN100380679C (zh) * | 2002-11-06 | 2008-04-09 | 国际整流器公司 | 芯片级肖特基器件 |
CN102142465A (zh) * | 2010-12-20 | 2011-08-03 | 杭州士兰集成电路有限公司 | 一种肖特基二极管的正面电极结构及其工艺制造方法 |
CN103383968A (zh) * | 2012-05-06 | 2013-11-06 | 朱江 | 一种界面电荷补偿肖特基半导体装置及其制备方法 |
CN103579371A (zh) * | 2012-07-27 | 2014-02-12 | 朱江 | 一种沟槽终端结构肖特基器件及其制备方法 |
CN103839801A (zh) * | 2014-03-17 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 肖特基二极管及其制作方法 |
CN108766884A (zh) * | 2018-08-03 | 2018-11-06 | 淄博汉林半导体有限公司 | 无需光刻步骤的肖特基芯片制造方法及肖特基芯片 |
CN118352401A (zh) * | 2024-04-16 | 2024-07-16 | 捷捷半导体有限公司 | 一种二极管功率器件及其制备方法 |
-
1999
- 1999-12-17 CN CN 99126965 patent/CN1301046A/zh active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100380679C (zh) * | 2002-11-06 | 2008-04-09 | 国际整流器公司 | 芯片级肖特基器件 |
US8921969B2 (en) | 2002-11-06 | 2014-12-30 | Siliconix Technology C. V. | Chip-scale Schottky device |
CN100353509C (zh) * | 2004-03-03 | 2007-12-05 | 吴协霖 | 萧特基二极管结构及其制造方法 |
CN102142465A (zh) * | 2010-12-20 | 2011-08-03 | 杭州士兰集成电路有限公司 | 一种肖特基二极管的正面电极结构及其工艺制造方法 |
CN103383968A (zh) * | 2012-05-06 | 2013-11-06 | 朱江 | 一种界面电荷补偿肖特基半导体装置及其制备方法 |
CN103579371A (zh) * | 2012-07-27 | 2014-02-12 | 朱江 | 一种沟槽终端结构肖特基器件及其制备方法 |
CN103839801A (zh) * | 2014-03-17 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 肖特基二极管及其制作方法 |
CN103839801B (zh) * | 2014-03-17 | 2017-06-16 | 上海华虹宏力半导体制造有限公司 | 肖特基二极管及其制作方法 |
CN108766884A (zh) * | 2018-08-03 | 2018-11-06 | 淄博汉林半导体有限公司 | 无需光刻步骤的肖特基芯片制造方法及肖特基芯片 |
CN118352401A (zh) * | 2024-04-16 | 2024-07-16 | 捷捷半导体有限公司 | 一种二极管功率器件及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6426542B1 (en) | Schottky diode with dielectric trench | |
EP1314207B1 (en) | Trench schottky rectifier | |
CN1211843C (zh) | 形成沟槽金属氧化物半导体器件和端子结构的方法 | |
CN1209822C (zh) | 沟槽金属氧化物半导体器件和端子结构 | |
CN1738010A (zh) | 功率萧特基整流装置及其制造方法 | |
US6365462B2 (en) | Methods of forming power semiconductor devices having tapered trench-based insulating regions therein | |
US6710418B1 (en) | Schottky rectifier with insulation-filled trenches and method of forming the same | |
CN1468449A (zh) | 内含沟道型肖特基整流器的沟道型dmos晶体管 | |
JP2005505912A (ja) | トレンチゲート電極を有するパワー半導体デバイス、及びその製造方法 | |
WO2006076298A2 (en) | Trench schottky barrier diode with differential oxide thickness | |
CN1589499A (zh) | 具有多晶硅源极接触结构的沟槽mosfet器件 | |
CN106876472A (zh) | 一种电荷耦合功率mosfet器件及其制造方法 | |
KR100794716B1 (ko) | 트렌치 쇼트키 배리어 정류기 및 이러한 정류기의 제조 방법 | |
CN1301046A (zh) | 肖特基二极管、整流器及其制造方法 | |
CN1799144A (zh) | 半导体器件的端子结构及其制造方法 | |
US10797182B2 (en) | Trench semiconductor device having shaped gate dielectric and gate electrode structures and method | |
CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 | |
US7291899B2 (en) | Power semiconductor component | |
CN113614924A (zh) | 半导体装置以及半导体装置的制造方法 | |
WO1997033309A1 (en) | Method of forming a semiconductor device having trenches | |
TW449861B (en) | Schottky diode with dielectric trench | |
CN1777996A (zh) | 高开关速度的功率器件及其制备方法 | |
CN118553616A (zh) | 一种非对称碳化硅沟槽栅vdmos的制备方法 | |
CN114284360A (zh) | 一种无泄漏肖特基超结半导体器件及其制造方法 | |
Nam et al. | Very high density trench gate power MOSFET using simplified four-mask process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
AD01 | Patent right deemed abandoned | ||
C20 | Patent right or utility model deemed to be abandoned or is abandoned |