JP2010147399A - トレンチショットキバリアダイオード - Google Patents

トレンチショットキバリアダイオード Download PDF

Info

Publication number
JP2010147399A
JP2010147399A JP2008325665A JP2008325665A JP2010147399A JP 2010147399 A JP2010147399 A JP 2010147399A JP 2008325665 A JP2008325665 A JP 2008325665A JP 2008325665 A JP2008325665 A JP 2008325665A JP 2010147399 A JP2010147399 A JP 2010147399A
Authority
JP
Japan
Prior art keywords
trench
main surface
surface side
region
schottky barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008325665A
Other languages
English (en)
Other versions
JP5566020B2 (ja
Inventor
Noriaki Suzuki
鈴木  教章
Mizue Kitada
瑞枝 北田
Shinji Kuri
伸治 九里
Junichi Ono
純一 大野
Michiaki Maruoka
道明 丸岡
Nobutaka Ishizuka
信隆 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2008325665A priority Critical patent/JP5566020B2/ja
Publication of JP2010147399A publication Critical patent/JP2010147399A/ja
Application granted granted Critical
Publication of JP5566020B2 publication Critical patent/JP5566020B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】製造ばらつきに起因してキャリアバンスがn過多となった場合でも、逆方向リーク電流IRと順方向降下電圧VFとの間にあるトレードオフの関係を改善することが可能なトレンチショットキバリアダイオードを提供する。
【解決手段】n型のカソード領域112及びn型のドリフト領域114を有する半導体基板110と、絶縁層124を介して導電性材料126が埋め込まれた構造を有する複数の第2主面側トレンチ領域122及び複数のp型の第1主面側トレンチ領域120を有するトレンチ領域116と、ドリフト領域114において隣接するトレンチ領域116間に挟まれた部分に位置するメサ領域118と、半導体基板110の第2主面上に形成され、メサ領域118との間でショットキ接合を形成するバリア金属層128とを備えるトレンチショットキバリアダイオード100。
【選択図】図1

Description

本発明は、トレンチショットキバリアダイオードに関する。
従来、いわゆるスーパージャンクション構造(以下、SJ構造という。)を有するトレンチショットキバリアダイオードが知られている(例えば、特許文献1参照。)。
図19は、従来のトレンチショットキバリアダイオード900を説明するために示す図である。従来のトレンチショットキバリアダイオード900は、図19に示すように、第1主面側に位置するn型のカソード領域912及び第2主面側に位置するn型のドリフト領域914を有する半導体基板910と、ドリフト領域914の第2主面側に形成された複数のp型のトレンチ領域916と、ドリフト領域914において隣接するトレンチ領域916間に挟まれた部分に位置するメサ領域918と、半導体基板910の第2主面上に形成され、メサ領域918との間でショットキ接合Jsを形成するとともにトレンチ領域916との間でオーミック接合Joを形成するバリア金属層928とを備える。
そして、従来のトレンチショットキバリアダイオード900においては、トレンチ領域916とメサ領域918との間で十分なキャリアバランスを取ることができるように、トレンチ領域916の幅Wtと不純物濃度Naとの積が、メサ領域918の幅Wmと不純物濃度Ndの積とほぼ同じになるように構成されている。なお、本明細書中、第1主面とは、半導体基板におけるカソード領域側の主面のことをいい、第2主面とは、半導体基板におけるドリフト領域側の主面のことをいう。
従来のトレンチショットキバリアダイオード900によれば、いわゆるSJ構造を有するため、逆バイアス時にはメサ領域918の内部がピンチオフされるようになる結果、ドリフト領域914における電界が緩和され、逆方向リーク電流IRを低減することが可能となる。また、従来のトレンチショットキバリアダイオード900によれば、トレンチ領域916とメサ領域918との間で十分なキャリアバランスを取ることができるように構成されているため、逆バイアス時にトレンチ領域916とメサ領域918とがすべて空乏化されるようになる。このため、ドリフト領域914の不純物濃度を高くしても十分な逆方向耐圧VBRが得られるようになるため、プレーナ型のショットキバリアダイオードと比較してドリフト領域914の抵抗を下げることができ、順方向降下電圧VFを低減することが可能となる。その結果、従来のトレンチショットキバリアダイオード900は、プレーナ型のショットキバリアダイオードと比較して、逆方向リーク電流IRと順方向降下電圧VFとの間にあるトレードオフの関係を改善することが可能となる。
特開2001−284604号公報
しかしながら、従来のトレンチショットキバリアダイオード900においては、キャリアバランスがn過多(メサ領域918のキャリア量がトレンチ領域916のキャリア量よりも多くなった場合)になるとピンチオフされにくくなり逆方向リーク電流IRが増加するため、逆方向リーク電流IRと順方向降下電圧VFとの間にあるトレードオフの関係が悪化するという問題がある。なお、従来のトレンチショットキバリアダイオード900においては、キャリアバランスが崩れると逆方向耐圧VBRが急激に低下するため、製造ばらつきを考慮すると、キャリアバランスをp過多の条件で設計することは好ましくない。また、従来のトレンチショットキバリアダイオード900においては、逆方向リーク電流IRを低くするためにメサ領域918の幅Wmを狭くしたりドリフト領域914の不純物濃度Ndを低くしたりするとやはり順方向降下電圧VFが高くなってしまい、結局、これらの方法では、逆方向リーク電流IRと順方向降下電圧VFとの間にあるトレードオフ関係を改善することはできない。
そこで、本発明は上記のような問題を解決するためになされたもので、製造ばらつきに起因してキャリアバンスがn過多となった場合でも、逆方向リーク電流IRと順方向降下電圧VFとの間にあるトレードオフの関係を改善することが可能なトレンチショットキバリアダイオードを提供することを目的とする。
本発明の発明者は、製造ばらつきに起因してキャリアバンスがn過多となった場合でも、逆方向リーク電流IRと順方向降下電圧VFとの間にあるトレードオフの関係を改善すべく鋭意努力を重ねた結果、SJ構造の根元の部分、すなわち、SJ構造の第2主面側の部分をいわゆるTMBS(Trench MOS Barrier Schottky)構造(TMBSはビシェイ・インターテクノロジー社の登録商標)で置き換えれば、製造ばらつきに起因してキャリアバンスがn過多となった場合であっても、逆方向リーク電流IRが増大することがなくなり、もって、逆方向リーク電流IRと順方向降下電圧VFとの間にあるトレードオフの関係を改善することが可能となることを見出し、本発明を完成させるに至った。
(1)本発明のトレンチショットキバリアダイオードは、第1主面側に位置する第1導電型のカソード領域及び第2主面側に位置し前記カソード領域が含有する第1導電型の不純物よりも低濃度の第1導電型の不純物を含有する第1導電型のドリフト領域を有する半導体基板と、前記ドリフト領域の第2主面側に形成され、前記ドリフト領域との境界面に形成された絶縁層を介して導電性材料が埋め込まれた構造を有する複数の第2主面側トレンチ領域及び前記ドリフト領域における各第2主面側トレンチ領域の第1主面側に形成され、第1導電型とは反対の第2導電型の不純物を含有する複数の第2導電型の第1主面側トレンチ領域を有するトレンチ領域と、前記ドリフト領域において隣接する前記トレンチ領域間に挟まれた部分に位置するメサ領域と、前記半導体基板の第2主面上に形成され、前記メサ領域との間でショットキ接合を形成するバリア金属層とを備えることを特徴とする。
このため、本発明のトレンチショットキバリアダイオードによれば、SJ構造の第2主面側の部分をTMBS構造で置き換えた構造を有するため、後述する試験例からも明らかなように、ドリフト領域の表面における電界強度を緩和することができる。その結果、製造ばらつきに起因してキャリアバンスがn過多となった場合であっても、逆方向リーク電流IRが増大することがなくなる。このため、逆方向リーク電流IRと順方向降下電圧VFとの間にあるトレードオフの関係を改善することが可能となる。
(2)本発明のトレンチショットキバリアダイオードにおいては、前記第2主面側トレンチ領域の深さは、3μm以下であることが好ましい。
第2主面側トレンチ領域122の深さを深くすると、その分第1主面側トレンチ領域の深さ方向長さが短くなるため、逆方向耐圧VBRが低下する。その一方、逆方向耐圧VBRが低下しないようにするには、第1主面側トレンチ領域の深さ方向長さを長くしなければならないため、ドリフト領域の厚さが厚くなり、順方向降下電圧VFが高くなる。
この観点からいえば、第2主面側トレンチ領域の深さは、本発明の効果が得られる範囲内においてできるだけ浅いことが好ましく、具体的には、3μm以下であることが好ましく、2μm以下であることがより好ましい。
(3)本発明のトレンチショットキバリアダイオードにおいては、前記ドリフト領域は、第1主面側に位置する第1主面側ドリフト領域と、第2主面側に位置する第2主面側ドリフト領域とからなり、前記第1主面側ドリフト領域と前記第2主面側ドリフト領域との境界面の深さ位置は、前記第2主面側トレンチ領域の底面と同じ深さ位置又は前記第2主面側トレンチ領域の底面の深さ位置よりも浅い位置にあることが好ましい。
このような構成とすることにより、逆方向リーク電流IRと順方向降下電圧VFとの間にあるトレードオフの関係を改善することができる。
(4)本発明のトレンチショットキバリアダイオードにおいては、前記第2主面側ドリフト領域の不純物濃度は、前記第1主面側ドリフト領域の不純物濃度よりも高いことが好ましい。
このような構成とすることにより、逆方向リーク電流IRがそれほど増大しない範囲で、順方向降下電圧VFを低減することができる。
(5)本発明のトレンチショットキバリアダイオードにおいては、前記第2主面側ドリフト領域の不純物濃度は、前記第1主面側ドリフト領域の不純物濃度よりも低いことが好ましい。
このような構成とすることにより、順方向降下電圧VFがそれほど増大しない範囲で、逆方向リーク電流IRを低減することができる。
(6)本発明のトレンチショットキバリアダイオードにおいては、前記第2主面側トレンチ領域の前記絶縁層は、トレンチ側壁部分がトレンチ底面部分よりも薄く形成されていることが好ましい。
このような構成とすることにより、逆方向耐圧VBRを犠牲にすることなく、逆方向リーク電流IRを低くすることが可能となる。
(7)本発明のトレンチショットキバリアダイオードにおいては、前記第2主面側トレンチ領域の前記絶縁層は、トレンチ側壁上部からトレンチ側壁下部に向けて徐々に厚くなるように形成されていることが好ましい。
このような構成とすることによっても、逆方向耐圧VBRを犠牲にすることなく、逆方向リーク電流IRを低くすることが可能となる。
(8)本発明のトレンチショットキバリアダイオードにおいては、前記第1主面側トレンチ領域は、前記バリア電極層に対して電気的に接続されていることが好ましい。
このような構成とすることにより、逆バイアス時には、メサ領域が速やかにピンチオフされることとなり、逆方向リーク電流IRを十分に低くすることが可能となる。
(9)本発明のトレンチショットキバリアダイオードにおいては、前記トレンチ領域は、平面的に見てストライプ形状を有するとともに、平面的に見ていずれかの領域において、前記第2主面側トレンチ領域が形成されていない領域を有し、前記第1主面側トレンチ領域は、前記第2主面側トレンチ領域が形成されていない領域において前記バリア電極層に対して電気的に接続されていることが好ましい。
このような構成とすることにより、第1主面側トレンチ領域を前記バリア電極層に対して確実に電気的に接続することが可能となる。
(10)本発明のトレンチショットキバリアダイオードにおいては、前記第2主面側トレンチ領域の前記絶縁層は、トレンチ底面部分において開口を有し、前記第1主面側トレンチ領域は、前記開口を介して前記導電性材料と電気的に接続されていることが好ましい。
このような構成とすることによっても、第1主面側トレンチ領域をバリア電極層に対して確実に電気的に接続することが可能となる。また、第1主面側トレンチ領域をバリア電極層に対して電気的に接続するために、あえて第2主面側トレンチ領域が形成されていない領域を形成する必要がなくなるため、これによって本発明の効果が弱められることもなくなる。
(11)本発明のトレンチショットキバリアダイオードにおいては、前記第1主面側トレンチ領域は、前記バリア電極層に対して電気的に浮いた状態にあることが好ましい。
このような構成とすることによっても、逆バイアス時にはメサ領域がピンチオフされるため、逆方向リーク電流IRを十分に低くすることが可能となる。また、この場合、第1主面側トレンチ領域からドリフト領域への少数キャリアの注入が起こらなくなるため、高温や大電流時にも高速のスイッチング特性が確保されるという効果も得られる。
以下、本発明のトレンチショットキバリアダイオードについて、図に示す実施の形態に基づいて説明する。
[実施形態1]
[実施形態1に係るトレンチショットキバリアダイオード100の構成]
図1は、実施形態1に係るトレンチショットキバリアダイオード100を説明するために示す図である。図1(a)はトレンチショットキバリアダイオード100の断面図であり、図1(b)は図1(a)のA1−A1断面図であり、図1(c)は図1(a)のA2−A2断面図である。
実施形態1に係るトレンチショットキバリアダイオード100は、図1に示すように、
第1主面側に位置するn型カソード領域(第1導電型のカソード領域)112及び第2主面側に位置するn型ドリフト領域(第1導電型のドリフト領域)114を有する半導体基板110と、n型ドリフト領域114の第2主面側に形成され、n型ドリフト領域114との境界面に形成された絶縁層124を介して導電性材料126が埋め込まれた構造を有する複数の第2主面側トレンチ領域122及びn型ドリフト領域114における各第2主面側トレンチ領域122の第1主面側に形成された複数のp型の第1主面側トレンチ領域120を有するトレンチ領域116と、n型ドリフト領域114において隣接するトレンチ領域116間に挟まれた部分に位置するメサ領域118と、半導体基板110の第2主面上に形成され、メサ領域118との間でショットキ接合を形成し導電性材料126との間でオーミック接合を形成するバリア金属層128とを備える。なお、符号130は、バリア電極層128の第2主面側に位置するアノード電極層を示し、符号132は、n型カソード領域112の第1主面側に位置するカソード電極層を示す。
なお、実施形態1に係るトレンチショットキバリアダイオード100においては、n型カソード領域112は、n型シリコン基板からなり、n型ドリフト領域114は、n型シリコン基板の第2主面側にエピタキシャル成長させたn型シリコン層からなる。
型カソード領域112の厚さは例えば400μmであり、n型ドリフト領域114の厚さは例えば10μmであり、第2主面側トレンチ122の深さは例えば1.5μmであり、第1主面側トレンチ120の深さ方向に沿った長さは例えば6μmである。絶縁層124の厚さは例えば0.15μmであり、トレンチ領域116の幅Wtは例えば0.8μmであり、メサ領域918の幅Wmは1.6μmである。トレンチ領域116は、平面的に見てストライプ形状を有する。
また、n型カソード領域112の不純物濃度は例えば2×1019cm−3であり、n型ドリフト領域112の不純物濃度Ndは例えば1.5×1016cm−3であり、p型の第1主面側トレンチ領域120の不純物濃度Naは例えば3×1016cm−3である。
[実施形態1に係るトレンチショットキバリアダイオード100の効果]
以上のように構成された実施形態1に係るトレンチショットキバリアダイオード100によれば、SJ構造の第2主面側の部分をTMBS構造で置き換えた構造を有するため、後述する試験例からも明らかなように、n型ドリフト領域114の表面における電界強度を緩和することができる。その結果、製造ばらつきに起因してキャリアバンスがn過多となった場合であっても、逆方向リーク電流IRが増大することがなくなる。このため、逆方向リーク電流IRと順方向降下電圧VFとの間にあるトレードオフの関係を改善することが可能となる。
また、実施形態1に係るトレンチショットキバリアダイオード100によれば、第2主面側トレンチ領域122の深さが1.5μmと比較的浅いものであるため、逆方向リーク電流IRと順方向降下電圧VFとの間にあるトレードオフの関係を改善することが可能となる。
[実施形態1に係るトレンチショットキバリアダイオードの製造方法]
図2〜図4は、実施形態1に係るトレンチショットキバリアダイオードの製造方法を説明するために示す図である。図2(a)〜図2(c)、図3(a)〜図3(c)及び図4(a)〜図4(c)は各工程図である。
実施形態1に係るトレンチショットキバリアダイオード100は、以下の(a)半導体基板準備工程、(b)溝形成工程、(c)p型シリコン埋め込み工程、(d)第2溝形成工程、(e)絶縁層形成工程、(f)導電性材料埋め込み工程、(g)導電性材料整形工程、(h)絶縁層除去工程及び(i)バリアメタル形成工程を行うことによって製造することができる。以下、各工程に沿って実施形態1に係るトレンチショットキバリアダイオードの製造方法を説明する。
(a)半導体基板準備工程
型カソード層112(厚さ:400μm、不純物濃度:2×1019cm−3)の上面にn型ドリフト層114(厚さ:10μm、不純物濃度:1.5×1016cm−3)が形成されたシリコン基板110を準備する(図2(a)参照。)。
(b)溝形成工程
その後、シリコン基板110の第2主面に熱酸化法により500nmの酸化珪素膜を形成し、フォトリソグラフィー法により当該酸化珪素膜に開口を形成して溝形成用マスクMを形成する。その後、溝形成用マスクMを介してシリコン基板110をガスでエッチングして、シリコン基板110の第2主面に所定の深さ(深さ:7.5μm)、かつ、所定の幅(幅:0.8μm)と間隔(間隔:1.6μm)を有する複数の溝T1を形成する(図2(b)参照。)。
(c)p型シリコン埋め込み工程
その後、複数の溝T1の内部にエピタキシャル成長法によりp型シリコン119(不純物濃度:3×1016cm−3)を埋め込む。なお、このとき、シリコン基板110の第2主面にもp型シリコン119が形成されることとなる(図2(c)参照。)。
(d)第2溝形成工程
その後、シリコン基板110を第2主面からガスでエッチングして、シリコン基板110の第2主面における溝T1と同じ平面位置に所定の深さ(深さ:1.5μm)の第2溝T2を形成する(図3(a)参照。)。
(e)絶縁層形成工程
その後、溝形成用マスクMを除去し、その後、第2溝T2の内面(及びシリコン基板110の第2主面)を熱酸化法により酸化して、所定の厚さ(厚さ:0.15μm)の絶縁層123を形成する(図3(b)参照。)。
(f)導電性材料埋め込み工程
その後、第2溝T2の内部に、導電性材料としての高濃度のp型不純物(例えばB(ボロン))を含有するp型ポリシリコン(不純物濃度:5×1019cm−3)をCVD(Chemical Vapor Deposition)法により埋め込む(図3(c)参照。)。
(g)導電性材料整形工程
その後、第2溝T2の表面より上方の導電性材料をエッチングにより除去して整形する(図4(a)参照。)。
(h)絶縁層除去工程
その後、シリコン基板110の第2主面側の表面における絶縁層123をエッチングにより除去する。その結果、第2溝T2の内部におけるn型ドリフト領域114と接する部分に位置する絶縁膜が絶縁層124となる(図4(b)参照。)。
(i)バリアメタル形成工程
その後、シリコン基板110の第2主面側の表面にバリアメタル128(例えばMo(モリブデン))及びアノード電極層130(例えばNi(ニッケル))を順次形成するとともに、シリコン基板110の第1主面側の表面にカソード電極層132(例えばTi(チタン))を形成する(図4(c)参照。)。
以上の工程を実施することにより、実施形態1に係るトレンチショットキバリアダイオード100を製造することができる。
[実施形態2]
図5は、実施形態2に係るトレンチショットキバリアダイオード200断面図である。
実施形態2に係るトレンチショットキバリアダイオード200は、基本的には実施形態1に係るトレンチショットキバリアダイオード100と同様の構成を有するが、n型ドリフト領域の構造が実施形態1に係るトレンチショットキバリアダイオード100の場合とは異なっている。すなわち、実施形態2に係るトレンチショットキバリアダイオード200においては、n型ドリフト領域は、図5に示すように、第1主面側ドリフト領域214と第2主面側ドリフト領域234とからなる構造を有する。
なお、第1主面側ドリフト領域214の不純物濃度Ndは例えば1.5×1016cm−3であり、第2主面側ドリフト領域234の不純物濃度Ndは例えば3×1016cm−3である。また、第1主面側ドリフト領域214と第2主面側ドリフト領域234との境界面の深さ位置は、第2主面側トレンチ領域222の底面と同じ深さ位置にある。
このように、実施形態2に係るトレンチショットキバリアダイオード200は、ドリフト領域の構造が実施形態1に係るトレンチショットキバリアダイオード100の場合とは異なるが、実施形態1に係るトレンチショットキバリアダイオードの場合と同様に、SJ構造の第2主面側の部分をTMBS構造で置き換えた構造を有するため、ドリフト領域の表面における電界強度を緩和することができる。その結果、製造ばらつきに起因してキャリアバンスがn過多となった場合であっても、逆方向リーク電流IRが増大することがなくなる。このため、逆方向リーク電流IRと順方向降下電圧VFとの間にあるトレードオフの関係を改善することが可能となる。
また、実施形態2に係るトレンチショットキバリアダイオード200によれば、第2主面側ドリフト領域の不純物濃度が第1主面側ドリフト領域の不純物濃度よりも高いため、逆方向リーク電流IRがそれほど増大しない範囲で、順方向降下電圧VFを低減することができる。
なお、実施形態2に係るトレンチショットキバリアダイオード200は、これ以外の点では実施形態1に係るトレンチショットキバリアダイオード100の場合と同様の構成を有するため、実施形態1に係るトレンチショットキバリアダイオード100が有する効果のうち該当する効果を有する。
実施形態2に係るトレンチショットキバリアダイオード200は、以下の(a)半導体基板準備工程、(b)溝形成工程、(c)p型シリコン埋め込み工程、(d)CMP工程、(e)エピタキシャル成長工程、(f)第2溝形成工程、(g)絶縁層形成工程、(h)導電性材料埋め込み工程、(i)導電性材料整形工程、(j)絶縁層除去工程及び(k)バリアメタル形成工程を行うことによって製造することができる。以下、各工程に沿って実施形態2に係るトレンチショットキバリアダイオードの製造方法を説明する。
図6〜図8は、実施形態2に係るトレンチショットキバリアダイオードの製造方法を説明するために示す図である。図6(a)〜図6(c)、図7(a)〜図7(c)及び図8(a)〜図8(c)は各工程図である。
(a)半導体基板準備工程
実施形態1に係るトレンチショットキバリアダイオードの製造方法の場合と同様に、n型カソード層212(厚さ:400μm、不純物濃度:2×1019cm−3)の上面にn型ドリフト層214(厚さ:10μm、不純物濃度:1.5×1016cm−3)が形成されたシリコン基板210を準備する。
(b)溝形成工程
その後、実施形態1に係るトレンチショットキバリアダイオードの製造方法の場合と同様に、シリコン基板210の第2主面に熱酸化法により500nmの酸化珪素膜を形成し、フォトリソグラフィー法により当該酸化珪素膜に開口を形成して溝形成用マスクMを形成する。その後、溝形成用マスクMを介してシリコン基板210をガスでエッチングして、シリコン基板210の第2主面に所定の深さ(深さ:7.5μm)、かつ、所定の幅(幅:0.8μm)と間隔(間隔:1.6μm)を有する複数の溝T1を形成する。
(c)p型シリコン埋め込み工程
その後、実施形態1に係るトレンチショットキバリアダイオードの製造方法の場合と同様に、複数の溝T1の内部にエピタキシャル成長法によりp型シリコン(不純物濃度:3×1016cm−3)を埋め込む。なお、このとき、シリコン基板210の第2主面にもp型シリコンが形成されることとなる。
(d)CMP工程
その後、CMP(Chemical Mechanical Polishing)法により、シリコン基板210を第2主面側から所定深さまで除去する(図6(a)参照。)。
(e)エピタキシャル成長工程
その後、エピタキシャル成長法により、シリコン基板210の第2主面側にn型シリコン層を形成し(不純物濃度:3×1016cm−3)、第2ドリフト層234とする(図6(b)参照。)。これにより、シリコン基板210は、n型カソード層212の第2主面側に、n型第2主面側ドリフト層214及びn型第1主面側ドリフト層234を有するものとなる。
(f)第2溝形成工程
その後、第1溝T1を形成したときと同様の平面位置に同様の構成を有する溝形成用マスクMを形成し、当該溝形成用マスクMを介して第2主面側ドリフト層234をガスでエッチングして、第2主面側ドリフト層234の第2主面における溝T1と同じ平面位置に所定の深さ(深さ:1.5μm)の第2溝T2を形成する(図6(c)参照。)。
(g)絶縁層形成工程
その後、実施形態1に係るトレンチショットキバリアダイオードの製造方法の場合と同様に、溝形成用マスクMを除去し、その後、第2溝T2の内面(及びシリコン基板210の第2主面)を熱酸化法により酸化して、所定の厚さ(厚さ:0.15μm)の絶縁層223を形成する(図7(a)参照。)。
(h)導電性材料埋め込み工程
その後、実施形態1に係るトレンチショットキバリアダイオードの製造方法の場合と同様に、第2溝T2の内部に、導電性材料としての高濃度のp型不純物(例えばB(ボロン))を含有するp型ポリシリコン(不純物濃度:5×1019cm−3)をCVD(Chemical Vapor Deposition)法により埋め込む(図7(b)参照。)。
(i)導電性材料整形工程
その後、実施形態1に係るトレンチショットキバリアダイオードの製造方法の場合と同様に、第2溝T2の表面より上方の導電性材料をエッチングにより除去して整形する(図7(c)参照。)。
(j)絶縁層除去工程
その後、実施形態1に係るトレンチショットキバリアダイオードの製造方法の場合と同様に、第2主面側ドリフト層234の第2主面側の表面における絶縁層223をエッチングにより除去する。その結果、第2溝T2の内部におけるn型ドリフト領域214と接する部分に位置する絶縁膜が絶縁層224となる(図8(a)参照。)。
(k)バリアメタル形成工程
その後、実施形態1に係るトレンチショットキバリアダイオードの製造方法の場合と同様に、シリコン基板210の第2主面側の表面にバリアメタル228(例えばMo(モリブデン))及びアノード電極層230(例えばNi(ニッケル))を順次形成するとともに、シリコン基板210の第1主面側の表面にカソード電極層232(例えばTi(チタン))を形成する(図8(b)及び図8(c)参照。)。
以上の工程を実施することにより、実施形態2に係るトレンチショットキバリアダイオード200を製造することができる。
[実施形態3]
図9は、実施形態3におけるトレンチショットキバリアダイオード300を説明するために示す図である。図9(a)は実施形態3におけるトレンチショットキバリアダイオード300の断面図であり、図9(b)は実施形態1に係るトレンチショットキバリアダイオード100の断面図である。
実施形態3に係るトレンチショットキバリアダイオード300は、基本的には実施形態1に係るトレンチショットキバリアダイオード100と同様の構成を有するが、トレンチ領域の構造が実施形態1に係るトレンチショットキバリアダイオード100の場合とは異なる。すなわち、実施形態3に係るトレンチショットキバリアダイオード300においては、トレンチ領域316は、平面的に見てストライプ形状を有するとともに、図9に示すように、平面的に見てストライプ両端部の領域において、第2主面側トレンチ領域322が形成されていない領域を有し、第1主面側トレンチ領域320は、第2主面側トレンチ領域322が形成されていない領域(符号R1で示す領域参照。)においてバリア電極層328に対して電気的に接続されている。
このように、実施形態3に係るトレンチショットキバリアダイオード300は、トレンチ領域の構造が実施形態1に係るトレンチショットキバリアダイオード100の場合とは異なるが、実施形態1に係るトレンチショットキバリアダイオードの場合と同様に、SJ構造の第2主面側の部分をTMBS構造で置き換えた構造を有するため、ドリフト領域の表面における電界強度を緩和することができる。その結果、製造ばらつきに起因してキャリアバンスがn過多となった場合であっても、逆方向リーク電流IRが増大することがなくなる。このため、逆方向リーク電流IRと順方向降下電圧VFとの間にあるトレードオフの関係を改善することが可能となる。
また、実施形態3に係るトレンチショットキバリアダイオード300によれば、第1主面側トレンチ領域320がバリア電極層328に対して電気的に接続されているため、逆バイアス時には、メサ領域が速やかにピンチオフされることとなり、逆方向リーク電流IRを十分に低くすることが可能となる。
なお、実施形態3に係るトレンチショットキバリアダイオード300は、これ以外の点では実施形態1に係るトレンチショットキバリアダイオード100の場合と同様の構成を有するため、実施形態1に係るトレンチショットキバリアダイオード100が有する効果のうち該当する効果を有する。
[実施形態4]
図10は、実施形態4におけるトレンチショットキバリアダイオード400の断面図である。
実施形態4に係るトレンチショットキバリアダイオード400は、基本的には実施形態1に係るトレンチショットキバリアダイオード100と同様の構成を有するが、トレンチ領域の構造が実施形態1に係るトレンチショットキバリアダイオード100の場合とは異なる。すなわち、実施形態4に係るトレンチショットキバリアダイオード400においては、図10に示すように、第2主面側トレンチ領域422の絶縁層424は、トレンチ底面部分において開口R2を有し、第1主面側トレンチ領域420は、開口R2を介して導電性材料426と電気的に接続されている。
このように、実施形態4に係るトレンチショットキバリアダイオード400は、トレンチ領域の構造が実施形態1に係るトレンチショットキバリアダイオード100の場合とは異なるが、実施形態1に係るトレンチショットキバリアダイオードの場合と同様に、SJ構造の第2主面側の部分をTMBS構造で置き換えた構造を有するため、ドリフト領域の表面における電界強度を緩和することができる。その結果、製造ばらつきに起因してキャリアバンスがn過多となった場合であっても、逆方向リーク電流IRが増大することがなくなる。このため、逆方向リーク電流IRと順方向降下電圧VFとの間にあるトレードオフの関係を改善することが可能となる。
また、実施形態4に係るトレンチショットキバリアダイオード400によれば、第1主面側トレンチ領域420がバリア電極層428に対して電気的に接続されているため、逆バイアス時には、メサ領域が速やかにピンチオフされることとなり、逆方向リーク電流IRを十分に低くすることが可能となる。
また、実施形態4に係るトレンチショットキバリアダイオード400によれば、実施形態3に係るトレンチショットキバリアダイオード300の場合とは異なり、第1主面側トレンチ領域をバリア電極層に対して電気的に接続するためにあえて第2主面側トレンチ領域が形成されていない領域を形成するという必要がなくなるため、これによって本発明の効果が弱められることもなくなる。
なお、実施形態4に係るトレンチショットキバリアダイオード400は、これ以外の点では実施形態1に係るトレンチショットキバリアダイオード100の場合と同様の構成を有するため、実施形態1に係るトレンチショットキバリアダイオード100が有する効果のうち該当する効果を有する。
実施形態4に係るトレンチショットキバリアダイオード400は、以下の(a)半導体基板準備工程、(b)溝形成工程、(c)p型シリコン埋め込み工程、(d)第2溝形成工程、(e)絶縁層形成工程、(f)導電性材料埋め込み工程、(g)導電性材料整形工程、(h)絶縁層除去工程及び(i)バリアメタル形成工程を行うことによって製造することができる。以下、各工程に沿って実施形態1に係るトレンチショットキバリアダイオードの製造方法を説明する。
図11は、実施形態4に係るトレンチショットキバリアダイオードの製造方法を説明するために示す図である。図11(a)〜図11(c)は各工程図である。なお、(a)半導体基板準備工程〜(d)第2溝形成工程及び(g)導電性材料整形工程〜(i)バリアメタル形成工程の各工程は実施形態1に係るトレンチショットキバリアダイオードの製造方法の場合と同様であるため、説明を省略する。
(e)絶縁層形成工程
(a)半導体基板準備工程〜(d)第2溝形成工程を順次行った後、実施形態1に係るトレンチショットキバリアダイオードの製造方法の場合と同様に、溝形成用マスクMを除去し、その後、第2溝T2の内面(及びシリコン基板410の第2主面)を熱酸化法により酸化して、所定の厚さ(厚さ:0.15μm)の絶縁層423を形成し(図11(a)参照。)、その後、第2溝T2の底面において、絶縁層423に開口R2を形成する(図11(b)参照。)。
(f)導電性材料埋め込み工程
その後、実施形態1に係るトレンチショットキバリアダイオードの製造方法の場合と同様に、第2溝T2の内部に、導電性材料としての高濃度のp型不純物(例えばB(ボロン))を含有するp型ポリシリコン(不純物濃度:5×1019cm−3)をCVD(Chemical Vapor Deposition)法により埋め込む(図7(b)参照。)。その結果、第1主面側トレンチ領域420と第2主面側トレンチ領域422における導電性材料とは電気的に接続されることになる。
以上の工程の後、(g)導電性材料整形工程〜(i)バリアメタル形成工程を順次行うことにより、実施形態4に係るトレンチショットキバリアダイオード400を製造することができる。
[実施形態5]
図12は、実施形態5におけるトレンチショットキバリアダイオード500の断面図である。
実施形態5に係るトレンチショットキバリアダイオード500は、基本的には実施形態1に係るトレンチショットキバリアダイオード100と同様の構成を有するが、絶縁層の構造が実施形態1に係るトレンチショットキバリアダイオード100の場合とは異なる。すなわち、実施形態5に係るトレンチショットキバリアダイオード500においては、図12に示すように、第2主面側トレンチ領域522の絶縁層524は、トレンチ側壁部分(0.1μm)がトレンチ底面部分(0.15μm)よりも薄く形成されている。
このように、実施形態5に係るトレンチショットキバリアダイオード500は、絶縁層の構造が実施形態1に係るトレンチショットキバリアダイオード100の場合とは異なるが、実施形態1に係るトレンチショットキバリアダイオードの場合と同様に、SJ構造の第2主面側の部分をTMBS構造で置き換えた構造を有するため、ドリフト領域の表面における電界強度を緩和することができる。その結果、製造ばらつきに起因してキャリアバンスがn過多となった場合であっても、逆方向リーク電流IRが増大することがなくなる。このため、逆方向リーク電流IRと順方向降下電圧VFとの間にあるトレードオフの関係を改善することが可能となる。
また、実施形態5に係るトレンチショットキバリアダイオード500によれば、第2主面側トレンチ領域522の絶縁層524が、トレンチ側壁部分がトレンチ底面部分よりも薄く形成されているため、逆方向耐圧VBRを犠牲にすることなく、逆方向リーク電流IRを低くすることが可能となる。
なお、実施形態5に係るトレンチショットキバリアダイオード500は、これ以外の点では実施形態1に係るトレンチショットキバリアダイオード100の場合と同様の構成を有するため、実施形態1に係るトレンチショットキバリアダイオード100が有する効果のうち該当する効果を有する。
[実施形態6]
図13は、実施形態6におけるトレンチショットキバリアダイオード600の断面図である。
実施形態6に係るトレンチショットキバリアダイオード600は、基本的には実施形態1に係るトレンチショットキバリアダイオード100と同様の構成を有するが、絶縁層の構造が実施形態1に係るトレンチショットキバリアダイオード100の場合とは異なる。すなわち、実施形態5に係るトレンチショットキバリアダイオード600においては、図13に示すように、第2主面側トレンチ領域622の絶縁層624は、トレンチ側壁上部(0.1μm)からトレンチ側壁下部(0.15μm)に向けて徐々に厚くなるように形成されている。
このように、実施形態6に係るトレンチショットキバリアダイオード600は、絶縁層の構造が実施形態1に係るトレンチショットキバリアダイオード100の場合とは異なるが、実施形態1に係るトレンチショットキバリアダイオードの場合と同様に、SJ構造の第2主面側の部分をTMBS構造で置き換えた構造を有するため、ドリフト領域の表面における電界強度を緩和することができる。その結果、製造ばらつきに起因してキャリアバンスがn過多となった場合であっても、逆方向リーク電流IRが増大することがなくなる。このため、逆方向リーク電流IRと順方向降下電圧VFとの間にあるトレードオフの関係を改善することが可能となる。
また、実施形態6に係るトレンチショットキバリアダイオード600によれば、第2主面側トレンチ領域622の絶縁層624が、トレンチ側壁上部からトレンチ側壁下部に向けて徐々に厚くなるように形成されているため、逆方向耐圧VBRを犠牲にすることなく、逆方向リーク電流IRを低くすることが可能となる。
なお、実施形態6に係るショットキバリアダイオード600は、これ以外の点では実施形態1に係るトレンチショットキバリアダイオード100の場合と同様の構成を有するため、実施形態1に係るトレンチショットキバリアダイオード100が有する効果のうち該当する効果を有する。
[試験例]
本試験例は、本発明のトレンチショットキバリアダイオードが、製造ばらつきに起因してキャリアバンスがn過多となった場合でも、逆方向リーク電流IRと順方向降下電圧VFとの間にあるトレードオフの関係を改善することが可能なトレンチショットキバリアダイオードであることを明らかにするための試験例である。
1.試料
試料としては、試験例に係るトレンチショットキバリアダイオード700及び比較例に係るトレンチショットキバリアダイオード700aを用いた。
図14は、試験例に係るトレンチショットキバリアダイオード700を説明するために示す図である。図14(a)は試験例に係るトレンチショットキバリアダイオード700の断面図であり、図14(b)は比較例に係るトレンチショットキバリアダイオード700aの断面図である。
試験例に係るトレンチショットキバリアダイオードは、図14(a)に示すように、本発明のトレンチショットキバリアダイオードである。n型カソード領域712の厚さは400μmであり、n型の第1主面側ドリフト領域714の厚さは10μmであり、n型の第2主面側ドリフト領域734の厚さは1.5μmであり、第2主面側トレンチ領域722の深さは1.5μmであり、第1主面側トレンチ領域720の深さ方向に沿った長さは6μmである。トレンチ領域716の幅Wtは例えば0.8μmであり、メサ領域918の幅Wmは1.5μmである。トレンチ領域716は、平面的に見てストライプ形状を有する。第1主面側トレンチ領域720は断面台形形状を有し、図中の角度θは88.5°である。絶縁層724の厚さは、トレンチ側壁部分で0.1μm、トレンチ底面部分で0.15μmである。n型カソード領域712の不純物濃度は例えば2×1019cm−3であり、n型ドリフト領域714の不純物濃度Ndは例えば1×1016cm−3であり、n型ドリフト領域734の不純物濃度Ndは例えば2×1016cm−3であり、p型の第1主面側トレンチ領域720の不純物濃度Naは例えば1.9×1016cm−3である。
一方、比較例に係るトレンチショットキバリアダイオードは、図14(b)に示すように、SJ構造を有する従来のトレンチショットキバリアダイオードである。n型カソード領域712の厚さは400μmであり、n型ドリフト領域714の厚さは9.5μmであり、トレンチ領域720aの深さは5.5μmである。トレンチ領域720aの幅Wtは0.8μmであり、メサ領域718の幅Wmは1.5μmである。トレンチ領域720aは、平面的に見てストライプ形状を有する。トレンチ領域720aは断面台形形状を有し、図中の角度θは88.5°である。n型カソード領域712の不純物濃度は例えば2×1019cm−3であり、n型ドリフト領域714の不純物濃度Ndは例えば1.5×1016cm−3であり、トレンチ領域720aの不純物濃度Naは例えば3×1016cm−3である。
2.試験
試験は、試験例に係るトレンチショットキバリアダイオード700及び比較例に係るトレンチショットキバリアダイオード700aのそれぞれについて、逆方向耐圧VBR、逆方向リーク電流IR、順方向降下電圧VF、深さ方向の電界強度分布などの特性をシミュレーションにより求めることにより行った。試験結果を、図15〜図18に示す。
図15は、試験例に係るトレンチショットキバリアダイオード700における逆方向電圧VRと逆方向リーク電流IRとの関係を説明するために示す図である。図15(a)は比較例に係るトレンチショットキバリアダイオード700aにおける逆方向電圧VRと逆方向リーク電流IRとの関係を示す図であり、図15(b)は試験例に係るトレンチショットキバリアダイオード700における逆方向電圧VRと逆方向リーク電流IRとの関係を示す図である。
図16は、試験例に係るトレンチショットキバリアダイオード700のメサ領域中央位置における深さ方向の電界強度分布を説明するために示す図である。図16(a)は比較例に係るトレンチショットキバリアダイオード700aにおける深さ方向の電界強度分布を説明するために示す図であり、図16(b)は試験例に係るトレンチショットキバリアダイオード700のメサ領域中央位置における深さ方向の電界強度分布を説明するために示す図である。
図17は、試験例に係るトレンチショットキバリアダイオード700における順方向降下電圧VFと逆方向リーク電流IRとのトレードオフ関係を説明するために示す図である。図17(a)は比較例に係るトレンチショットキバリアダイオード700aにおける順方向降下電圧VFと逆方向リーク電流IRとのトレードオフ関係を示す図であり、図17(b)は試験例に係るトレンチショットキバリアダイオード700における順方向降下電圧VFと逆方向リーク電流IRとのトレードオフ関係を示す図である。
図18は、試験例に係るトレンチショットキバリアダイオード700における順方向降下電圧VFと逆方向リーク電流IRとのトレードオフ関係を説明するために示す図である。
まず、逆方向リーク電流IRに関して言えば、図15に示すように、試験例に係るトレンチショットキバリアダイオード700においては、比較例に係るトレンチショットキバリアダイオード700aにおいてよりも、キャリアバンスがn過多となった場合における逆方向リーク電流IRが低いことが分かった。例えば、逆方向電圧VRが100Vのときを見れば、逆方向リーク電流IRが約1/3(3×10−3A/cmvs 1×10−2A/cm)となっている。なお、試験例に係るトレンチショットキバリアダイオード700においては、比較例に係るトレンチショットキバリアダイオード700aにおいてよりも、キャリアバンスがp過多となった場合及びキャリアバンスが取られている場合においても逆方向リーク電流IRが若干低くなることも分かった。
これは、図16からも分かるように、試験例に係るトレンチショットキバリアダイオード700においては、比較例に係るトレンチショットキバリアダイオード700aにおいてよりも、キャリアバンスがn過多となった場合におけるドリフト領域の表面における電界強度が弱いこと(2.0×10V/cm vs 3.8×10V/cm)に基づくものと考えられる。なお、試験例に係るトレンチショットキバリアダイオード700においては、比較例に係るトレンチショットキバリアダイオード700aにおいてよりも、キャリアバンスがp過多となった場合及びキャリアバンスが取られている場合においてもドリフト領域の表面における電界強度が若干弱くなることも分かった。
また、順方向降下電圧VFと逆方向リーク電流IRとのトレードオフ関係に関して言えば、図17及び図18に示すよう、試験例に係るトレンチショットキバリアダイオード700においては、比較例に係るトレンチショットキバリアダイオード700aにおいてよりも、順方向降下電圧VFと逆方向リーク電流IRとのトレードオフ関係が改善されていることが分かった。例えば、図18を見れば、逆方向リーク電流IRが約70%に低減されていることが分かる(図中L1及びL4参照。)。なお、試験例に係るトレンチショットキバリアダイオード700においては、比較例に係るトレンチショットキバリアダイオード700aにおいてよりも、キャリアバンスがp過多となった場合においても順方向降下電圧VFと逆方向リーク電流IRとのトレードオフ関係が若干改善されていることも分かった。
以上、本発明のトレンチショットキバリアダイオードを上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
(1)上記各実施形態においては、第1導電型をn型とし、第2導電型をp型として説明したが、本発明はこれに限定されるものではなく、第1導電型をp型とし、第2導電型をn型としてもよい。
(2)上記各実施形態においては、導電性材料として、p型のポリシリコンを用いているが、本発明はこれに限定されるものではない。n型のポリシリコンを用いてもよいし、アルミニウム、バリアメタルを用いてもよい。
(3)上記実施形態2においては、第1主面側ドリフト領域214と第2主面側ドリフト領域234との境界面の深さ位置が第2主面側トレンチ領域222の底面と同じ深さ位置であったが、本発明はこれに限定されるものではない。第1主面側ドリフト領域214と第2主面側ドリフト領域234との境界面の深さ位置は、第2主面側トレンチ領域222の底面の深さ位置よりも浅い位置にあってもよい。
実施形態1に係るトレンチショットキバリアダイオード100を説明するために示す図である。 実施形態1に係るトレンチショットキバリアダイオードの製造方法を説明するために示す図である。 実施形態1に係るトレンチショットキバリアダイオードの製造方法を説明するために示す図である。 実施形態1に係るトレンチショットキバリアダイオードの製造方法を説明するために示す図である。 実施形態2に係るトレンチショットキバリアダイオード200の断面図である。 実施形態2に係るトレンチショットキバリアダイオードの製造方法を説明するために示す図である。 実施形態2に係るトレンチショットキバリアダイオードの製造方法を説明するために示す図である。 実施形態2に係るトレンチショットキバリアダイオードの製造方法を説明するために示す図である。 実施形態3におけるトレンチショットキバリアダイオード300を説明するために示す図である。 実施形態4に係るトレンチショットキバリアダイオード400の断面図である。 実施形態4に係るトレンチショットキバリアダイオードの製造方法を説明するために示す図である。 実施形態5に係るトレンチショットキバリアダイオード500の断面図である。 実施形態6に係るトレンチショットキバリアダイオード600の断面図である。 試験例に係るトレンチショットキバリアダイオード700を説明するために示す図である。 試験例に係るトレンチショットキバリアダイオード700における逆方向耐圧VBRと逆方向リーク電流IRとの関係を説明するために示す図である。 試験例に係るトレンチショットキバリアダイオード700における深さ方向の電界強度分布を説明するために示す図である。 試験例に係るトレンチショットキバリアダイオード700における順方向降下電圧VFと逆方向リーク電流IRとのトレードオフ関係を説明するために示す図である。 試験例に係るトレンチショットキバリアダイオード700における順方向降下電圧VFと逆方向リーク電流IRとのトレードオフ関係を説明するために示す図である。 従来のトレンチショットキバリアダイオード900を説明するために示す図である。
符号の説明
100,200,300,400,500,600,700,700a,900…トレンチショットキバリアダイオード、110,210,310,410,510,610,710,910…半導体基板、112,212,312,412,512,612,712,912…カソード領域、114,214,314,414,514,614,714,914…ドリフト領域、116,216,316,416,516,616,716,916…トレンチ領域、118,218,318,418,518,618,718,918…メサ領域、120,220,320,420,520,620,720…第1主面側トレンチ領域、122,222,322,422,522,622,722…第2主面側トレンチ領域、124,224,324,424,524,624,724…絶縁層、126,226,326,426,526,626,726…導電性材料、128,228,328,428,528,628,728,928…バリア金属層、130,230,330,430,530,630,730…アノード電極層、132,232,332,432,532,632,732…カソード電極層、234,734…第2主面側ドリフト領域、Jo…オーミック接合、Js…ショットキ接合

Claims (11)

  1. 第1主面側に位置する第1導電型のカソード領域及び第2主面側に位置し前記カソード領域が含有する第1導電型の不純物よりも低濃度の第1導電型の不純物を含有する第1導電型のドリフト領域を有する半導体基板と、
    前記ドリフト領域の第2主面側に形成され、前記ドリフト領域との境界面に形成された絶縁層を介して導電性材料が埋め込まれた構造を有する複数の第2主面側トレンチ領域及び前記ドリフト領域における各第2主面側トレンチ領域の第1主面側に形成され、第1導電型とは反対の第2導電型の不純物を含有する複数の第2導電型の第1主面側トレンチ領域を有するトレンチ領域と、
    前記ドリフト領域において隣接する前記トレンチ領域間に挟まれた部分に位置するメサ領域と、
    前記半導体基板の第2主面上に形成され、前記メサ領域との間でショットキ接合を形成するバリア金属層とを備えることを特徴とするトレンチショットキバリアダイオード。
  2. 請求項1に記載のトレンチショットキバリアダイオードにおいて、
    前記第2主面側トレンチ領域の深さは、3μm以下であることを特徴とするトレンチショットキバリアダイオード。
  3. 請求項1又は2に記載のトレンチショットキバリアダイオードにおいて、
    前記ドリフト領域は、第1主面側に位置する第1主面側ドリフト領域と、第2主面側に位置する第2主面側ドリフト領域とからなり、
    前記第1主面側ドリフト領域と前記第2主面側ドリフト領域との境界面の深さ位置は、前記第2主面側トレンチ領域の底面と同じ深さ位置又は前記第2主面側トレンチ領域の底面の深さ位置よりも浅い位置にあることを特徴とするトレンチショットキバリアダイオード。
  4. 請求項3に記載のトレンチショットキバリアダイオードにおいて、
    前記第2主面側ドリフト領域の不純物濃度は、前記第1主面側ドリフト領域の不純物濃度よりも高いことを特徴とするトレンチショットキバリアダイオード。
  5. 請求項3に記載のトレンチショットキバリアダイオードにおいて、
    前記第2主面側ドリフト領域の不純物濃度は、前記第1主面側ドリフト領域の不純物濃度よりも低いことを特徴とするトレンチショットキバリアダイオード。
  6. 請求項1〜5のいずれかに記載のトレンチショットキバリアダイオードにおいて、
    前記第2主面側トレンチ領域の前記絶縁層は、トレンチ側壁部分がトレンチ底面部分よりも薄く形成されていることを特徴とするトレンチショットキバリアダイオード。
  7. 請求項1〜6のいずれかに記載のトレンチショットキバリアダイオードにおいて、
    前記第2主面側トレンチ領域の前記絶縁層は、トレンチ側壁上部からトレンチ側壁下部に向けて徐々に厚くなるように形成されていることを特徴とするトレンチショットキバリアダイオード。
  8. 請求項1〜7のいずれかに記載のトレンチショットキバリアダイオードにおいて、
    前記第1主面側トレンチ領域は、前記バリア電極層に対して電気的に接続されていることを特徴とするトレンチショットキバリアダイオード。
  9. 請求項8に記載のトレンチショットキバリアダイオードにおいて、
    前記トレンチ領域は、平面的に見てストライプ形状を有するとともに、平面的に見ていずれかの領域において、前記第2主面側トレンチ領域が形成されていない領域を有し、
    前記第1主面側トレンチ領域は、前記第2主面側トレンチ領域が形成されていない領域において前記バリア電極層に対して電気的に接続されていることを特徴とするトレンチショットキバリアダイオード。
  10. 請求項8に記載のトレンチショットキバリアダイオードにおいて、
    前記第2主面側トレンチ領域の前記絶縁層は、トレンチ底面部分において開口を有し、
    前記第1主面側トレンチ領域は、前記開口を介して前記導電性材料と電気的に接続されていることを特徴とするトレンチショットキバリアダイオード。
  11. 請求項1〜7のいずれかに記載のトレンチショットキバリアダイオードにおいて、
    前記第1主面側トレンチ領域は、前記バリア電極層に対して電気的に浮いた状態にあることを特徴とするトレンチショットキバリアダイオード。
JP2008325665A 2008-12-22 2008-12-22 トレンチショットキバリアダイオードの製造方法 Expired - Fee Related JP5566020B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008325665A JP5566020B2 (ja) 2008-12-22 2008-12-22 トレンチショットキバリアダイオードの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008325665A JP5566020B2 (ja) 2008-12-22 2008-12-22 トレンチショットキバリアダイオードの製造方法

Publications (2)

Publication Number Publication Date
JP2010147399A true JP2010147399A (ja) 2010-07-01
JP5566020B2 JP5566020B2 (ja) 2014-08-06

Family

ID=42567480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008325665A Expired - Fee Related JP5566020B2 (ja) 2008-12-22 2008-12-22 トレンチショットキバリアダイオードの製造方法

Country Status (1)

Country Link
JP (1) JP5566020B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089723A (ja) * 2011-10-17 2013-05-13 Rohm Co Ltd 半導体装置
CN103383968A (zh) * 2012-05-06 2013-11-06 朱江 一种界面电荷补偿肖特基半导体装置及其制备方法
CN103456627A (zh) * 2013-08-28 2013-12-18 中航(重庆)微电子有限公司 一种复合型沟槽栅肖特基器件结构及其制造方法
US8912622B2 (en) 2012-12-18 2014-12-16 Kabushiki Kaisha Toshiba Semiconductor device
JP2016006890A (ja) * 2011-07-27 2016-01-14 株式会社豊田中央研究所 Mosfet
JP2016225333A (ja) * 2015-05-27 2016-12-28 トヨタ自動車株式会社 Sbd
CN106783954A (zh) * 2016-12-26 2017-05-31 东莞市联洲知识产权运营管理有限公司 一种低功率沟槽式肖特基整流器件及其制造方法
US9728654B2 (en) 2013-06-05 2017-08-08 Rohm Co., Ltd. Semiconductor device and method of manufacturing same
WO2017168736A1 (ja) * 2016-03-31 2017-10-05 新電元工業株式会社 半導体装置及び半導体装置の製造方法
CN109119490A (zh) * 2018-08-24 2019-01-01 电子科技大学 一种复合结构的槽栅二极管
CN111095570A (zh) * 2017-09-11 2020-05-01 Tdk株式会社 肖特基势垒二极管
WO2020203650A1 (ja) * 2019-03-29 2020-10-08 京セラ株式会社 半導体装置及び半導体装置の製造方法
WO2020203662A1 (ja) * 2019-03-29 2020-10-08 京セラ株式会社 半導体装置及び半導体装置の製造方法
US10916644B2 (en) 2018-09-14 2021-02-09 Kabushiki Kaisha Toshiba Semiconductor device
JP2021034443A (ja) * 2019-08-20 2021-03-01 株式会社東芝 半導体装置
CN113851525A (zh) * 2021-09-18 2021-12-28 中山大学 一种GaN基沟槽金属氧化物肖特基势垒二极管及其制备方法
CN116598343A (zh) * 2023-07-18 2023-08-15 深圳平创半导体有限公司 沟槽型碳化硅二极管器件结构及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216409A (ja) * 1999-01-19 2000-08-04 Rockwell Sci Center Llc 整流装置およびパルス幅変調モ―タ制御回路
US20010000033A1 (en) * 1999-05-28 2001-03-15 Baliga Bantval Jayant Methods of forming power semiconductor devices having tapered trench-based insulating regions therein
JP2001284604A (ja) * 2000-03-31 2001-10-12 Shindengen Electric Mfg Co Ltd 半導体装置
JP2003506903A (ja) * 1999-08-10 2003-02-18 イノベイティブ・テクノロジー・ライセンシング・エルエルシー ハイパワー整流器
JP2003101037A (ja) * 2001-09-27 2003-04-04 Fuji Electric Co Ltd 半導体素子
JP2003522413A (ja) * 2000-02-02 2003-07-22 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチ形ショットキー整流器
JP2003273355A (ja) * 2002-03-18 2003-09-26 Toshiba Corp 半導体素子およびその製造方法
JP2004006896A (ja) * 2003-05-30 2004-01-08 Toyota Motor Corp 半導体装置
JP2008519447A (ja) * 2004-11-08 2008-06-05 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 半導体装置及びその使用乃至製造方法
JP2008140968A (ja) * 2006-12-01 2008-06-19 Shindengen Electric Mfg Co Ltd トレンチショットキバリアダイオード

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216409A (ja) * 1999-01-19 2000-08-04 Rockwell Sci Center Llc 整流装置およびパルス幅変調モ―タ制御回路
US20010000033A1 (en) * 1999-05-28 2001-03-15 Baliga Bantval Jayant Methods of forming power semiconductor devices having tapered trench-based insulating regions therein
JP2003506903A (ja) * 1999-08-10 2003-02-18 イノベイティブ・テクノロジー・ライセンシング・エルエルシー ハイパワー整流器
JP2003522413A (ja) * 2000-02-02 2003-07-22 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチ形ショットキー整流器
JP2001284604A (ja) * 2000-03-31 2001-10-12 Shindengen Electric Mfg Co Ltd 半導体装置
JP2003101037A (ja) * 2001-09-27 2003-04-04 Fuji Electric Co Ltd 半導体素子
JP2003273355A (ja) * 2002-03-18 2003-09-26 Toshiba Corp 半導体素子およびその製造方法
JP2004006896A (ja) * 2003-05-30 2004-01-08 Toyota Motor Corp 半導体装置
JP2008519447A (ja) * 2004-11-08 2008-06-05 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 半導体装置及びその使用乃至製造方法
JP2008140968A (ja) * 2006-12-01 2008-06-19 Shindengen Electric Mfg Co Ltd トレンチショットキバリアダイオード

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016006890A (ja) * 2011-07-27 2016-01-14 株式会社豊田中央研究所 Mosfet
JP2013089723A (ja) * 2011-10-17 2013-05-13 Rohm Co Ltd 半導体装置
CN103383968A (zh) * 2012-05-06 2013-11-06 朱江 一种界面电荷补偿肖特基半导体装置及其制备方法
US8912622B2 (en) 2012-12-18 2014-12-16 Kabushiki Kaisha Toshiba Semiconductor device
US9728654B2 (en) 2013-06-05 2017-08-08 Rohm Co., Ltd. Semiconductor device and method of manufacturing same
CN103456627A (zh) * 2013-08-28 2013-12-18 中航(重庆)微电子有限公司 一种复合型沟槽栅肖特基器件结构及其制造方法
JP2016225333A (ja) * 2015-05-27 2016-12-28 トヨタ自動車株式会社 Sbd
US9735149B2 (en) 2015-05-27 2017-08-15 Toyota Jidosha Kabushiki Kaisha Schottky barrier diode
WO2017168736A1 (ja) * 2016-03-31 2017-10-05 新電元工業株式会社 半導体装置及び半導体装置の製造方法
CN106783954B (zh) * 2016-12-26 2019-09-20 杭州易正科技有限公司 一种低功率沟槽式肖特基整流器件及其制造方法
CN106783954A (zh) * 2016-12-26 2017-05-31 东莞市联洲知识产权运营管理有限公司 一种低功率沟槽式肖特基整流器件及其制造方法
CN111095570A (zh) * 2017-09-11 2020-05-01 Tdk株式会社 肖特基势垒二极管
CN111095570B (zh) * 2017-09-11 2023-07-25 Tdk株式会社 肖特基势垒二极管
CN109119490A (zh) * 2018-08-24 2019-01-01 电子科技大学 一种复合结构的槽栅二极管
US10916644B2 (en) 2018-09-14 2021-02-09 Kabushiki Kaisha Toshiba Semiconductor device
CN113614924A (zh) * 2019-03-29 2021-11-05 京瓷株式会社 半导体装置以及半导体装置的制造方法
CN113597661A (zh) * 2019-03-29 2021-11-02 京瓷株式会社 半导体装置以及半导体装置的制造方法
WO2020203662A1 (ja) * 2019-03-29 2020-10-08 京セラ株式会社 半導体装置及び半導体装置の製造方法
WO2020203650A1 (ja) * 2019-03-29 2020-10-08 京セラ株式会社 半導体装置及び半導体装置の製造方法
JP2021034443A (ja) * 2019-08-20 2021-03-01 株式会社東芝 半導体装置
US11476371B2 (en) 2019-08-20 2022-10-18 Kabushiki Kaisha Toshiba Semiconductor device
JP7237772B2 (ja) 2019-08-20 2023-03-13 株式会社東芝 半導体装置
CN113851525A (zh) * 2021-09-18 2021-12-28 中山大学 一种GaN基沟槽金属氧化物肖特基势垒二极管及其制备方法
WO2023039918A1 (zh) * 2021-09-18 2023-03-23 中山大学 一种GaN基沟槽金属氧化物肖特基势垒二极管及其制备方法
CN116598343A (zh) * 2023-07-18 2023-08-15 深圳平创半导体有限公司 沟槽型碳化硅二极管器件结构及其制作方法

Also Published As

Publication number Publication date
JP5566020B2 (ja) 2014-08-06

Similar Documents

Publication Publication Date Title
JP5566020B2 (ja) トレンチショットキバリアダイオードの製造方法
KR101662629B1 (ko) 탄화규소 반도체 장치 및 그 제조 방법
JP5439763B2 (ja) 半導体装置および半導体装置の製造方法
US9059284B2 (en) Semiconductor device
US9748342B2 (en) Semiconductor device and method for manufacturing the same
US8963203B2 (en) Nitride semiconductor device and method for manufacturing same
JP5303819B2 (ja) 半導体装置およびその製造方法
US7989884B2 (en) Structure for making a top-side contact to a substrate
JP2011044688A (ja) 半導体装置および半導体装置の製造方法
JP5030563B2 (ja) トレンチショットキバリアダイオード
JP6286823B2 (ja) 半導体装置の製造方法
US20080227269A1 (en) Termination trench structure for mosgated device and process for its manufacture
WO2017145548A1 (ja) 化合物半導体装置およびその製造方法
TWI534910B (zh) 半導體裝置的製造方法
JP5715461B2 (ja) 半導体装置の製造方法
US8502237B2 (en) Semiconductor rectifying device
KR20150078449A (ko) 반도체 소자 및 그 제조 방법
JP2009182217A (ja) 半導体装置およびその製造方法
US9508798B2 (en) Semiconductor device
US8999783B2 (en) Method for producing a semiconductor device with a vertical dielectric layer
JP2006245243A (ja) 半導体装置およびその製造方法
JP2015099845A (ja) 半導体装置
JP7276078B2 (ja) ショットキーバリアダイオードとその製造方法
JP2018061023A (ja) 炭化珪素半導体装置の製造方法
JP2006352014A (ja) 整流素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140617

R150 Certificate of patent or registration of utility model

Ref document number: 5566020

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees