JP5030563B2 - トレンチショットキバリアダイオード - Google Patents

トレンチショットキバリアダイオード Download PDF

Info

Publication number
JP5030563B2
JP5030563B2 JP2006325447A JP2006325447A JP5030563B2 JP 5030563 B2 JP5030563 B2 JP 5030563B2 JP 2006325447 A JP2006325447 A JP 2006325447A JP 2006325447 A JP2006325447 A JP 2006325447A JP 5030563 B2 JP5030563 B2 JP 5030563B2
Authority
JP
Japan
Prior art keywords
region
schottky barrier
barrier diode
trench schottky
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006325447A
Other languages
English (en)
Other versions
JP2008140968A (ja
Inventor
伸治 九里
瑞枝 山地
俊之 竹森
祐司 渡辺
勝 滝沢
純一 石田
一 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2006325447A priority Critical patent/JP5030563B2/ja
Publication of JP2008140968A publication Critical patent/JP2008140968A/ja
Application granted granted Critical
Publication of JP5030563B2 publication Critical patent/JP5030563B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、トレンチショットキバリアダイオードに関する。
図13は、従来のトレンチショットキバリアダイオード900を説明するために示す図である。従来のトレンチショットキバリアダイオード900は、図13に示すように、第1主面側に設けられたn++型カソード領域912(第1導電型のカソード領域)及び第2主面側に設けられn++型カソード領域912が含有するn型不純物よりも低濃度のn型不純物を含有するn型ドリフト領域914(第1導電型のドリフト領域)を有するシリコン基板910(半導体基板)と、シリコン基板910の第2主面側に設けられn型ドリフト領域914との境界面に形成された絶縁領域920を介して導電材918が埋め込まれた構造を有する複数のトレンチ領域916と、シリコン基板910の第2主面側における複数のトレンチ領域916が設けられていない部分に設けられたメサ領域922と、シリコン基板910の第2主面上に設けられメサ領域922との間でショットキ接合を形成するバリア金属層924とを備える(例えば、特許文献1〜3参照。)。
なお、図12中、符号926はバリア金属層924の上方に設けられたアノード電極層926を示し、符号928はn++型カソード領域912の下方に設けられたカソード電極層を示す。また、本明細書中、第1主面とは、半導体基板におけるカソード領域側の主面のことをいい、第2主面とは、半導体基板におけるドリフト領域側の主面のことをいう。
このため、従来のトレンチショットキバリアダイオード900によれば、メサ領域922の側壁がトレンチ領域916で覆われているため、逆バイアス時にはメサ領域922の内部が空乏化してピンチオフされ、逆方向リーク電流を小さくすることが可能となる。
特開2001−68688号公報 特許第2911605号公報 特表2000−512075号公報
しかしながら、ショットキバリアダイオードにおいては、順方向電圧が低く、かつ、逆方向リーク電流が小さいことが求められているところ、従来のトレンチショットキバリアダイオード900においては、逆方向リーク電流を小さくすることが可能である一方、トレンチ領域916の分だけショットキ接合の有効面積が小さくなるため、その分、順方向電圧を低くすることは困難となる。
そこで、本発明は、上記のような問題を解決するためになされたもので、順方向電圧が低く、かつ、逆方向リーク電流が小さいトレンチショットキバリアダイオード、言い換えると、順方向電圧及び逆方向リーク電流のトレードオフ関係が従来よりも改善されたトレンチショットキバリアダイオードを提供することを目的とする。
(1)本発明のトレンチショットキバリアダイオードは、第1主面側に設けられた第1導電型のカソード領域及び第2主面側に設けられ前記カソード領域が含有する第1導電型の不純物よりも低濃度の第1導電型の不純物を含有する第1導電型のドリフト領域を有する半導体基板と、前記半導体基板の第2主面側に設けられ前記ドリフト領域との境界面に形成された絶縁領域を介して導電材が埋め込まれた構造を有する複数のトレンチ領域と、前記半導体基板の第2主面側における前記複数のトレンチ領域が設けられていない部分に設けられたメサ領域と、前記半導体基板の第2主面上に設けられ前記メサ領域との間でショットキ接合を形成するバリア金属層とを備えるトレンチショットキバリアダイオードであって、前記メサ領域の表面には、前記ドリフト領域が含有する第1導電型の不純物よりも高濃度の第1導電型の不純物を含有する第1導電型の半導体領域が形成されていることを特徴とする。
このため、本発明のトレンチショットキバリアダイオードによれば、メサ領域の側壁がトレンチ領域で覆われているため、逆バイアス時にはメサ領域の内部が空乏化してピンチオフされ、逆方向リーク電流を小さくすることが可能となる。
また、本発明のトレンチショットキバリアダイオードによれば、メサ領域の表面には、ドリフト領域が含有する第1導電型の不純物よりも高濃度の第1導電型の不純物を含有する第1導電型の半導体領域が形成されているため、実効的なバリアハイトΦBを低くするとともにメサ領域の抵抗を低減することが可能となり、従来のトレンチショットキバリアダイオードの場合よりも順方向電圧を低くすることが可能となる。
このため、本発明のトレンチショットキバリアダイオードは、順方向電圧が低く、かつ、逆方向リーク電流が小さいトレンチショットキバリアダイオード、言い換えると、順方向電圧及び逆方向リーク電流のトレードオフ関係が従来よりも改善されたトレンチショットキバリアダイオードとなる。
また、本発明のトレンチショットキバリアダイオードによれば、トレンチ領域の底面及び側面に形成された絶縁領域に逆バイアス電圧の一部を負わせることでドリフト領域にかかる電界強度を緩和することが可能となるため、半導体領域を形成することに起因して逆方向耐圧が低下するということを抑制することが可能となる。
なお、本発明のトレンチショットキバリアダイオードにおいては、導電材の材料をバリア金属層の材料と異なるものとしてもよいし、導電材の材料をバリア金属層の材料と同じものとしてもよい。後者の場合には、バリア金属層を形成する際に導電材を埋め込むようにしてもよい。
(2)本発明のトレンチショットキバリアダイオードにおいては、前記半導体領域の深さは、前記トレンチ領域の深さよりも浅いことが好ましい。
このように構成することにより、逆バイアス時にトレンチ領域底部から広がる空乏層をカソード領域の方向に十分大きくすることが可能となるため、半導体領域を形成することに起因して逆方向耐圧が低下するのを抑制することが可能となる。
また、本発明のトレンチショットキバリアダイオードにおいては、前記半導体領域の深さは、前記トレンチ領域の深さの50%以上であることが好ましい。
このように構成することにより、半導体領域を形成することに起因して逆方向耐圧が低下することを抑制しつつ、メサ領域の抵抗を低減して順方向電圧を低くすることが可能となる。
(3)本発明のトレンチショットキバリアダイオードにおいては、前記半導体領域の表面不純物濃度は、5×1015cm−3〜1×1017cm−3であることが好ましい。
半導体領域の表面不純物濃度を5×1015cm−3以上としたのは、半導体領域の表面不純物濃度が5×1015cm−3未満である場合には、実効的なバリアハイトΦBを十分に低くするとともにメサ領域の抵抗を十分に低減することができないために、順方向電圧を十分に低くすることができない場合があるからである。一方、半導体領域の表面不純物濃度を1×1017cm−3以下としたのは、半導体領域の表面不純物濃度が1×1017cm−3を超える場合には、実効的なバリアハイトΦBが低くなりすぎて逆方向リーク電流を小さくすることができない場合があるからである。
なお、本発明のトレンチショットキバリアダイオードにおいて、半導体領域の表面不純物濃度とは、半導体領域の表面における不純物濃度のことをいう。
(4)本発明のトレンチショットキバリアダイオードにおいては、前記第1導電型の半導体領域の不純物濃度は、前記第1導電型の半導体領域の表面で最も高いことが好ましい。
このように構成することにより、実効的なバリアハイトΦBを効果的に低くすることで順方向電圧を低くすることが可能となる。
(5)本発明のトレンチショットキバリアダイオードにおいては、前記半導体領域の不純物濃度は、前記第1導電型の半導体領域の表面と底部との間の中間部分で最も高いことが好ましい。
このように構成することにより、逆方向リーク電流を比較的小さなものに維持しつつ、メサ領域の抵抗を低減して順方向電圧を低くすることが可能となる。
(6)本発明のトレンチショットキバリアダイオードにおいては、前記半導体領域は、イオン注入法によって第1導電型の不純物を前記ドリフト領域の表面から所定深さに注入する工程と、イオン注入法によって前記第1導電型の不純物よりも低濃度の第2導電型の不純物を前記ドリフト領域の表面から前記所定深さより浅く注入する工程とを実施することにより形成されたものであることが好ましい。
このように構成することにより、上記(5)に記載のショットキバリアダイオードを構成することが可能となる。
(7)本発明のトレンチショットキバリアダイオードにおいては、前記半導体領域は、高加速イオン注入法によって第1導電型の不純物を前記ドリフト領域に注入することによって形成されたものであることが好ましい。
このように構成することによっても、上記(5)に記載のショットキバリアダイオードを構成することが可能となる。
(8)本発明のトレンチショットキバリアダイオードにおいて、前記ドリフト領域は、前記半導体領域の底部から前記ドリフト領域における前記カソード領域と接する部分に向けて第1導電型の不純物の不純物濃度が徐々に高くなるように構成されていることが好ましい。
このように構成することにより、逆方向リーク電流を小さなものに維持しつつ、メサ領域及びドリフト領域における合成抵抗を低減して順方向電圧を低くすることが可能となる。
以下、本発明のトレンチショットキバリアダイオードについて、図に示す実施の形態に基づいて説明する。
[実施形態1]
(実施形態1に係るトレンチショットキバリアダイオード100の構成)
図1は、実施形態1に係るトレンチショットキバリアダイオード100を説明するために示す図である。図1(a)はトレンチショットキバリアダイオード100の断面図であり、図1(b)はトレンチショットキバリアダイオード100の上面図であり、図1(c)は実施形態1における変形例に係るトレンチショットキバリアダイオード100aの上面図である。なお、図1(b)及び図1(c)においては、バリア金属層124及びアノード電極層126の図示を省略している。
実施形態1に係るトレンチショットキバリアダイオード100は、図1に示すように、第1主面側に設けられたn++型カソード領域112(カソード領域)及び第2主面側に設けられn++型カソード領域112が含有するn型不純物よりも低濃度のn型不純物を含有するn型ドリフト領域114(ドリフト領域)を有するシリコン基板110(半導体基板)と、シリコン基板110の第2主面側に設けられn型ドリフト領域114との境界面に形成された絶縁領域120を介して導電材118が埋め込まれた構造を有する複数のトレンチ領域116と、シリコン基板110の第2主面側における複数のトレンチ領域116が設けられていない部分に設けられたメサ領域122と、シリコン基板110の第2主面上に設けられメサ領域122との間でショットキ接合を形成するバリア金属層124とを備える。
実施形態1に係るトレンチショットキバリアダイオード100においては、メサ領域122の表面には、n型ドリフト領域114が含有するn型不純物よりも高濃度のn型不純物を含有するn型半導体領域130が形成されている。なお、図1中、符号126はバリア金属層124の上方に設けられたアノード電極層126を示し、符号128はn++型カソード領域112に接するように設けられたカソード電極層を示す。
++型カソード領域112の厚さは例えば400μmであり、n型ドリフト層114の厚さは例えば6.0μmであり、トレンチ領域116の深さは例えば2.0μmであり、n型半導体領域130の深さは例えば1.5μmである。また、n++型カソード領域112の不純物濃度は1.0×1019cm−3であり、n型ドリフト層114の不純物濃度は5.0×1015cm−3であり、n型半導体領域130の表面不純物濃度は1.5×1016cm−3である。また、絶縁領域120の厚さは例えば300nmである。
導電材118はポリシリコンからなり、絶縁領域120は熱酸化により形成された二酸化ケイ素膜からなり、バリア金属層124はモリブデン膜からなり、アノード電極層126はアルミニウム膜及びニッケル膜等の積層膜からなり、カソード電極層128はチタン膜、ニッケル膜及び銀膜の積層膜からなる。
なお、実施形態1に係るトレンチショットキバリアダイオード100は、トレンチショットキバリアダイオード100を上から見たときに、図1(b)に示すような構造を有するが、本発明はこれに限定されるものではなく、図1(c)に示すような構造を有してもよい。
(実施形態1に係るトレンチショットキバリアダイオード100の製造方法)
図2及び図3は、ショットキバリアダイオード100の製造方法を説明するために示す図である。図2(a)〜図2(d)及び図3(a)〜図3(d)は各工程図である。
実施形態1に係るトレンチショットキバリアダイオード100は、図2及び図3に示すように、以下の工程(a)〜工程(h)を行うことによって製造することができる。
(a)シリコン基板準備工程
++型カソード領域112(厚さ:400μm、不純物濃度:1.0×1019cm−3)の上面にn型ドリフト領域114(厚さ:6.0μm、不純物濃度:5.0×1015cm−3)が形成されたシリコン基板110を準備する(図2(a)参照。)。
(b)n型半導体領域形成工程
イオン注入法によってn型ドリフト領域114の表面にn型不純物としてのリンイオンを打ち込み、その後所定の熱処理を行ってn型半導体領域130(深さ:1.5μm、表面不純物濃度:1.5×1016cm−3)を形成する(図2(b)参照。)。
(c)溝形成工程
型ドリフト領域114の所定領域に溝117(深さ:2.0μm)を形成する(図2(c)参照。)。
(d)熱酸化及びポリシリコン膜形成工程
熱酸化により、溝117の内面(側面及び底面)及びn型半導体領域130の表面に熱酸化による二酸化ケイ素膜121を形成し、その後、二酸化ケイ素膜121の上面にCVDによりポリシリコン膜119を形成する(図2(d)参照。)。
(e)トレンチ領域形成工程
CMP(Chemical Mechanical Polishing)により所定量のポリシリコン膜119を除去するとともに、n型半導体領域130の表面に形成された二酸化ケイ素膜121を除去することにより、n型ドリフト領域114との境界面に形成された絶縁領域120を介して導電材118が埋め込まれた構造を有する複数のトレンチ領域116を形成する(図3(a)参照。)。このとき、シリコン基板110の第2主面側における複数のトレンチ領域116が設けられていない部分にはメサ領域122が形成されることになり、メサ領域122の表面にはn型半導体領域130が形成されることになる。
(f)バリア金属層形成工程
シリコン基板110の第2主面上に、モリブデン膜からなるバリア金属層124を形成する(図3(b)参照。)。バリア金属層124は、メサ領域122との間でショットキ接合を形成する。
(g)アノード電極層形成工程
バリア金属層124の上方に、蒸着法により、アルミニウム膜及びニッケル膜等の積層膜からなるアノード電極層126を形成する(図3(c)参照。)。
(h)カソード電極層形成工程
++型カソード領域112の下方に、チタン膜、ニッケル膜及び銀膜の積層膜からなるカソード電極層128を形成する(図3(d)参照。)。
以上の工程を行うことによって、実施形態1に係るトレンチショットキバリアダイオード100を製造することができる。
(実施形態1に係るトレンチショットキバリアダイオード100の効果)
実施形態1に係るトレンチショットキバリアダイオード100によれば、メサ領域122の側壁がトレンチ領域116で覆われているため、逆バイアス時にはメサ領域122の内部が空乏化してピンチオフされ、逆方向リーク電流を小さくすることが可能となる。
また、実施形態1に係るトレンチショットキバリアダイオード100によれば、メサ領域122の表面には、n型ドリフト領域114が含有するn型不純物よりも高濃度のn型不純物を含有するn型半導体領域130が形成されているため、実効的なバリアハイトΦBを低くするとともにメサ領域122の抵抗を低減することが可能となり、従来のトレンチショットキバリアダイオードの場合よりも順方向電圧を低くすることが可能となる。
このため、実施形態1に係るトレンチショットキバリアダイオード100は、順方向電圧が低く、かつ、逆方向リーク電流が小さいトレンチショットキバリアダイオード、言い換えると、順方向電圧及び逆方向リーク電流のトレードオフ関係が従来よりも改善されたトレンチショットキバリアダイオードとなる。
また、実施形態1に係るトレンチショットキバリアダイオード100によれば、トレンチ領域116の底面及び側面に形成された絶縁領域120に逆バイアス電圧の一部を負わせることでn型ドリフト領域114にかかる電界強度を緩和することが可能となるため、n型半導体領域130を形成することに起因して逆方向耐圧が低下するということを抑制することが可能となる。
また、実施形態1に係るトレンチショットキバリアダイオード100によれば、n型半導体領域130の深さは、トレンチ領域116の深さよりも浅いため、逆バイアス時に逆バイアス時にトレンチ領域116底部から広がる空乏層をn++型カソード領域112の方向に十分大きくすることが可能となる。このため、n型半導体領域130を形成することに起因して逆方向耐圧が低下するのを抑制することが可能となる。
また、実施形態1に係るトレンチショットキバリアダイオード100によれば、n型半導体領域130の深さがトレンチ領域116の深さの50%以上であるため、n型半導体領域130を形成することに起因して逆方向耐圧が低下することを抑制しつつ、メサ領域122の抵抗を低減して順方向電圧を低くすることが可能となる。
また、実施形態1に係るトレンチショットキバリアダイオード100によれば、n型半導体領域130の表面不純物濃度は1.5×1016cm−3であり、5×1015cm−3〜1×1017cm−3であるため、実効的なバリアハイトΦBを十分に低くするとともにメサ領域122の抵抗を十分に低減することができ、順方向電圧を十分に低くすることが可能となる。また、実効的なバリアハイトΦBが低くなりすぎて逆方向リーク電流が大きくなるのを抑制することが可能となる。
また、実施形態1に係るトレンチショットキバリアダイオード100によれば、n型半導体領域130の不純物濃度がn型半導体領域130の表面で最も高いため、実効的なバリアハイトΦBを効果的に低くすることで順方向電圧を低くすることが可能となる。
なお、実施形態1に係るトレンチショットキバリアダイオード100を構成するにあたっては、以下の試験例1〜3の結果を参考にした。
(試験例1)
試験例1は、n型半導体領域の深さが逆方向耐圧に与える影響を明らかにするための試験例である。試験は、メサ領域の表面にn型半導体領域を形成してあるトレンチショットキバリアダイオードについて、n型半導体領域の深さを変化させながら逆方向耐圧をシミュレーションすることによって行った。
図4は、試験例1における深さ方向のn型不純物の不純物濃度プロファイルを示す図である。
試験例1に係るトレンチショットキバリアダイオードにおいては、図4に示すように、n型半導体領域の深さを0μm〜3μmの範囲(0μm、0.5μm、1.0μm、1.5μm、2.0μm、2.5μm、3.0μm)で変化させた。なお、n++型カソード領域の厚さは400μmであり、n型ドリフト領域の厚さは6.0μmであり、トレンチの深さは2.0μmである。また、n++型カソード領域の不純物濃度は1.0×1019cm−3であり、n型ドリフト領域の不純物濃度は5.0×1015cm−3であり、n型半導体領域の表面不純物濃度は1.5×1016cm−3である。また、絶縁領域の厚さは300nmである。また、バリア金属層はモリブデン膜(バリアハイトΦB:0.68eV)からなる。
図5は、試験例1におけるn型半導体領域の深さと逆方向耐圧との関係を示す図である。図5からも明らかなように、試験例1においては、n型半導体領域の深さが2μm以下の場合には、所定の逆方向耐圧(約118V)が得られたが、n型半導体領域の深さが2μmを超える場合には、所定の逆方向耐圧(約118V)が得られなかった。すなわち、n型半導体領域の深さがトレンチ領域の深さよりも浅い場合に、所定の逆方向耐圧(約118V)が得られることがわかった。
また、試験例1においては、図5からも明らかなように、n型半導体領域の深さが深くなるに従って順方向電圧電圧は小さくなるため、n型半導体領域の深さは深い方が好ましいことがわかった。
よって、試験例1においては、所定の逆方向耐圧(約118V)を維持しつつ順方向電圧電圧を小さくするためには、n型半導体領域の深さを、2μmを超えない範囲で、かつ、できるだけ2μmに近い深さ(例えば、1.0μm以上。)にすることが好ましいことがわかった。
(試験例2)
試験例2は、n型半導体領域の表面不純物濃度が逆方向リーク電流及び順方向電圧に与える影響を明らかにするための試験例である。試験は、メサ領域の表面にn型半導体領域を形成してあるトレンチショットキバリアダイオードについて、n型半導体領域の表面不純物濃度を変化させながら逆方向リーク電流及び順方向電圧をシミュレーションすることによって行った。
図6は、試験例2における深さ方向のn型不純物の不純物濃度プロファイルを示す図である。
試験例2に係るトレンチショットキバリアダイオードにおいては、図6に示すように、n型半導体領域の表面不純物濃度を1.0×1016cm−3〜2.5×1016cm−3の範囲(1.0×1016cm−3、1.5×1016cm−3、2.0×1016cm−3、2.5×1016cm−3)で変化させた。なお、n++型カソード領域の厚さは400μmであり、n型ドリフト領域の厚さは6.0μmであり、n型半導体領域の深さは1.5μmである。また、n++型カソード領域の不純物濃度は1.0×1019cm−3であり、n型ドリフト領域の不純物濃度は5.0×1015cm−3である。また、絶縁領域の厚さは300nmである。また、バリア金属層はモリブデン膜からなる。
図7は、試験例2におけるn型半導体領域の表面不純物濃度と逆方向リーク電流及び順方向電圧との関係を示す図である。図7からも明らかなように、試験例2においては、n型半導体領域の表面不純物濃度が高くなると、順方向電圧が低くなる一方で逆方向リーク電流が高くなる。言い換えれば、n型半導体領域の表面不純物濃度が低くなると、逆方向リーク電流が低くなる一方で順方向電圧が高くなることがわかった。
なお、試験例2においては、n型半導体領域の表面不純物濃度がどのような濃度であっても、所定の逆方向耐圧(約118V)が得られることを確認している。
(試験例3)
試験例3は、試験例3に係るトレンチショットキバリアダイオードにおける順方向電圧及び逆方向リーク電流のトレードオフ関係が、従来のトレンチショットキバリアダイオードにおけるトレードオフ関係よりも改善されたものであること明らかにするための試験例である。
試験は、トレンチショットキバリアダイオードに深さを変化させてn型半導体領域を形成したもの(但し、n型半導体領域の深さは1.0μm、1.5μm又は2.0μmである(試験例3−1)。)、トレンチショットキバリアダイオードに表面不純物濃度を変化させてn型半導体領域を形成したもの(但し、n型半導体領域の表面不純物濃度は1.0×1016cm−3、1.5×1016cm−3、2.0×1016cm−3又は2.5×1016cm−3である(試験例3−2)。)及びトレンチショットキバリアダイオードにn型半導体領域を形成していないもの(但し、トレードオフラインを作成するために、バリアハイトΦBを0.62eV、0.64eV及び0.68eVとしたもの(比較例))を用いて、順方向電圧及び逆方向リーク電流をシミュレーションすることによって行った。
図8は、試験例3における逆方向リーク電流と順方向電圧とのトレードオフ関係を示す図である。図8からも明らかなように、試験例3−1に係るトレンチショットキバリアダイオード及び試験例3−2に係るトレンチショットキバリアダイオードにおける順方向電圧及び逆方向リーク電流のトレードオフラインは、比較例に係るトレンチショットキバリアダイオードのトレードオフラインよりも左下に位置する。このため、試験例3−1に係るトレンチショットキバリアダイオード及び試験例3−2に係るトレンチショットキバリアダイオードにおける順方向電圧及び逆方向リーク電流のトレードオフ関係は、比較例に係るトレンチショットキバリアダイオードのトレードオフ関係よりも改善されていると結論付けることができる。
[実施形態2]
図9は、実施形態2に係るトレンチショットキバリアダイオード200の深さ方向におけるn型不純物の不純物濃度プロファイルを示す図である。
実施形態2に係るトレンチショットキバリアダイオード200(図示せず。)は、基本的には実施形態1に係るトレンチショットキバリアダイオード100と同じ構成を有するが、n型半導体領域の深さ方向におけるn型不純物の不純物濃度プロファイルが実施形態1に係るトレンチショットキバリアダイオード100の場合とは異なる。
実施形態2に係るトレンチショットキバリアダイオード200においては、図9に示すように、n型半導体領域の深さ方向におけるn型不純物の不純物濃度が、n型半導体領域の表面で1.0×1016cm−3であり、n型半導体領域の底部で5.0×1015cm−3であり、n型半導体領域の表面と底部との間の中間部分で1.5×1016cm−3である。すなわち、実施形態2に係るトレンチショットキバリアダイオード200においては、n型半導体領域の表面と底部との間の中間部分でn型不純物の不純物濃度が最も高いものである。
このため、実施形態2に係るトレンチショットキバリアダイオード200によれば、逆方向リーク電流を比較的小さなものに維持しつつ、メサ領域の抵抗を低減して順方向電圧を低くすることが可能となる。
なお、実施形態2に係るトレンチショットキバリアダイオード200は、n型半導体領域の深さ方向におけるn型不純物の不純物濃度プロファイル以外の点については、実施形態1に係るトレンチショットキバリアダイオード100の場合と同様の構成を有するため、実施形態1に係るトレンチショットキバリアダイオード100が有する効果のうち該当する効果を有する。
実施形態2に係るトレンチショットキバリアダイオード200においては、メサ領域の表面において、n型半導体領域が含有するn型不純物よりも低濃度のp型不純物を含有させることで、上記のようなn型半導体領域の不純物濃度プロファイルを実現している。実施形態2に係るトレンチショットキバリアダイオード200は、実施形態1に係るトレンチショットキバリアダイオード100の製造方法における(b)工程と(c)工程との間に以下の(i)工程を含む製造方法を実施することによって、製造することができる。
(i)p型不純物導入工程
イオン注入法によってn型半導体領域の表面からp型不純物としてのボロンイオンを打ち込み、その後所定の熱処理を行ってn型半導体領域の表面にボロンイオンを含有させる(深さ:0.5μm、表面ボロンイオン濃度:0.5×1016cm−3)を形成する。なお、表面ボロンイオン濃度とは、n型半導体領域の表面におけるボロンイオンの濃度のことをいう。
なお、実施形態2に係るトレンチショットキバリアダイオード200を構成するにあたっては、以下の試験例4及び5の結果を参考にした。
(試験例4)
試験例4は、p型不純物の表面不純物濃度が逆方向リーク電流及び順方向電圧に与える影響を明らかにするための試験例である。試験は、n型半導体領域の表面にp型不純物としてのボロンイオンを含有させたトレンチショットキバリアダイオードについて、表面ボロンイオン濃度を変化させながら逆方向リーク電流及び順方向電圧をシミュレーションすることによって行った。
試験例4に係るトレンチショットキバリアダイオードにおいては、n型半導体領域における表面ボロンイオン濃度を0×1016cm−3〜1.5×1016cm−3の範囲(0×1016cm−3、0.5×1016cm−3、1.0×1016cm−3、1.5×1016cm−3)で変化させた。なお、n++型カソード領域の厚さは400μmであり、n型ドリフト領域の厚さは6.0μmであり、トレンチ領域の深さは2.0μmであり、n型半導体領域の深さは1.5μmであり、ボロンイオンが注入される領域の深さは0.5μmである。また、n++型カソード領域の不純物濃度は1.0×1019cm−3であり、n型ドリフト領域の不純物濃度は5.0×1015cm−3であり、n型半導体領域の表面不純物濃度は2.0×1016cm−3である。また、絶縁領域の厚さは300nmである。また、バリア金属層はモリブデン膜からなる。
図10は、試験例4における表面ボロンイオン濃度と逆方向リーク電流及び順方向電圧との関係を示す図である。図10からも明らかなように、試験例4においては、n型半導体領域の表面ボロンイオン濃度が高くなると、逆方向リーク電流が低くなる一方で順方向電圧が高くなる。言い換えれば、n型半導体領域の表面ボロンイオン濃度が低くなると、順方向電圧が低くなる一方で逆方向リーク電流が高くなることがわかった。
(試験例5)
試験例5は、試験例5に係るトレンチショットキバリアダイオード200における順方向電圧及び逆方向リーク電流のトレードオフ関係が従来のトレンチショットキバリアダイオードにおけるトレードオフ関係よりも改善されたものであること明らかにするための試験例である。
試験は、試験例5に係るトレンチショットキバリアダイオードとして、試験例4に係るトレンチショットキバリアダイオードと同じ構造を有するトレンチショットキバリアダイオード(試験例5)を用い、従来のトレンチショットキバリアダイオードとして、試験例5に係るトレンチショットキバリアダイオードからn型半導体領域を除いたもの(比較例)を用いて、順方向電圧及び逆方向リーク電流をシミュレーションすることによって行った。
図11は、試験例5における逆方向リーク電流と順方向電圧とのトレードオフ関係を示す図である。図11からも明らかなように、試験例5に係るトレンチショットキバリアダイオードにおける順方向電圧及び逆方向リーク電流のトレードオフラインは、比較例に係るトレンチショットキバリアダイオードのトレードオフラインよりも左下に位置する。このため、試験例5に係るトレンチショットキバリアダイオードにおける順方向電圧及び逆方向リーク電流のトレードオフ関係は、比較例に係るトレンチショットキバリアダイオードのトレードオフ関係よりも改善されていると結論付けることができる。
[実施形態3]
図12は、実施形態3に係るトレンチショットキバリアダイオード300の深さ方向におけるn型不純物の不純物濃度プロファイルを示す図である。
実施形態3に係るトレンチショットキバリアダイオード300(図示せず。)は、基本的には実施形態1に係るトレンチショットキバリアダイオード100と同じ構成を有するが、n型ドリフト領域の構成が実施形態1に係るトレンチショットキバリアダイオード100の場合とは異なる。
すなわち、実施形態3に係るトレンチショットキバリアダイオード300においては、n型ドリフト領域は、図12に示すように、n型半導体領域の底部(図12の矢印a参照。)からn型ドリフト領域におけるn++型カソード領域と接する部分(図12の矢印b参照。)に向けてn型不純物の不純物濃度が徐々に高くなるように構成されている。
このため、実施形態3に係るトレンチショットキバリアダイオード300によれば、逆方向リーク電流を小さなものに維持しつつ、メサ領域及びドリフト領域における合成抵抗を低減して順方向電圧を低くすることが可能となる。
なお、実施形態3に係るトレンチショットキバリアダイオード300は、n型半導体領域の構成以外の点については、実施形態1に係るトレンチショットキバリアダイオード100の場合と同様の構成を有するため、実施形態1に係るトレンチショットキバリアダイオード100が有する効果のうち該当する効果を有する。
実施形態3に係るトレンチショットキバリアダイオード300は、実施形態1に係るトレンチショットキバリアダイオード100の製造方法における(a)工程を以下の(a’)工程に変えた製造方法を実施することによって、製造することができる。
(a’)シリコン基板準備工程
++型カソード領域(厚さ:400μm、不純物濃度:1×1019cm−3)の上面に、不純物濃度を変化させながらn型ドリフト領域(厚さ:6.0μm)をエピタキシャル成長させることにより、上記のような不純物濃度プロファイルを有するシリコン基板を準備する。
以上、本発明のトレンチショットキバリアダイオードを上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
(1)上記各実施形態においては、トレンチ領域と接触するようにn型半導体領域を形成したが、本発明はこれに限定されるものではない。トレンチ領域と接触しないようにn型半導体領域を形成してもよい。
(2)上記実施形態2においては、n型不純物をn型ドリフト領域の所定深さに注入すした後にp型不純物を所定深さより浅くn型ドリフト領域に注入することによりn型半導体領域を形成したが、本発明はこれに限定されるものではない。高加速イオン注入法によってn型不純物をn型ドリフト領域に注入することによってn型半導体領域を形成することもできる。
(3)上記各実施形態においては、第1導電型をn型とし第2導電型をp型として本発明のショットキバリア半導体装置を説明したが、本発明はこれに限定されるものではない。例えば、第1導電型をp型とし第2導電型をn型としてもよい。
実施形態1に係るトレンチショットキバリアダイオード100を説明するために示す図である。 実施形態1に係るトレンチショットキバリアダイオード100の製造方法を説明するために示す図である。 実施形態1に係るトレンチショットキバリアダイオード100の製造方法を説明するために示す図である。 試験例1における深さ方向のn型不純物の不純物濃度プロファイルを示す図である。 試験例1におけるn型半導体領域の深さと逆方向耐圧との関係を示す図である。 試験例1における深さ方向の不純物濃度プロファイルを示す図である。 試験例2におけるn型半導体領域の表面不純物濃度と逆方向リーク電流及び順方向電圧との関係を示す図である。 試験例3における逆方向リーク電流と順方向電圧とのトレードオフ関係を示す図である。 実施形態2に係るトレンチショットキバリアダイオード200の深さ方向におけるn型不純物の不純物濃度プロファイルを示す図である。 試験例4における表面ボロンイオン濃度と逆方向リーク電流及び順方向電圧との関係を示す図である。 試験例5における逆方向リーク電流と順方向電圧とのトレードオフ関係を示す図である。 実施形態3に係るトレンチショットキバリアダイオード300の深さ方向におけるn型不純物の不純物濃度プロファイルを示す図である。 従来のトレンチショットキバリアダイオード900を説明するために示す図である。
符号の説明
100,900…トレンチショットキバリアダイオード、110,910…シリコン基板、112,912…n++型カソード領域、114,914…n型ドリフト領域、116,916…トレンチ領域、117…溝、118,918…導電材、119…ポリシリコン、120,920…絶縁領域、121…二酸化ケイ素、122,922…メサ領域、124,924…バリア金属層、126,926…アノード電極層、128,928…カソード電極層、130…n型半導体領域

Claims (6)

  1. 第1主面側に設けられた第1導電型のカソード領域及び第2主面側に設けられ前記カソード領域が含有する第1導電型の不純物よりも低濃度の第1導電型の不純物を含有する第1導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の第2主面側に設けられ前記ドリフト領域との境界面に形成された絶縁領域を介して導電材が埋め込まれた構造を有する複数のトレンチ領域と、
    前記半導体基板の第2主面側における前記複数のトレンチ領域が設けられていない部分に設けられたメサ領域と、
    前記半導体基板の第2主面上に設けられ前記メサ領域との間でショットキ接合を形成するバリア金属層とを備えるトレンチショットキバリアダイオードであって、
    前記メサ領域の表面には、前記ドリフト領域が含有する第1導電型の不純物よりも高濃度の第1導電型の不純物を含有する第1導電型の半導体領域が形成され
    前記半導体領域の不純物濃度は、前記半導体領域の表面と底部との間で最も高いことを特徴とするトレンチショットキバリアダイオード。
  2. 請求項1に記載のトレンチショットキバリアダイオードにおいて、
    前記半導体領域の深さは、前記トレンチ領域の深さよりも浅いことを特徴とするトレンチショットキバリアダイオード。
  3. 請求項1又は2に記載のトレンチショットキバリアダイオードにおいて、
    前記半導体領域の表面不純物濃度は、5×1015cm−3〜1×1017cm−3であることを特徴とするトレンチショットキバリアダイオード。
  4. 請求項1〜3のいずれかに記載のトレンチショットキバリアダイオードにおいて、
    前記ドリフト領域は、前記半導体領域の底部から前記ドリフト領域における前記カソード領域と接する部分に向けて第1導電型の不純物の不純物濃度が徐々に高くなるように構成されていることを特徴とするトレンチショットキバリアダイオード。
  5. 請求項1に記載のトレンチショットキバリアダイオードを製造するためのトレンチショットキバリアダイオードの製造方法であって、
    前記半導体領域を形成するにあたって、イオン注入法によって第1導電型の不純物を前記ドリフト領域の表面から所定深さに注入する工程と、イオン注入法によって前記第1導電型の不純物よりも低濃度の第2導電型の不純物を前記ドリフト領域の表面から前記所定深さより浅く注入する工程とを実施することを特徴とするトレンチショットキバリアダイオードの製造方法
  6. 請求項1に記載のトレンチショットキバリアダイオードを製造するためのトレンチショットキバリアダイオードの製造方法であって、
    前記半導体領域を形成するにあたって、高加速イオン注入法によって第1導電型の不純物を前記ドリフト領域に注入することを特徴とするトレンチショットキバリアダイオードの製造方法
JP2006325447A 2006-12-01 2006-12-01 トレンチショットキバリアダイオード Active JP5030563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006325447A JP5030563B2 (ja) 2006-12-01 2006-12-01 トレンチショットキバリアダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006325447A JP5030563B2 (ja) 2006-12-01 2006-12-01 トレンチショットキバリアダイオード

Publications (2)

Publication Number Publication Date
JP2008140968A JP2008140968A (ja) 2008-06-19
JP5030563B2 true JP5030563B2 (ja) 2012-09-19

Family

ID=39602137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006325447A Active JP5030563B2 (ja) 2006-12-01 2006-12-01 トレンチショットキバリアダイオード

Country Status (1)

Country Link
JP (1) JP5030563B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103646967A (zh) * 2013-11-14 2014-03-19 中航(重庆)微电子有限公司 一种沟槽式肖特基二极管结构及其制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5566020B2 (ja) * 2008-12-22 2014-08-06 新電元工業株式会社 トレンチショットキバリアダイオードの製造方法
JP6045971B2 (ja) * 2013-04-19 2016-12-14 新電元工業株式会社 半導体装置
CN104733526A (zh) * 2013-12-20 2015-06-24 节能元件控股有限公司 沟渠式金氧半p-n接面二极管结构及其制作方法
CN103943688B (zh) * 2014-04-21 2017-06-13 中航(重庆)微电子有限公司 一种肖特基势垒二极管器件结构及其制作方法
CN106684117A (zh) * 2016-12-30 2017-05-17 东莞市联洲知识产权运营管理有限公司 一种低漏电流的肖特基二极管
JP7291331B2 (ja) * 2017-02-27 2023-06-15 株式会社タムラ製作所 トレンチmos型ショットキーダイオード
JP7116409B2 (ja) * 2017-02-27 2022-08-10 株式会社タムラ製作所 トレンチmos型ショットキーダイオード
CN110416319B (zh) * 2019-08-21 2023-05-05 江苏中科君芯科技有限公司 双面肖特基控制的快恢复二极管器件及制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4304433B2 (ja) * 2002-06-14 2009-07-29 富士電機デバイステクノロジー株式会社 半導体素子
JP2006295062A (ja) * 2005-04-14 2006-10-26 Rohm Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103646967A (zh) * 2013-11-14 2014-03-19 中航(重庆)微电子有限公司 一种沟槽式肖特基二极管结构及其制备方法

Also Published As

Publication number Publication date
JP2008140968A (ja) 2008-06-19

Similar Documents

Publication Publication Date Title
JP5030563B2 (ja) トレンチショットキバリアダイオード
JP5034315B2 (ja) 半導体装置及びその製造方法
TWI496290B (zh) Semiconductor device and manufacturing method thereof
JP5439763B2 (ja) 半導体装置および半導体装置の製造方法
JP5697744B2 (ja) 半導体装置およびその製造方法
JP5547347B1 (ja) 半導体装置
JP2016537809A (ja) 高エネルギードーパント注入技術を用いた半導体構造
US8981462B2 (en) Semiconductor device
JP2010147399A (ja) トレンチショットキバリアダイオード
JP5807597B2 (ja) 半導体装置及び半導体装置の製造方法
WO2013161116A1 (ja) 半導体装置及びその製造方法
JP5473397B2 (ja) 半導体装置およびその製造方法
JP2011204808A (ja) 半導体装置および半導体装置の製造方法
JP2009200300A (ja) 半導体装置およびその製造方法
JP2014236120A (ja) 半導体装置及びその製造方法
JP2019121705A (ja) 窒化物半導体装置とその製造方法
US20110233607A1 (en) Semiconductor device and method for manufacturing same
US20130221498A1 (en) Semiconductor device and method for manufacturing the same
JP2013214551A (ja) 半導体装置及びその製造方法
JP7278914B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP4889645B2 (ja) 半導体装置の製造方法
US9825125B2 (en) Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
JP2019129300A (ja) 半導体装置とその製造方法
US20200303539A1 (en) Transistor Having at Least One Transistor Cell with a Field Electrode
JP7284721B2 (ja) ダイオード

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120626

R150 Certificate of patent or registration of utility model

Ref document number: 5030563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3